JP7243956B2 - 半導体装置、半導体装置の製造方法及び電力変換回路 - Google Patents
半導体装置、半導体装置の製造方法及び電力変換回路 Download PDFInfo
- Publication number
- JP7243956B2 JP7243956B2 JP2018057098A JP2018057098A JP7243956B2 JP 7243956 B2 JP7243956 B2 JP 7243956B2 JP 2018057098 A JP2018057098 A JP 2018057098A JP 2018057098 A JP2018057098 A JP 2018057098A JP 7243956 B2 JP7243956 B2 JP 7243956B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- main surface
- impurity concentration
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置、半導体装置の製造方法及び電力変換回路に関する。
従来、第１導電型の第１領域及び第１導電型かつ第１領域よりも不純物濃度が高い第２領域を有する半導体基体を備える半導体装置が広く知られている（例えば、特許文献１参照。）。
上記のような半導体基体としては、一般的に、エピタキシャル成長により第１領域の不純物濃度と第２領域の不純物濃度とを異なるものとしたウェーハ（以下、Ｅｐｉウェーハという。）から形成されたものや、不純物の拡散により第１領域の不純物濃度と第２領域の不純物濃度とを異なるものとしたウェーハ（以下、拡散ウェーハという。）から形成されたものが用いられている。
Ｅｐｉウェーハから形成された半導体基体では、拡散ウェーハから形成された半導体基体と比較して、第１領域と第２領域との境界の深さ位置から第２領域内における不純物濃度がある値（例えば、第１領域における不純物濃度の１０００倍）になるまでの深さ位置までの距離が短くなる（濃度勾配が急峻になる。後述する図４の比較例１，２参照。）。
ところで、半導体装置がダイオード（特に電力分野に用いるための、耐圧が６００Ｖ以上の高耐圧ダイオード）であるときにおいて、Ｅｐｉウェーハから形成された半導体基体を備えるダイオードでは、逆方向サージ電力（ＰＲＳＭ）耐量が低くなる傾向があり（後述する図５（ａ）の比較例１参照。）、また、リカバリー時に大きなノイズ（特に電圧ノイズ）が発生する場合もある（後述する図５（ｂ）の比較例１参照。）。
一方、従来の拡散ウェーハから形成された半導体基体を備えるダイオードでは、順方向電圧（ＶＦ）が増大する傾向があり（後述する図６（ａ）の比較例２参照。）、ＶＦ－Ｑｒｒトレードオフが悪化する場合がある（後述する図６（ｂ）の比較例２参照。）。
このため、従来から一般的に用いられているＥｐｉウェーハや従来の拡散ウェーハ（以下、これらをまとめて一般的な構成のウェーハという。）から形成された半導体基体を備えるダイオードには、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることは困難であるという問題がある。
また、ダイオード以外の半導体装置でも、一般的な構成のウェーハから形成された半導体基体を備える場合には、上記した問題と似た問題が生じると考えられる。
そこで、本発明は上記した問題を解決するためになされたものであり、一般的な構成のウェーハから形成された半導体基体を備える半導体装置と比較して、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることができる半導体装置を提供することを目的とする。また、本発明は、上記した半導体装置を製造するための半導体装置の製造方法を提供することも目的とする。さらに、本発明は、上記した半導体装置を用いた電力変換回路を提供することも目的とする。
［１］本発明の半導体装置は、第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有する半導体基体と、前記第１領域の主面側から前記第１領域の主面上にわたって形成された主面側構造とを備え、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にあることを特徴とする。
［２］本発明の半導体装置においては、前記第１領域の厚さと前記第２領域の厚さとの合計が１５０μｍ～２５０μｍの範囲内にあることが好ましい。
［３］本発明の半導体装置においては、前記半導体装置は、ダイオードであり、前記主面側構造は、前記第１領域の主面側に選択的に形成された第２導電型の第３領域と、前記第１領域及び前記第３領域と接触している導電体膜とを有することが好ましい。
［４］本発明の半導体装置においては、前記導電体膜は、ケイ素含有アルミニウム又は白金からなることが好ましい。
［５］本発明の半導体装置においては、前記第１領域の厚さをＷａとし、前記第２領域の厚さをＷｂとするとき、０．６≦Ｗａ／Ｗｂ≦０．９の関係を満たすことが好ましい。
［６］本発明の半導体装置においては、前記第１領域の厚さをＷａとし、前記第１領域の厚さと前記第２領域の厚さとの合計をＷｔとするとき、０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たすことが好ましい。
［７］本発明の半導体装置の製造方法は、第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有し、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にある半導体基体を準備する半導体基体準備工程と、前記第１領域の主面側から前記第１領域の主面上にわたって主面側構造を形成する主面側構造形成工程とを含むことを特徴とする。
［８］本発明の電力変換回路は、ダイオードと、スイッチング素子と、誘導性負荷とを備え、前記ダイオードは、第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有する半導体基体と、前記第１領域の主面側から前記第１領域の主面上にわたって形成された主面側構造とを備え、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にあることを特徴とする。
まず、本発明の半導体装置においては、第１領域と第２領域との境界の深さ位置から第２領域内における不純物濃度が第１領域における不純物濃度の１０００倍になる深さ位置までの距離（以下、濃度勾配を評価するための距離という意味で、評価距離ということもある。）が２０μｍ以上であるため、Ｅｐｉウェーハから形成された半導体基体を備える半導体装置と比較して、評価距離が長くなる（濃度勾配が緩やかとなる）。
このため、本発明の半導体装置によれば、低電圧でのリーチスルーを抑制するとともにリカバリー時にソフトリカバリーとすることが可能となり、その結果、後述する実施例で示すように、逆方向サージ電力耐量の低下を抑制することやリカバリー時のノイズの発生を抑制することができる。
このため、本発明の半導体装置によれば、低電圧でのリーチスルーを抑制するとともにリカバリー時にソフトリカバリーとすることが可能となり、その結果、後述する実施例で示すように、逆方向サージ電力耐量の低下を抑制することやリカバリー時のノイズの発生を抑制することができる。
また、本発明の半導体装置においては、評価距離が４０μｍ以下であるため、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して、評価距離が短くなる（濃度勾配が急峻となる）。
このため、本発明の半導体装置によれば、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して第２領域を薄くすることが可能となり、その結果、後述する実施例で示すように、順方向電圧（ＶＦ）の増大を抑制することやＶＦ－Ｑｒｒトレードオフの悪化を抑制することができる。
このため、本発明の半導体装置によれば、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して第２領域を薄くすることが可能となり、その結果、後述する実施例で示すように、順方向電圧（ＶＦ）の増大を抑制することやＶＦ－Ｑｒｒトレードオフの悪化を抑制することができる。
したがって、本発明の半導体装置は、一般的な構成のウェーハから形成された半導体基体を備える半導体装置と比較して、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることができる半導体装置となる。
本発明の半導体装置の製造方法は、第１領域と第２領域との境界の深さ位置から第２領域内における不純物濃度が第１領域における不純物濃度の１０００倍になる深さ位置までの距離が２０μｍ～４０μｍの範囲内にある半導体基体を準備する半導体基体準備工程を含むため、一般的な構成のウェーハから形成された半導体基体を備える半導体装置と比較して、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることができる半導体装置（本発明の半導体装置）を製造することができる半導体装置の製造方法となる。
本発明の電力変換回路は、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることができるダイオード（本発明の半導体装置であるダイオード）を備える高品質な電力変換回路となる。
以下、本発明の半導体装置、半導体装置の製造方法及び電力変換回路について、図に示す実施形態に基づいて説明する。なお、構造を示す各図面は模式図であり、必ずしも実際の構造や構成等を厳密に反映するものではない。以下に説明する実施形態は、請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。
［実施形態］
１．半導体装置１の構成
まず、実施形態１に係る半導体装置１の構成について説明する。
実施形態に係る半導体装置１は、ダイオードである。
実施形態に係る半導体装置１は、図１に示すように、半導体基体１０と、主面側構造２０と、電極３０とを備える。
１．半導体装置１の構成
まず、実施形態１に係る半導体装置１の構成について説明する。
実施形態に係る半導体装置１は、ダイオードである。
実施形態に係る半導体装置１は、図１に示すように、半導体基体１０と、主面側構造２０と、電極３０とを備える。
なお、半導体装置１は、上記した以外の構成要素を備えていてもよいが、それらは本発明には直接関係しないため、説明及び図示は行わない。
半導体基体１０は、第１導電型の第１領域１２及び第１導電型かつ第１領域１２よりも不純物濃度が高い第２領域１４を有する。
実施形態においては、第１導電型はＮ型である。第１導電型の不純物としては、例えばリンを用いることができる。
第１領域１２における不純物濃度は、例えば５×１０１３ｃｍ－３～１×１０１６ｃｍ－３の範囲内とすることができる。第１領域１２においては、基本的に全域にわたって不純物濃度がほぼ均一である。なお、後述する第３領域２２のような第２導電型の不純物が導入されている部分等、半導体装置の製造工程において後から形成された領域についてはこの限りではない。
第１領域１２の厚さは、例えば７５μｍ～１２０μｍの範囲内とすることができる。
実施形態においては、第１導電型はＮ型である。第１導電型の不純物としては、例えばリンを用いることができる。
第１領域１２における不純物濃度は、例えば５×１０１３ｃｍ－３～１×１０１６ｃｍ－３の範囲内とすることができる。第１領域１２においては、基本的に全域にわたって不純物濃度がほぼ均一である。なお、後述する第３領域２２のような第２導電型の不純物が導入されている部分等、半導体装置の製造工程において後から形成された領域についてはこの限りではない。
第１領域１２の厚さは、例えば７５μｍ～１２０μｍの範囲内とすることができる。
第１領域１２と第２領域１４との境界は、不純物濃度が第１領域１２の不純物濃度の値から高くなり始める場所のことをいう。このため、第２領域１４における不純物濃度は、第１領域１２と第２領域１４との境界における不純物濃度（実質的に第１領域１２の不純物濃度と同じ濃度）から第２領域１４の主面側（電極３０側）に向かうにつれて高くなっていく（後述する図４参照。）。
第２領域１４の電極３０側端部における不純物濃度は、例えば１×１０１９ｃｍ－３～１×１０２１ｃｍ－３の範囲内とすることができる。
第２領域１４の厚さは、例えば、７５μｍ～１７５μｍの範囲内とすることができる。
第２領域１４の電極３０側端部における不純物濃度は、例えば１×１０１９ｃｍ－３～１×１０２１ｃｍ－３の範囲内とすることができる。
第２領域１４の厚さは、例えば、７５μｍ～１７５μｍの範囲内とすることができる。
半導体装置１においては、第１領域１２の厚さと第２領域１４の厚さとの合計（半導体基体１０の厚さ）が１５０μｍ～２５０μｍの範囲内にある。
半導体装置１においては、第１領域１２の厚さをＷａとし、第２領域１４の厚さをＷｂとするとき、０．６≦Ｗａ／Ｗｂ≦０．９の関係を満たす。
また、半導体装置１においては、第１領域１２の厚さと第２領域１４の厚さとの合計をＷｔとするとき、０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たす。
また、半導体装置１においては、第１領域１２の厚さと第２領域１４の厚さとの合計をＷｔとするとき、０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たす。
半導体装置１においては、第１領域１２と第２領域１４との境界の深さ位置から第２領域１４内における不純物濃度が第１領域１２における不純物濃度の１０００倍になる深さ位置までの距離（評価距離）が、２０μｍ～４０μｍの範囲内にある（後述する図４参照。）。
主面側構造２０は、第１領域１２の主面側から第１領域１２の主面上にわたって形成されたものである。主面側構造２０は、第３領域２２、導電体膜２４及び酸化膜２６を有する。半導体装置１における主面側構造２０は、ＭＰＳ構造やＪＢＳ構造といわれることもある。
なお、「第１領域の主面側」は、「第１領域の内部であって第１領域の主面に近い場所」ということもできる。
また、「第１領域の主面上」は、「第１領域の外部であって第１領域の表面上」ということもできる。
また、「第１領域の主面上」は、「第１領域の外部であって第１領域の表面上」ということもできる。
第３領域２２は、第１領域１２の主面側に選択的に形成された第２導電型の領域である。実施形態においては、第２導電型はＰ型である。第２導電型の不純物としては、例えばボロンを用いることができる。「選択的に形成された第３領域」とは、第３領域２２が第１領域１２の主面と導電体膜２４との間の一部の領域に形成されたものであることをいう。第３領域２２は、例えば、平面視したときに島状や縞状に形成されている。
第３領域２２の表面不純物濃度は、例えば１×１０１６ｃｍ－３～１×１０１９ｃｍ－３とすることができる。
第１領域１２と第３領域２２とは、ＰＮ接合を形成している。
第３領域２２の表面不純物濃度は、例えば１×１０１６ｃｍ－３～１×１０１９ｃｍ－３とすることができる。
第１領域１２と第３領域２２とは、ＰＮ接合を形成している。
導電体膜２４は、第１領域１２の主面上に形成され、第１領域１２及び第３領域２２と接触している。導電体膜２４は、ケイ素含有アルミニウム又は白金からなる。導電体膜２４の厚さは、例えば１μｍ～５μｍとすることができる。半導体装置１における導電体膜２４は、バリアメタルといわれることもある。
第１領域１２と導電体膜２４とは、ショットキー接合を形成している。
導電体膜２４は、アノード電極を兼ねている。
酸化膜２６は、第１領域１２の主面上に、導電体膜２４の半導体基体１０と接している部分を囲むように形成されている。酸化膜２６は、例えばＳｉＯ２からなる。
第１領域１２と導電体膜２４とは、ショットキー接合を形成している。
導電体膜２４は、アノード電極を兼ねている。
酸化膜２６は、第１領域１２の主面上に、導電体膜２４の半導体基体１０と接している部分を囲むように形成されている。酸化膜２６は、例えばＳｉＯ２からなる。
電極３０はカソード電極である。電極３０は、例えば、ニッケルからなる。電極３０の厚さは、例えば２μｍとすることができる。
２．半導体装置の製造方法
次に、実施形態に係る半導体装置の製造方法について説明する。
実施形態に係る半導体装置の製造方法は、実施形態１に係る半導体装置１を製造するための製造方法である。
次に、実施形態に係る半導体装置の製造方法について説明する。
実施形態に係る半導体装置の製造方法は、実施形態１に係る半導体装置１を製造するための製造方法である。
実施形態に係る半導体装置の製造方法は、半導体基体準備工程Ｓ１と、主面側構造形成工程Ｓ２と、電極形成工程Ｓ３とを含む。
なお、本明細書においては、本発明との関連性が高い工程について記載する。つまり、必ずしも本明細書に記載した工程のみで半導体装置全体を製造するものではない。本発明の半導体装置の製造方法は、本明細書で説明する工程の前後や本明細書で説明する工程の間に、本明細書に記載する以外の工程を含んでいてもよい。
なお、本明細書においては、本発明との関連性が高い工程について記載する。つまり、必ずしも本明細書に記載した工程のみで半導体装置全体を製造するものではない。本発明の半導体装置の製造方法は、本明細書で説明する工程の前後や本明細書で説明する工程の間に、本明細書に記載する以外の工程を含んでいてもよい。
半導体基体準備工程Ｓ１は、図２（ａ）に示すように、第１導電型の第１領域１２及び第１導電型かつ第１領域１２よりも不純物濃度が高い第２領域１４を有し、第１領域１２と第２領域１４との境界の深さ位置から第２領域１４内における不純物濃度が第１領域１２における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にある半導体基体１０を準備する工程である。
また、実施形態における半導体基体準備工程Ｓ１において準備する半導体基体１０は、実施形態に係る半導体装置１を製造するためのものであるため、厚さや不純物濃度については上記半導体装置１に関する記載で説明した半導体基体１０と同様である。
厚さに関して再度記載すると、半導体基体準備工程Ｓ１で準備する半導体基体１０は、第１領域１２の厚さと第２領域１４の厚さとの合計（半導体基体１０の厚さ）が１５０μｍ～２５０μｍの範囲内にあり、かつ、０．６≦Ｗａ／Ｗｂ≦０．９の関係及び０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たす。
厚さに関して再度記載すると、半導体基体準備工程Ｓ１で準備する半導体基体１０は、第１領域１２の厚さと第２領域１４の厚さとの合計（半導体基体１０の厚さ）が１５０μｍ～２５０μｍの範囲内にあり、かつ、０．６≦Ｗａ／Ｗｂ≦０．９の関係及び０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たす。
主面側構造形成工程Ｓ２は、図２（ｂ）に示すように、第１領域１２の主面側から第１領域１２の主面上にわたって主面側構造２０を形成する工程である。
実施形態における主面側構造２０は、例えば、マスクや酸化膜（酸化膜２６を含む）を形成する工程、第２導電型（Ｐ型）の不純物を半導体基体１０に選択的に導入して第３領域２２を形成する工程、熱処理を行う工程、導電体膜２４を形成する工程等を実施することで形成することができる。主面側構造２０自体は既知の構造であり、上記例示で記載した工程も既知の工程であり、各種工程を実施する順番や組み合わせ等も既知のものであるため、詳細な説明は省略する。
実施形態における主面側構造２０は、例えば、マスクや酸化膜（酸化膜２６を含む）を形成する工程、第２導電型（Ｐ型）の不純物を半導体基体１０に選択的に導入して第３領域２２を形成する工程、熱処理を行う工程、導電体膜２４を形成する工程等を実施することで形成することができる。主面側構造２０自体は既知の構造であり、上記例示で記載した工程も既知の工程であり、各種工程を実施する順番や組み合わせ等も既知のものであるため、詳細な説明は省略する。
電極形成工程Ｓ３は、図２（ｃ）に示すように、電極３０を形成する工程である。実施形態における電極３０は既知の構造のものであり、既知の方法で形成することができるため、詳細な説明は省略する。
少なくとも以上の工程を含む実施形態に係る半導体装置の製造方法を実施することにより、実施形態に係る半導体装置１を製造することができる。
３．電力変換回路１００の構成
次に、実施形態に係る電力変換回路１００について説明する。
実施形態に係る電力変換回路１００は、図３に示すように、ダイオードである半導体装置１と、スイッチング素子１１０と、誘導性負荷（リアクトル）１２０と、電源１３０と、平滑コンデンサ１４０とを備える。電力変換回路１００の外部端子には、負荷１５０が接続されている。
半導体装置１は、いわゆるフリーホイールダイオードとして扱われる。
次に、実施形態に係る電力変換回路１００について説明する。
実施形態に係る電力変換回路１００は、図３に示すように、ダイオードである半導体装置１と、スイッチング素子１１０と、誘導性負荷（リアクトル）１２０と、電源１３０と、平滑コンデンサ１４０とを備える。電力変換回路１００の外部端子には、負荷１５０が接続されている。
半導体装置１は、いわゆるフリーホイールダイオードとして扱われる。
スイッチング素子１１０は、スイッチング素子１１０、誘導性負荷１２０及び電源１３０から構成される回路の開閉を制御する。実施形態におけるスイッチング素子１１０は、ＭＯＳＦＥＴからなる。
スイッチング素子１１０は、ドライブ回路（図示せず）からスイッチング素子１１０のゲート電極に印加されるクロック信号に応答してスイッチングする。スイッチング素子１１０がオン状態になると、スイッチング素子１１０、誘導性負荷１２０及び電源１３０から構成される回路が閉状態となり、誘導性負荷１２０に電源１３０からの電流が流れるようになる。
スイッチング素子１１０は、ドライブ回路（図示せず）からスイッチング素子１１０のゲート電極に印加されるクロック信号に応答してスイッチングする。スイッチング素子１１０がオン状態になると、スイッチング素子１１０、誘導性負荷１２０及び電源１３０から構成される回路が閉状態となり、誘導性負荷１２０に電源１３０からの電流が流れるようになる。
誘導性負荷１２０は、電流によって形成される磁場にエネルギーを蓄えることができる受動素子（インダクタ）である。
電源１３０の陽極は、誘導性負荷１２０の一方端と電気的に接続されており、電源１３０の負極は、スイッチング素子１１０のソース電極と電気的に接続されている。また、スイッチング素子１１０のドレイン電極は、誘導性負荷１２０の他方端及び半導体装置１の電極３０（アノード電極）と電気的に接続されている。
電源１３０の陽極は、誘導性負荷１２０の一方端と電気的に接続されており、電源１３０の負極は、スイッチング素子１１０のソース電極と電気的に接続されている。また、スイッチング素子１１０のドレイン電極は、誘導性負荷１２０の他方端及び半導体装置１の電極３０（アノード電極）と電気的に接続されている。
４．実施形態に係る半導体装置１、半導体装置の製造方法及び電力変換回路の効果
以下、実施形態に係る半導体装置１、半導体装置の製造方法及び電力変換回路の効果について説明する。
以下、実施形態に係る半導体装置１、半導体装置の製造方法及び電力変換回路の効果について説明する。
まず、実施形態に係る半導体装置１においては、評価距離が２０μｍ以上であるため、Ｅｐｉウェーハから形成された半導体基体を備える半導体装置と比較して、評価距離が長くなる（濃度勾配が緩やかとなる）。
このため、実施形態に係る半導体装置１によれば、低電圧でのリーチスルーを抑制するとともにリカバリー時にソフトリカバリーとすることが可能となり、その結果、後述する実施例で示すように、逆方向サージ電力耐量の低下を抑制することやリカバリー時のノイズの発生を抑制することができる。
このため、実施形態に係る半導体装置１によれば、低電圧でのリーチスルーを抑制するとともにリカバリー時にソフトリカバリーとすることが可能となり、その結果、後述する実施例で示すように、逆方向サージ電力耐量の低下を抑制することやリカバリー時のノイズの発生を抑制することができる。
また、実施形態に係る半導体装置１においては、評価距離が４０μｍ以下であるため、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して、評価距離が短くなる（濃度勾配が急峻となる）。
このため、実施形態に係る半導体装置１においては、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して第２領域１４を薄くすることが可能となり、その結果、後述する実施例で示すように、順方向電圧（ＶＦ）の増大を抑制することやＶＦ－Ｑｒｒトレードオフの悪化を抑制することができる。
このため、実施形態に係る半導体装置１においては、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して第２領域１４を薄くすることが可能となり、その結果、後述する実施例で示すように、順方向電圧（ＶＦ）の増大を抑制することやＶＦ－Ｑｒｒトレードオフの悪化を抑制することができる。
したがって、実施形態に係る半導体装置１は、一般的な構成のウェーハから形成された半導体基体を備える半導体装置と比較して、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることができる半導体装置となる。
また、実施形態に係る半導体装置１によれば、第１領域１２を厚くしたり傾斜／ダブルＥｐｉのような複雑な構成を採用したりすることなく、逆方向サージ電力耐量の低下を抑制することやリカバリー時のノイズの発生を抑制することができる。このため、実施形態に係る半導体装置１によれば、第１領域を厚くしたり複雑な構成を採用したりしたＥｐｉウェーハから形成された半導体基体を備える半導体装置と比較して、順方向電圧（ＶＦ）の低減や低コスト化を達成することが可能となる。
また、実施形態に係る半導体装置１によれば、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して第２領域１４の主面側から見たＮ型不純物の拡散深さを浅くすることができる（逆に言えば、拡散深さを深くする必要がない。）。このため、実施形態に係る半導体装置１によれば、従来の拡散ウェーハから形成された半導体基体を備える半導体装置と比較して低コスト化や特性のバラツキの改善を達成することが可能となる。
また、実施形態に係る半導体装置１においては、半導体基体１０の厚さが１５０μｍ～２５０μｍの範囲内にある。実施形態に係る半導体装置１によれば、半導体基体１０の厚さが１５０μｍ以上であるため、半導体基体１０の厚さを十分に確保することで十分な耐圧を確保することが可能となるとともに、製造時に半導体基体１０が破壊されてしまう事態（いわゆるウェーハ割れ）の発生を抑制することが可能となる。また、実施形態に係る半導体装置１においては、半導体基体１０の厚さが２５０μｍ以下であるため、特に順方向電圧（ＶＦ）の増大を一層抑制し、半導体装置１の特性を一層高いレベルで並立させることができる。
また、実施形態に係る半導体装置１によれば、半導体装置１は、ダイオードであり、主面側構造２０は、第１領域１２の主面側に選択的に形成された第２導電型の第３領域２２と、第１領域１２及び第３領域２２と接触している導電体膜２４とを有するため、逆方向サージ電力耐量の低下を一層抑制することが可能となり、かつ、順方向電圧ＶＦを一層低くすることが可能となる。
また、実施形態に係る半導体装置１によれば、導電体膜２４は、ケイ素含有アルミニウム又は白金からなるため、従来よく用いられているアルミニウムからなる導電体膜を用いた場合と比較して、動作時（高温時）における逆方向特性を向上させることが可能となる。
また、実施形態に係る半導体装置１においては、０．６≦Ｗａ／Ｗｂ≦０．９の関係を満たす。実施形態に係る半導体装置１によれば、０．６≦Ｗａ／Ｗｂの関係を満たすため、第２領域１４を十分に薄くして半導体基体１０の厚さを十分に低減することが可能となる。また、実施形態に係る半導体装置１によれば、Ｗａ／Ｗｂ≦０．９の関係を満たすため、第２領域１４を過剰に薄くしすぎないようにして半導体装置１の特性や耐圧の低下を十分に抑制することが可能となる。
また、実施形態に係る半導体装置１においては、０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たす。実施形態に係る半導体装置１によれば、０．４≦Ｗａ／Ｗｔの関係を満たすため、半導体基体１０中の第１領域１２の厚さを十分に確保して半導体装置としての性能を十分に確保することが可能となる。また、実施形態に係る半導体装置１によれば、Ｗａ／Ｗｔ≦０．５の関係を満たすため、第２領域１４や半導体基体１０を過剰に薄くしすぎないようにして半導体装置１の特性や耐圧の低下を十分に抑制することが可能となる。
実施形態に係る半導体装置の製造方法は、評価距離が、２０μｍ～４０μｍの範囲内にある半導体基体１０を準備する半導体基体準備工程Ｓ１を含むため、実施形態に係る半導体装置１を製造することができる半導体装置の製造方法となる。
実施形態に係る電力変換回路１００は、回路中のダイオードが実施形態に係る半導体装置１であるため、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることができる半導体装置１を備える高品質な電力変換回路となる。
［実施例］
以下、本発明に係る半導体装置について、実際に特性を計測した結果に基づく説明を行う。
以下、本発明に係る半導体装置について、実際に特性を計測した結果に基づく説明を行う。
本発明の発明者は、本発明の半導体装置の効果を確認するために、実施形態に係る半導体装置１と同様の構成を有する半導体装置（以下、実施例に係る半導体装置という。）、Ｅｐｉウェーハから形成された半導体基体を備える半導体装置（以下、比較例１に係る半導体装置という。）及び従来の拡散ウェーハから形成された半導体基体を備える半導体装置（以下、比較例２に係る半導体装置という。）の３種類の半導体装置を準備し、それぞれの特性を測定した。
なお、実施例に係る半導体装置及び比較例１，２に係る半導体装置は、半導体基体の構成（厚さと不純物濃度の分布）以外の点（主面側構造等）については同様の構成を有するものとした。
結果の評価を容易にするために、各半導体装置の第１領域における不純物濃度は同一とした。具体的には、当該不純物濃度は、全ての半導体装置において１×１０１４ｃｍ－３とした（図４の符号Ｃａ参照。）。
このため、第１領域における不純物濃度の１０００倍は、１×１０１７ｃｍ－３となる（図４の符号Ｃｂ参照。）。
このため、第１領域における不純物濃度の１０００倍は、１×１０１７ｃｍ－３となる（図４の符号Ｃｂ参照。）。
実施例に係る半導体装置においては、第１領域と第２領域との境界の深さ位置から第２領域内における不純物濃度が第１領域における不純物濃度の１０００倍になる深さ位置までの距離（評価距離）が約２９μｍである（２０μｍ～４０μｍの範囲内にある）（図４の符号Ｄ１参照。）。
一方、比較例１に係る半導体装置においては評価距離は約５μｍであり（図４の符号Ｄ２参照。）、比較例２に係る半導体装置においては評価距離は約４８μｍである（図４の符号Ｄ３参照。）。
一方、比較例１に係る半導体装置においては評価距離は約５μｍであり（図４の符号Ｄ２参照。）、比較例２に係る半導体装置においては評価距離は約４８μｍである（図４の符号Ｄ３参照。）。
結果の評価を容易にするために、各半導体装置の第１領域の厚さＷａは同一のものとした。第２領域の厚さＷｂは、各半導体装置において妥当と考えられる厚さ、つまり、各半導体装置が動作するのに適すると考えられる厚さを採用した。
具体的には、第１領域の厚さＷａは、全ての半導体装置において９０μｍとした。
第２領域の厚さＷｂは、実施例に係る半導体装置においては１１０μｍとし、比較例１に係る半導体装置においては５２５μｍとし、比較例２に係る半導体装置においては１７５μｍとした。
具体的には、第１領域の厚さＷａは、全ての半導体装置において９０μｍとした。
第２領域の厚さＷｂは、実施例に係る半導体装置においては１１０μｍとし、比較例１に係る半導体装置においては５２５μｍとし、比較例２に係る半導体装置においては１７５μｍとした。
具体的には、実施例に係る半導体装置においては、Ｗａ／Ｗｂ＝０．８２となり、Ｗａ／Ｗｔ＝０．４５となる。
比較例１に係る半導体装置においては、Ｗａ／Ｗｂ≒０．１７となり、Ｗａ／Ｗｔ≒０．１５となる。
比較例２に係る半導体装置においては、Ｗａ／Ｗｂ≒０．５１となり、Ｗａ／Ｗｔ≒０．３４となる。
比較例１に係る半導体装置においては、Ｗａ／Ｗｂ≒０．１７となり、Ｗａ／Ｗｔ≒０．１５となる。
比較例２に係る半導体装置においては、Ｗａ／Ｗｂ≒０．５１となり、Ｗａ／Ｗｔ≒０．３４となる。
まず、実施例に係る半導体装置及び比較例１に係る半導体装置について、逆方向サージ電力耐量（ＰＲＳＭ）分布を測定した。当該測定は、ＪＥＩＴＡ規格 ＥＤ－４５１１Ｂの１７頁－４.２．５ 三角波法に沿って行った。
その結果、図５（ａ）に示すように、比較例１に係る半導体装置の逆方向サージ電力耐量は極端に低い（およそ１ｋＷ以下）であったのに対して、実施例に係る半導体装置の逆方向サージ電力耐量は８ｋＷ～１０ｋＷ程度であり、十分に高い値であることが確認できた。このため、実施例に係る半導体装置は、比較例１に係る半導体装置と比較して逆方向サージ電力耐量に関する特性が優れているといえる。
その結果、図５（ａ）に示すように、比較例１に係る半導体装置の逆方向サージ電力耐量は極端に低い（およそ１ｋＷ以下）であったのに対して、実施例に係る半導体装置の逆方向サージ電力耐量は８ｋＷ～１０ｋＷ程度であり、十分に高い値であることが確認できた。このため、実施例に係る半導体装置は、比較例１に係る半導体装置と比較して逆方向サージ電力耐量に関する特性が優れているといえる。
次に、実施例に係る半導体装置及び比較例１に係る半導体装置について、リカバリー電圧波形を測定した。当該測定は定法により行った。測定条件は、ＩＦ＝３０ａ、ＶＲ＝６００Ｖ、－ｄｉ／ｄｔ＝２５０Ａ／μsとした。
その結果、図５（ｂ）に示すように、比較例１に係る半導体装置おいては大きな電圧ノイズが発生したのに対して、実施例に係る半導体装置においては電圧ノイズが非常に小さいことが確認できた。このため、実施例に係る半導体装置は、比較例１に係る半導体装置と比較してリカバリー時のノイズの低減に関する特性が優れているといえる。
その結果、図５（ｂ）に示すように、比較例１に係る半導体装置おいては大きな電圧ノイズが発生したのに対して、実施例に係る半導体装置においては電圧ノイズが非常に小さいことが確認できた。このため、実施例に係る半導体装置は、比較例１に係る半導体装置と比較してリカバリー時のノイズの低減に関する特性が優れているといえる。
次に、実施例に係る半導体装置及び比較例１，２に係る半導体装置について、順方向電圧－順方向電流特性（ＶＦ－ＩＦ特性）を測定した。当該測定は定法により行った。
その結果、図６（ａ）に示すように、実施例に係る半導体装置のＶＦ－ＩＦ特性は比較例１に係る半導体装置のＶＦ－ＩＦ特性に近く、比較例２に係る半導体装置と比較してＩＦあたりのＶＦを十分に低減することができていることが確認できた。このため、実施例に係る半導体装置は、比較例２に係る半導体装置と比較して順方向電圧に関する特性が優れているといえる。
その結果、図６（ａ）に示すように、実施例に係る半導体装置のＶＦ－ＩＦ特性は比較例１に係る半導体装置のＶＦ－ＩＦ特性に近く、比較例２に係る半導体装置と比較してＩＦあたりのＶＦを十分に低減することができていることが確認できた。このため、実施例に係る半導体装置は、比較例２に係る半導体装置と比較して順方向電圧に関する特性が優れているといえる。
さらに、実施例に係る半導体装置及び比較例１，２に係る半導体装置について、ＶＦとＱｒｒとの間のトレードオフを算出した。
その結果、図６（ｂ）に示すように、実施例に係る半導体装置のＶＦ－Ｑｒｒトレードオフの特性は比較例１に係る半導体装置のＶＦ－Ｑｒｒトレードオフの特性に近く、比較例２に係る半導体装置と比較してＶＦを十分に低減することができていることが確認できた。このため、実施例に係る半導体装置は、比較例２に係る半導体装置と比較してＶＦ－Ｑｒｒトレードオフの特性が優れているといえる。
その結果、図６（ｂ）に示すように、実施例に係る半導体装置のＶＦ－Ｑｒｒトレードオフの特性は比較例１に係る半導体装置のＶＦ－Ｑｒｒトレードオフの特性に近く、比較例２に係る半導体装置と比較してＶＦを十分に低減することができていることが確認できた。このため、実施例に係る半導体装置は、比較例２に係る半導体装置と比較してＶＦ－Ｑｒｒトレードオフの特性が優れているといえる。
以上の結果から、本発明の半導体装置は、一般的な構成のウェーハから形成された半導体基体を備える半導体装置と比較して、逆方向サージ電力耐量、リカバリー時におけるノイズ発生抑制、順方向電圧及びＶＦ－Ｑｒｒトレードオフの全ての特性を高いレベルで並立させることができる半導体装置となることが確認できた。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態において記載した構成要素の形状、数、位置等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記実施形態においては、主面側構造２０は、第１領域１２の主面側に選択的に形成された第２導電型の第３領域２２と、第１領域１２及び第３領域２２と接触している導電体膜２４とを有するが、本発明はこれに限定されるものではない。例えば、図７に示す半導体装置２のように、他の主面側構造を備えるものであってもよい。なお、図７に示す変形例に係る半導体装置２はＰＮ接合型のダイオードであり、主面側構造４０は、Ｐ型の第３領域４２、導電体膜４４及び酸化膜２６を有する。
（３）本発明の半導体装置においては、半導体基体にライフタイムキラー（構造欠陥）が形成（導入）されていてもよい。
（４）本発明は、上記各実施形態とはＮ型とＰ型とが逆の場合でも成立する。
（５）上記各実施形態においては、半導体装置はダイオードであったが、本発明はこれに限定されるものではない。各種トランジスタ、サイリスタ、トライアック等、他の半導体装置にも本発明を適用することができる。ただし、本発明の電力変換回路に本発明の半導体装置を適用する場合においては、半導体装置はダイオードである。
１，２…半導体装置、１０…半導体基体、１２…第１領域、１４…第２領域、２０，４０…主面側構造、２２，４２…第３領域、２４，４４…導電体膜、２６…酸化膜、３０…電極、１００…電力変換回路、１１０…スイッチング素子、１２０…誘導性負荷、１３０…電源、１４０…平滑コンデンサ、１５０…負荷
Claims (11)
- 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有する半導体基体と、
前記第１領域の主面側から前記第１領域の主面上にわたって形成された主面側構造とを備え、
前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にあり、
前記第１領域の厚さと前記第２領域の厚さとの合計が１５０μｍ～２５０μｍの範囲内にあることを特徴とする半導体装置。 - 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有する半導体基体と、
前記第１領域の主面側から前記第１領域の主面上にわたって形成された主面側構造とを備え、
前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にある半導体装置であって、
前記半導体装置は、ダイオードであり、
前記主面側構造は、前記第１領域の主面側に選択的に形成された第２導電型の第３領域と、前記第１領域及び前記第３領域と接触している導電体膜とを有することを特徴とする半導体装置。 - 前記導電体膜は、ケイ素含有アルミニウム又は白金からなることを特徴とする請求項２に記載の半導体装置。
- 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有する半導体基体と、
前記第１領域の主面側から前記第１領域の主面上にわたって形成された主面側構造とを備え、
前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にあり、
前記第１領域の厚さをＷａとし、前記第２領域の厚さをＷｂとするとき、
０．６≦Ｗａ／Ｗｂ≦０．９の関係を満たすことを特徴とする半導体装置。 - 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有する半導体基体と、
前記第１領域の主面側から前記第１領域の主面上にわたって形成された主面側構造とを備え、
前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にあり、
前記第１領域の厚さをＷａとし、前記第１領域の厚さと前記第２領域の厚さとの合計をＷｔとするとき、
０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たすことを特徴とする半導体装置。 - 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有し、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にある半導体基体を準備する半導体基体準備工程と、
前記第１領域の主面側から前記第１領域の主面上にわたって主面側構造を形成する主面側構造形成工程とを含む半導体装置の製造方法であって、
前記第１領域の厚さと前記第２領域の厚さとの合計が１５０μｍ～２５０μｍの範囲内にあることを特徴とする半導体装置の製造方法。 - 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有し、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にある半導体基体を準備する半導体基体準備工程と、
前記第１領域の主面側から前記第１領域の主面上にわたって主面側構造を形成する主面側構造形成工程とを含む半導体装置の製造方法であって、
前記半導体装置は、ダイオードであり、
前記主面側構造は、前記第１領域の主面側に選択的に形成された第２導電型の第３領域と、前記第１領域及び前記第３領域と接触している導電体膜とを有することを特徴とする半導体装置の製造方法。 - 前記導電体膜は、ケイ素含有アルミニウム又は白金からなることを特徴とする請求項７に記載の半導体装置の製造方法。
- 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有し、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にある半導体基体を準備する半導体基体準備工程と、
前記第１領域の主面側から前記第１領域の主面上にわたって主面側構造を形成する主面側構造形成工程とを含む半導体装置の製造方法であって、
前記第１領域の厚さをＷａとし、前記第２領域の厚さをＷｂとするとき、
０．６≦Ｗａ／Ｗｂ≦０．９の関係を満たすことを特徴とする半導体装置の製造方法。 - 第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有し、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にある半導体基体を準備する半導体基体準備工程と、
前記第１領域の主面側から前記第１領域の主面上にわたって主面側構造を形成する主面側構造形成工程とを含む半導体装置の製造方法であって、
前記第１領域の厚さをＷａとし、前記第１領域の厚さと前記第２領域の厚さとの合計をＷｔとするとき、
０．４≦Ｗａ／Ｗｔ≦０．５の関係を満たすことを特徴とする半導体装置の製造方法。 - ダイオードと、
スイッチング素子と、
誘導性負荷とを備え、
前記ダイオードは、第１導電型の第１領域及び第１導電型かつ前記第１領域よりも不純物濃度が高い第２領域を有する半導体基体と、前記第１領域の主面側から前記第１領域の主面上にわたって形成された主面側構造とを備え、前記第１領域と前記第２領域との境界の深さ位置から前記第２領域内における不純物濃度が前記第１領域における不純物濃度の１０００倍になる深さ位置までの距離が、２０μｍ～４０μｍの範囲内にあることを特徴とする電力変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018057098A JP7243956B2 (ja) | 2018-03-23 | 2018-03-23 | 半導体装置、半導体装置の製造方法及び電力変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018057098A JP7243956B2 (ja) | 2018-03-23 | 2018-03-23 | 半導体装置、半導体装置の製造方法及び電力変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019169637A JP2019169637A (ja) | 2019-10-03 |
| JP7243956B2 true JP7243956B2 (ja) | 2023-03-22 |
Family
ID=68107554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018057098A Active JP7243956B2 (ja) | 2018-03-23 | 2018-03-23 | 半導体装置、半導体装置の製造方法及び電力変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7243956B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127308A (ja) | 1999-10-27 | 2001-05-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2001156299A (ja) | 1999-11-26 | 2001-06-08 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2001313392A (ja) | 2000-02-23 | 2001-11-09 | Denso Corp | パワーｍｏｓｆｅｔ |
| JP2012044005A (ja) | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| JP2015035566A (ja) | 2013-08-09 | 2015-02-19 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2018
- 2018-03-23 JP JP2018057098A patent/JP7243956B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127308A (ja) | 1999-10-27 | 2001-05-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2001156299A (ja) | 1999-11-26 | 2001-06-08 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2001313392A (ja) | 2000-02-23 | 2001-11-09 | Denso Corp | パワーｍｏｓｆｅｔ |
| JP2012044005A (ja) | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| JP2015035566A (ja) | 2013-08-09 | 2015-02-19 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019169637A (ja) | 2019-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825935B2 (en) | Trench MOS-type Schottky diode | |
| JP5663000B2 (ja) | 逆拡散抑制構造 | |
| JP5452718B2 (ja) | 半導体装置 | |
| US8227811B2 (en) | Semiconductor rectifying device | |
| JP5557581B2 (ja) | 半導体装置および電力変換装置 | |
| US20110001209A1 (en) | Semiconductor device | |
| US20110018005A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP6107597B2 (ja) | 半導体装置およびその製造方法 | |
| JP6004561B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| WO2018146791A1 (ja) | 半導体装置 | |
| US10916666B2 (en) | Semiconductor device | |
| JP5547022B2 (ja) | 半導体装置 | |
| CN111129163A (zh) | 肖特基二极管及其制备方法 | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| JP5755722B2 (ja) | 半導体装置 | |
| CN107393952B (zh) | 一种具有复合介质层结构的结势垒肖特基二极管 | |
| JP7243956B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換回路 | |
| JP6726822B2 (ja) | 半導体装置の製造方法 | |
| KR100619603B1 (ko) | 이중산화막을 갖는 고내압 탄화규소 쇼트키 다이오드 소자및 그 제조방법 | |
| CN110556430B (zh) | 氧化镓基肖特基二极管及其制备方法 | |
| KR20160121719A (ko) | 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법 | |
| CN109509790B (zh) | 半导体装置 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| CN112310227A (zh) | 一种高势垒SiC JBS器件及其制备方法 | |
| CN104810409A (zh) | 一种碳化硅二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7243956 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |