CN101140871B

CN101140871B - 半导体器件中金属硅化物接触的制造方法

Info

Publication number: CN101140871B
Application number: CN2006100307994A
Authority: CN
Inventors: 胡宇慧; 杨瑞鹏
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2006-09-04
Filing date: 2006-09-04
Publication date: 2010-11-10
Anticipated expiration: 2026-09-04
Also published as: CN101140871A

Abstract

一种半导体器件中金属硅化物接触的制造方法，包括：提供一具有器件层的半导体基底；对所述半导体基底表面进行烘烤；将所述半导体基底表面曝露于低于烘烤温度的惰性气体、还原性气体环境中或真空中冷却；在所述半导体基底表面形成金属层；对所述金属层进行退火；选择性刻蚀所述金属层。该方法能够使高温衬底表面各处形成的金属硅化物的电阻率具有较好一致性。

Description

半导体器件中金属硅化物接触的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件中金属硅化物接触的制造方法。

背景技术

金属硅化物由于其具有较低的电阻率且跟其它材料具有很好的粘合性能而被广泛应用于源漏接触和栅极接触来降低接触电阻。难熔的金属和硅一起发生反应而熔合形成金属硅化物，通过一步或多步退火工艺可以形成低电阻率的金属硅化物膜。随着半导体器件尺寸的日益缩小，对器件性能要求越来越高，特别是90nm及其以下技术节点，为获得更低的接触电阻，业界采用镍、钴等金属作为形成低电阻率的金属硅化物的金属材料。专利申请号为03814954.0的中国专利公开了一种镍金属硅化物的制造方法。图1～图3为该专利文件公开的镍金属硅化物材料的制造方法剖面图。

如图1所示，首先提供一半导体衬底100，在所述半导体衬底上形成隔离沟槽102并在其中填充绝缘材料，以形成有源区。在所述半导体衬底100上沉积氧化层108，在所述氧化层108上形成多晶硅层并通过光刻刻蚀形成栅极110。通过刻蚀将所述半导体衬底100上未被栅极110覆盖的氧化层去除。在所述栅极110及氧化层108两侧形成侧墙112，所述侧墙可以是一层或多层结构。在所述栅极两侧的半导体衬底100中进行离子注入形成源漏区域104、106。

如图2所示，在所述半导体衬底100、栅极110和侧墙112表面形成一金属层114，所述金属层114材料可以是镍。将所述形成有金属层114的半导体衬底100送入退火设备进行退火处理，通过退火处理，源漏区域104、106表面上的金属层114材料向下扩散到源漏区域104、106中，并与源漏区域104、106中的硅材料发生反应生成硅化物，栅极110上方的金属层114材料也同样与栅极110的多晶硅反应生成金属硅化物接触114a，114b，114c。

通过选择性刻蚀将没有发生反应的金属层114材料去除并留下如图3所示的金属硅化物接触114a，114b，114c。

上述金属硅化物的制造方法中，在沉积金属硅化物之前一般需要对表面进行处理，例如通过光刻刻蚀将所述栅极110上表面、源漏104、106上表面的氧化物去除，并对所述半导体衬底100、栅极110和侧墙112表面进行清洗及烘烤处理，以去除表面脏污和水气，通过表面烘烤工艺后会直接送入沉积金属的工艺腔室进行镍的沉积。由于表面烘烤工艺的温度会在250℃甚至更高的温度中进行，将高温的衬底直接送入沉积金属的工艺腔室进行镍沉积，会影响金属镍沉积过程中晶粒在衬底表面成核凝聚的过程，由于镍沉积在高温的衬底表面，也相当于在沉积过程中对金属镍进行热退火，从而造成沉积过程中镍材料电阻率发生变化，由于经过表面烘烤过程的衬底表面温度并没有很好的一致性，在衬底表面不同位置沉积的镍金属受到衬底表面不同温度的影响，造成在衬底表面各处的镍金属具有不同的电阻率；且随着镍金属的沉积，垂直于衬底表面而远离衬底表面的镍材料受衬底表面高温的影响越来越小，造成沉积的镍材料在垂直于衬底表面方向电阻率不同，应力也不同，从而引起经过退火处理后形成的金属硅化物电性稳定性很差。

发明内容

因此，本发明的目的在于提供一种半导体器件中金属硅化物的制造方法，以解决现有在高温的衬底表面形成的金属硅化物电阻率的一致性问题。

为达到上述目的，本发明提供的一种半导体器件中金属硅化物接触的制造方法，包括：

提供一具有器件层的半导体基底；

对所述半导体基底表面进行烘烤；

将所述半导体基底表面曝露于低于烘烤温度的惰性气体、还原性气体环境或真空中冷却；

在所述半导体基底表面形成金属层；

对所述金属层进行退火；

选择性刻蚀所述金属层。

形成所述器件层的方法包括：在所述半导体基底上形成沟槽隔离

在所述半导体基底上沉积介质层和多晶硅层；

光刻刻蚀所述多晶硅层和介质层形成栅极；

在所述栅极两侧形成侧墙；

在所述侧墙两侧的半导体基底中掺杂形成源极和漏极。

对所述半导体基底进行烘烤的温度为150～300℃。

所述惰性气体或还原性气体包括氮气、氦气、氩气、氢气中的一种。

所述曝露于惰性气体或还原性气体环境中的时间为1～100s。

所述金属层包括镍、钛、锗、钽、钴、钨、铜、铅中的一种。

所述形成金属层的方法为物理气相沉积、化学气相沉积、电镀、原子层沉积中的一种。

所述退火的温度为300～1000℃。

所述选择性刻蚀用硫酸、双氧水或SC1和MII进行湿法刻蚀。

与现有技术相比，本发明具有以下优点：本发明中通过在沉积形成金属层之前进行惰性气体、还原性气体或真空环境环境下的降温冷却处理，使得经过高温烘烤的半导体基底表面温度降低，从而减小了半导体基底表面温度对沉积金属层的影响，有利于在半导体衬底表面形成电阻率和应力较为一致的金属硅化物，有利于形成较为一致的导通电流，从而提高了器件电性的一致性和可靠性。

附图说明

图1～图3为现有一种金属硅化物接触制造方法的剖面图；

图4为根据本发明实施例的金属硅化物接触制造方法的流程图；

图5～图10为根据本发明实施例的金属硅化物接触制造方法剖面图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

图4为根据本发明实施例的金属硅化物接触制造方法的流程图。

如图4所示，首先，提供一具有器件层的半导体基底(S200)。所述器件层包括半导体基底中的源极和漏极，所述源极和漏极之间的半导体基底上的介质层，所述介质层上的栅极和所述栅极两侧的侧墙。所述介质层为氧化硅或碳氧硅化合物中的一种，所述栅极材料可以是多晶硅，所述侧墙可以是氧化硅、氮化硅中的一种或其组合。

去除所述半导体基底表面部分氧化物并对半导体基底表面进行清洗和烘烤(S210)；具体步骤为，在所述半导体基底表面旋涂光刻胶，通过曝光显影去除部分光刻胶以使源极和漏极上表面、栅极上表面露出，刻蚀去除所述源极和漏极上表面、栅极上表面的氧化层；去除所述光刻胶并对所述半导体基底表面进行清洗；完成清洗后对所述半导体基底表面进行烘烤去除基底表面的水气。

与现有技术不同的是，本发明没有将经过烘烤的半导体基底直接送入沉积工艺腔室进行金属层沉积，而是先将所述半导体基底表面曝露于惰性气体或还原性气体环境中进行降温(S220)；所述惰性气体或还原性气体环境的温度低于所述烘烤的温度，该过程持续的时间约为1～100s，通过惰性气体或还原性气体环境中的降温过程，基底表面的温度下降到100度以下，这将有利于后续步骤中的金属层沉积过程而形成电阻率一致、可靠性高的金属层。

通过降温过程，所述半导体基底表面温度下降到100度以下，将所述半导体基底送入沉积工艺腔室进行金属层例如镍的沉积，沉积的方式可以是物理气相沉积、化学气相沉积、电镀或原子层沉积中的一种。通过沉积在所述半导体基底表面形成一镍金属层，在所述镍金属层上再沉积一氮化钛层以保护所述镍金属层不被氧化。

将所述形成有金属层的半导体基底进行退火处理(S240)。退火处理一般分为两步，首先在较低的温度下进行退火，例如退火的温度为250～700℃；然后在较高的温度下退火，例如退火的温度为300～1000℃。通过退火工艺，所述半导体基底的源极和漏极上表面、栅极上表面的硅材料和金属镍反应生成难熔的、电阻率低的金属硅化物接触。由于在沉积所述金属层之前进行了降温工艺使基底表面的温度较低，基底表面较低的温度不会影响沉积的金属层，因而退火工艺能够在基底表面形成电阻率和应力较为一致的金属硅化物接触层。

完成退火工艺后，通过湿法选择性刻蚀将所述半导体基底表面没有和硅材料反应生成金属硅化物接触的金属镍和氮化钛去除(S250)。所述湿法刻蚀的腐蚀液采用硫酸和双氧水(SPM)的混合物，或SC1(氢氧化氨和双氧水的水溶液)和MII(磷酸、硝酸和甲酸的混合溶液)。刻蚀后在源极和漏极上表面、栅极上表面形成低电阻的金属硅化物接触。

下面结合实施例详细对本发明的制造方法进行描述。

图5～图10为根据本发明实施例的制造方法的流程图。

如图5所示，首先提供一半导体衬底200，所述半导体衬底200材料可以是多晶硅、单晶硅、非晶硅、锗中的一种，所述半导体衬底200结构也可以是绝缘层上硅(SOI)。通过光刻刻蚀在所述半导体衬底上形成隔离沟槽202并在其中填充绝缘材料，所述绝缘材料可以是氧化硅、氮化硅、碳化硅中的一种或其组合。

如图6所示，在所述半导体衬底200上依次形成氧化层204和多晶硅层206，形成的方式为化学气相沉积或物理气相沉积，可以通过掺入磷或硼杂质改善多晶硅层206的电阻率，也可以将多晶硅层206的一部分形成金属硅化物以降低形成的栅极的电阻率。

如图7所示，通过光刻和刻蚀工艺形成栅极206a和栅氧204a。所述氧化层204也可以作为下道工艺形成源极和漏极时离子注入的阻挡层，以减小高能离子对衬底的损伤并避免离子注入过深，待形成源极和漏极后再通过刻蚀形成栅氧204a。

如图8所示，对所述栅极206a两侧的半导体衬底进行掺杂以形成源极和漏极209a、209b，所述掺入的杂质离子与半导体衬底200中的多数杂质离子不同，例如所述半导体衬底200为N型衬底，其多数杂质离子为电子，则掺杂形成源极和漏极209a、209b的杂质离子为P型离子例如硼。然后在所述栅极206a和氧化层204a两侧形成侧墙208，所述侧墙208可以是氧化硅、氮化硅中的一种或其组合。以所述侧墙208为氧化硅和氮化硅组合为例，其形成的步骤为，首先在所述形成有栅极206a的半导体衬底上形成氧化硅层，在所述氧化硅层上形成氮化硅层，通过光刻和刻蚀工艺去除部分氧化硅层和氮化硅层而留下栅极两侧氧化硅和氮化硅，同时栅极上方的氧化硅和氮化硅堆栈也被除去，露出所述栅极206a上表面。

如图9所示，对所述形成有上述栅极、源极和漏极结构的半导体基底表面进行清洗，在沉积金属层214之前，对所述半导体基底表面进行烘烤以去除表面的水气(Degas)。所述烘烤在150～300℃的温度下进行。完成烘烤后与现有技术不同的是，本发明没有将经过烘烤后的高温的半导体基底直接送入沉积工艺腔室进行金属层214沉积，而是先将所述半导体基底表面曝露于惰性气体、还原性气体或真空环境中进行降温冷却；所述惰性气体或还原性气体包括氮气、氦气、氩气、氢气中的一种。所述惰性气体或还原性气体的温度低于所述烘烤的温度，该过程持续的时间约为1～100s。通过惰性气体或还原性气体中的降温过程，所述基底表面的温度下降到100度以下，这将更有利于后续步骤中的金属层沉积过程而形成电阻率一致、可靠性高的金属层。通过将所述半导体基底表面曝露于惰性气体或还原性气体中的降温过程，所述半导体基底表面温度下降到100度以下，将所述半导体基底送入沉积工艺腔室进行金属层214的沉积，所述金属层214的材料可以是镍、钛、锗、钽、钴、钨、铜、铅中的一种，沉积的方式可以是物理气相沉积、化学气相沉积或原子层沉积中的一种，沉积的厚度为30～100埃。可选的，还可以在所述金属层214上沉积以覆盖层215，覆盖层215的材料可以是氮化钛、钛、钨中的一种或其组合，所述覆盖层215的厚度可以是50～200埃。覆盖层215用以保护金属层214不被氧化。

将所述形成有金属层214的半导体基底送入高温退火炉进行快速退火处理。退火处理一般分为两步或多步。例如，首先在较低的温度如250～700℃下进行退火，然后在较高的温度如300～1000℃下退火；通过两步退火工艺，所述金属层214中的金属材料向半导体基底中源极和漏极209a、209b及栅极206a上表面的硅材料中扩散，并与硅材料形成难溶的金属硅化物接触214a、214b、214c，如图10所示，并改善所述金属硅化物接触214a、214b、214c的电阻率，通过第二步退火工艺减小所述金属硅化物接触214a、214b、214c的电阻率至理想的范围例如小于300uΩ/cm。由于在沉积所述金属层214之前进行了降温步骤，使所述半导体基底表面的温度较低，基底表面的温度不会影响沉积金属层214的工艺，因而退火工艺能够在基底表面形成电阻率和应力较为一致的金属硅化物接触层。

完成退火工艺后，通过湿法选择性刻蚀将所述半导体基底表面没有和硅材料反应生成金属硅化物接触的金属层214材料和覆盖层215去除。所述湿法刻蚀的腐蚀液采用硫酸和双氧水(SPM)的混合物，或SC1(氢氧化氨和双氧水的水溶液)和MII(磷酸、硝酸和甲酸的混合溶液)。刻蚀后在源极和漏极209a、209b上表面及栅极206a上表面留下低电阻的金属硅化物接触214a、214b、214c。

本发明中通过在沉积形成金属硅化物的金属层214之前进行在惰性气体、还原性气体或真空环境下的降温处理，使得经过高温烘烤的半导体基底表面温度降低，减小了半导体基底表面温度对沉积金属层214的影响，有利于在半导体衬底表面形成电阻率和应力较为一致的金属硅化物接触，有利于形成较为一致的导通电流。从而提高了器件电性的一致性和可靠性。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种半导体器件中金属硅化物接触的制造方法，包括：

提供一具有器件层的半导体基底；

对所述半导体基底表面进行烘烤；

将所述半导体基底表面曝露于低于烘烤温度的惰性气体、还原性气体环境或真空中冷却，以避免经过烘烤的基底表面的温度不一致而导致后续形成的金属层电阻率和应力一致性较差；

在所述半导体基底表面形成金属层；

对所述金属层进行退火；

选择性刻蚀所述金属层。

2.如权利要求1所述的方法，其特征在于，形成所述器件层的方法包括：

在所述半导体基底上形成沟槽隔离

在所述半导体基底上沉积介质层和多晶硅层；

光刻刻蚀所述多晶硅层和介质层形成栅极；

在所述栅极两侧形成侧墙；

在所述侧墙两侧的半导体基底中掺杂形成源极和漏极。

3.如权利要求1所述的方法，其特征在于：对所述半导体基底进行烘烤的温度为150～300℃。

4.如权利要求1所述的方法，其特征在于：所述惰性气体或还原性气体包括氮气、氦气、氩气、氢气中的一种。

5.如权利要求1所述的方法，其特征在于：所述曝露于惰性气体或还原性气体环境中的时间为1～100s。

6.如权利要求1所述的方法，其特征在于：所述金属层包括镍、钛、锗、钽、钴、钨、铜、铅中的一种。

7.如权利要求1所述的方法，其特征在于：所述形成金属层的方法为物理气相沉积、化学气相沉积、电镀、原子层沉积中的一种。

8.如权利要求1所述方法，其特征在于：所述退火温度为300～1000℃。

9.如权利要求1所述的方法，其特征在于：所述选择性刻蚀用硫酸和双氧水进行湿法刻蚀。

10.如权利要求1所述的方法，其特征在于：所述选择性刻蚀用SC1和MII进行湿法刻蚀。