CN108807159A - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN108807159A
CN108807159A CN201710896628.8A CN201710896628A CN108807159A CN 108807159 A CN108807159 A CN 108807159A CN 201710896628 A CN201710896628 A CN 201710896628A CN 108807159 A CN108807159 A CN 108807159A
Authority
CN
China
Prior art keywords
layer
etch stop
additional etch
etching stopping
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710896628.8A
Other languages
English (en)
Inventor
谢博全
柯忠廷
陈亭纲
黄建中
黄泰钧
李资良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108807159A publication Critical patent/CN108807159A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

方法包括形成虚置栅极堆迭于基板上，形成间隔物层于虚置栅极堆迭上，形成蚀刻停止层于间隔物层与虚置栅极堆迭上，且蚀刻停止层包括垂直部分与水平部分，并在蚀刻停止层上进行致密化制程，其中致密化制程后的水平部分比垂直部分致密。方法亦包括形成氧化物层于蚀刻停止层上，并在氧化物层及蚀刻停止层上进行回火制程，其中回火制程后的垂直部分比水平部分具有更高的氧浓度。

Description

半导体装置的形成方法
技术领域
本公开实施例关于半导体装置的形成方法，更特别关于减少与栅极间隔物相邻的介电层的介电常数或厚度。
背景技术
集成电路材料与设计的技术进展，使每一代的集成电路均比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(单位晶片面积所具有的内连线装置数目)通常随着几何尺寸(如最小构件或线路)减少而增加。尺寸缩小的制程通常有利于增加产能并降低成本。
上述尺寸缩小亦增加集成电路的制程复杂度，为实现上述进展，亦需发展集成电路制程。举例来说，鳍状场效晶体管已取代平面晶体管。鳍状场效晶体管的结构与其制作方法正在发展。
鳍状场效晶体管的形成方法通常关于形成半导体鳍状物、布植半导体鳍状物以形成井区、形成虚置栅极于半导体鳍状物上、进行外延以成长源极/漏极区、以及形成接点至源极/漏极区及栅极上。
发明内容
本公开一实施例提供的半导体装置的形成方法，包括：形成虚置栅极堆迭于基板上；形成间隔物层于虚置栅极堆迭上；形成蚀刻停止层于间隔物层与虚置栅极堆迭上，且蚀刻停止层包含垂直部分与水平部分；在蚀刻停止层上进行致密化制程，其中致密化制程之后的水平部分比垂直部分致密；形成氧化物层于蚀刻停止层上；在氧化层与蚀刻停止层上进行回火制程，其中回火制程后的垂直部分的氧浓度大于水平部分的氧浓度；形成多个源极与漏极区于基板中；移除虚置栅极堆迭以形成开口；以及形成置换栅极堆迭于开口中。
附图说明
图1至14是一些例示性实施例中，形成鳍状场效晶体管的制程其中间阶段的剖视图与透视图。
图15是一些实施例中，形成鳍状场效晶体管的制程流程。
附图标记说明：
A-A' 剖线
20 基板
22 隔离区
22A 衬垫氧化物
22B 介电材料
24 半导体带
26 半导体鳍状物
28 虚置栅极介电层
30 虚置栅极堆迭
32 虚置栅极
34、36、54 遮罩层
40 间隔物层
42 栅极间隔物
44、44' 外延区
50 浅沟槽隔离区
51 接点蚀刻停止层其垂直部分
52、72 层间介电物
53 接点蚀刻停止层其水平部分
56 置换栅极堆迭
57 氧化的接点蚀刻停止层其水平部分
58 置换栅极介电物
59 氧化的接点蚀刻停止层其垂直部分
60 置换栅极
62 介电材料
66 凹陷
68 硅化物区
71 蚀刻停止层
70 接点插塞
74 n型鳍状场效晶体管
74' p型鳍状场效晶体管
100 晶圆
200 制程流程
202、204、206、208、210、212、214 步骤
具体实施方式
下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号及/或符号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号及/或符号的单元之间具有相同的对应关系。
此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
多种例示性实施例提供鳍状场效晶体管与其形成方法，并说明形成鳍状场效晶体管的制程其中间阶段。多种实施例将说明如下。在多种附图与实施例中，类似标号将用以标示类似单元。
图1至14是本公开一些实施例中，形成鳍状场效晶体管的制程其中间阶段的透视图与剖视图。图1至13所示的步骤亦对应图15所示的制程流程200中。
图1是基板20的透视图，其可为部分的晶圆100。基板20可为半导体基板如硅基板、碳化硅基板、绝缘层上硅基板、III-V族半导体化合物基板、或其他半导体材料形成的基板。基板20可轻掺杂p型或n型的杂质。
隔离区22(又称作浅沟槽隔离区)延伸至半导体的基板20中。浅沟槽隔离区的形成方法可包括蚀刻基板20以形成沟槽(隔离区22填入处)，再将介电材料填入沟槽。进行平坦化制程如化学机械研磨，使介电材料与个别的硬遮罩(未图示)的上表面齐平。上述硬遮罩用于定义隔离区22的图案。接着移除硬遮罩，再使隔离区22凹陷，以形成图1所示的结构。
在本公开一些实施例中，隔离区22包含衬垫氧化物22A，与衬垫氧化物22A上的介电材料22B。衬垫氧化物22A的形成方法可为在含氧环境下氧化晶圆100，比如以局部氧化硅制程进行氧化，其中氧气可包含于个别的制程气体中。在本公开其他实施例中，衬垫氧化物22A的形成方法为临场蒸汽产生技术，比如以水蒸汽或氢气与氧气的组合，氧化沟槽之间的半导体带24。在其他实施例中，衬垫氧化物22A的形成方法为沉积法，比如次大气压化学气相沉积。介电材料22B形成于衬垫物22A上，且其形成方法可择自可流动的化学气相沉积、化学气相沉积、原子层沉积、旋转涂布、或类似方法。
在下述说明中，位于相邻的隔离区22之间的部分基板20，将称作半导体带24。由于隔离区22凹陷，部分的半导体带24凸起并高于隔离区22的上表面，以形成半导体鳍状物26。在本公开一些实施例中，半导体鳍状物26与半导体带24为原本基板20的一部分。在其他实施例中，半导体鳍状物26(视情况加上半导体带24的一些顶部)为外延区，其半导体材料不同于基板20的材料。举例来说，半导体鳍状物26的组成可为硅锗。形成半导体鳍状物26的步骤，如图15所示的制程流程200中的步骤202。
在一些实施例中，半导体鳍状物26的形成方法为图案化制程。半导体鳍状物26或半导体带24可由任何合适方法图案化。举例来说，半导体鳍状物26的图案化方法可采用一或多道光微影制程，包括双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，可让产生的图案间距小于单用光微影制程所能达到的最小间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影制程图案化牺牲层。采用自对准制程，沿着图案化牺牲层的侧部形成间隔物。接着移除牺牲层，且保留的间隔物(或芯)之后可用于图案化半导体鳍状物26。
如图2所示，形成虚置栅极介电层28，其可包含氧化硅或包含多层介电层的复合层。虚置栅极介电层28又称作虚置氧化物层。在本公开一些实施例中，虚置栅极介电层28的形成方法为沉积，因此其可延伸于隔离区22的上表面上。在本公开其他实施例中，虚置栅极介电层28的形成方法为氧化半导体鳍状物26的表面层。综上所述，虚置栅极介电层28形成于半导体鳍状物26其露出的表面上，且不含延伸于隔离区22的上表面上的水平部分。
如图2所示，虚置栅极堆迭30形成于半导体鳍状物26的中间部分上。在本公开一些实施例中，虚置栅极堆迭30包含虚置栅极32与遮罩层34及/或36。在一些实施例中，虚置栅极32的组成可为多晶硅，且亦可为其他材料。在一些实施例中，遮罩层34的组成为氮化硅，且遮罩层36的组成为氧化硅。虚置栅极堆迭30延伸于半导体鳍状物26的上表面与侧壁上。在本公开一些实施例中，虚置栅极堆迭30的形成方法可包含形成栅极层与遮罩层，再图案化栅极层与遮罩层。上述图案化步骤将止于虚置栅极介电层28的上表面。形成虚置栅极堆迭的步骤，如图15所示的制程流程200中的步骤204。
在本公开一些实施例中，在图案化虚置栅极层后停止图案化步骤，并露出直接位于部分的虚置栅极层(被移除)下的部分虚置栅极介电层28。在这些实施例中，并未移除露出的部分虚置栅极介电层28。另一方面，在后续的回火步骤后，才移除这些露出的部分虚置栅极介电层28。在本公开其他实施例中，移除这些露出的部分虚置栅极介电层28，而保留的部分虚置栅极介电层28成为虚置栅极堆迭30的底部。当露出的部分虚置栅极介电层28被移除后，将露出半导体鳍状物26。
如图3所示，形成间隔物层40。在下述内容中，虽然间隔物层40可称作栅极间隔物层，但其亦延伸至鳍状物的侧表面上。在本公开一些实施例中，间隔物层40的形成方法可采用顺应性的沉积方法如原子层沉积、化学气相沉积、或类似方法，因此间隔物层40的侧壁部分具有足够厚度。间隔物层40的水平部分与垂直部分可具有实质上相同的厚度，即垂直部分的厚度与水平部分的厚度之间的差距，小于20％的垂直部分的厚度(或20％的水平部分的厚度)。在本公开一些实施例中，垂直部分的厚度或水平部分的厚度介于约1nm至约20nm之间。
间隔物层40的材料可包含碳氮氧化硅、碳氮化硅、或金属氧化物如氧化铝。在本公开一些实施例中，间隔物层40的组成为碳氮氧化硅，且可为单层结构。在其他实施例中，间隔物层40可包含多层的复合结构。举例来说，间隔物层40可包含氧化硅层，以及氧化硅层上的氮化硅层。如图4所示，进行非等向蚀刻以移除间隔物层40的水平部分。保留间隔物层40的垂直部分，以形成栅极间隔物42于虚置栅极堆迭30的侧壁上。在一些实施例中，部分的间隔物层40保留于半导体鳍状物26的侧壁上，以形成鳍状物间隔物。蚀刻间隔物层40的步骤，如图15所示的制程流程200中的步骤206。
如图5A所示，成长外延区44与44'于个别的半导体鳍状物26上。外延区44与其下方的半导体鳍状物26组合成源极与漏极区46。外延区44’与其下方的半导体鳍状物26组合成源极与漏极区46’。移除半导体鳍状物26的露出部分，以形成凹陷于半导体带24中(未图示)，且成长自凹陷凸起的外延区44与44'。半导体鳍状物26的露出部分的移除方法，可为湿蚀刻制程、干蚀刻制程、或上述的组合。在一些实施例中，外延区44包含磷化硅或掺杂磷的碳化硅，因此鳍状场效晶体管为n型鳍状场效晶体管。外延区44’可包含硅锗与p型杂质如硼或铟(杂质可在外延时临场掺杂)，因此鳍状场效晶体管为p型鳍状场效晶体管。其他实施例中的外延区44或外延区44'可包含其他材料或掺质。在一些实施例中，可在形成外延区44或外延区44'后，再掺杂外延区44或外延区44'。由于n型鳍状场效晶体管的外延区44不同于p型鳍状场效晶体管的外延区44’，需要分开形成p型与n型的鳍状场效晶体管。外延区44与外延区44'的形成制程可为有机金属化学气相沉积、分子束外延、液态外延、气态外延、选择性外延成长、类似方法、或上述的组合。图5A中的外延区44与外延区44'分别形成于分开的半导体鳍状物26上。然而其他实施例中的外延区44与外延区44'形成于相邻的半导体鳍状物26上且合并，如图5B所示。
在一些实施例中，外延区44或外延区44’可各自形成于单一的连续外延制程中。在其他实施例中，外延区44或外延区44'可各自形成于多个分开的外延制程中。外延区44或外延区44'可掺杂以具有掺杂浓度，其可为浓度渐变、浓度剧变、或另一掺杂浓度的轮廓。在一些实施例中，可形成盖层(未图示)于外延区44或外延区44'上。盖层的材料可包含硅、磷化硅、硅锗、磷化硅锗、或类似物。盖层的形成制程可为有机金属化学气相沉积、分子束外延、液态外延、气态外延、选择性外延成长、类似方法、或上述的组合。
图6是图5A所示的结构的部分剖视图，其为含有图5A中剖线A-A'的垂直面的剖视图。图7至9亦为含有图5A中剖线A-A'的相同垂直面的剖视图。
接着如图6所示，形成接点蚀刻停止层50以顺应性的覆盖图5中的结构。在一些实施例中，接点蚀刻停止层50包含氮化硅、氧化硅、氮碳化硅、氮氧化硅、氮氢化硅、或类似物，但亦可采用其他合适的介电材料。接点蚀刻停止层50亦可包含多层或上述材料的组合。接点蚀刻停止层50的沉积方法可为一或多道制程，比如物理气相沉积、原子层沉积、等离子体增强原子层沉积、化学气相沉积、或类似方法，但亦可采用任何可行制程。在一些实施例中，接点蚀刻停止层50的沉积厚度介于约30nm至约50nm之间，虽然其他实施例的接点蚀刻停止层50可沉积为其他厚度。形成接点蚀刻停止层50的步骤，如图15所示的制程流程200中的步骤208。
如图7所示，本公开一些实施例进行致密化制程(在图7中以箭头标示)，以致密化部分接点蚀刻停止层50。在一些实施例中，致密化制程具有方向性，即具有较多水平方向表面的部分接点蚀刻停止层50，比具以较多垂直方向表面的部分接点蚀刻停止层50更易致密化。如图7所示的例子，接点蚀刻停止层50的一些接点蚀刻停止层其水平部分53，比接点蚀刻停止层50的接点蚀刻停止层其垂直部分51致密。接点蚀刻停止层其垂直部分51较疏松，而接点蚀刻停止层其水平部分53较致密的内容仅用以说明，其他实施例可具有不同位置，端视接点蚀刻停止层50的性质或致密化制程而定。接点蚀刻停止层其水平部分53与接点蚀刻停止层其垂直部分51的密度差异可为平滑转换(比如密度渐变)或剧烈转换。在一些例子中，致密化制程不会改变接点蚀刻停止层其垂直部分51的密度。在一些例子中，致密化制程可让接点蚀刻停止层其垂直部分51，比接点蚀刻停止层其水平部分53具有更高的湿蚀刻速率。举例来说，接点蚀刻停止层其垂直部分51的湿蚀刻速率可为接点蚀刻停止层其水平部分53的湿蚀刻速率的1.5倍，虽然其他例子的湿蚀刻速率比例可能不同。致密化制程如图15所示的制程流程200中的步骤210。
在一些实施例中，致密化制程包含等离子体制程。举例来说，等离子体制程可用离子轰击接点蚀刻停止层50，以致密化接点蚀刻停止层其水平部分53。在一些实施例中，离子可为氩离子、氦离子、氮离子、氢离子、钝气离子、上述的组合、或另一种离子。加速至接点蚀刻停止层50的离子可具有方向性。举例来说，离子轰击接点蚀刻停止层50的方向实质上垂直于基板20表面，但其他实施例中的离子轰击接点蚀刻停止层50与垂直方向之间具有夹角。在一些实施例中，直接等离子体可用于产生方向性的差异。离子能量可择以增加或降低朝向接点蚀刻停止层50的方向性，或者增加或降低接点蚀刻停止层50中的分散。举例来说，离子能量可介于约0.1eV至约3.5eV之间。在一些实施例中，基板温度可介于约200℃至约700℃之间。在一些实施例中，在沉积接点蚀刻停止层50之后再进行致密化制程。但在其他实施例中，可在沉积接点蚀刻停止层50时进行致密化制程。举例来说，可采用等离子体增强原子层沉积制程沉积接点蚀刻停止层50，其中离子如氩离子或其他离子轰击形成的部分接点蚀刻停止层50。在其他实施例中，亦可采用其他制程或技术使部分的接点蚀刻停止层50致密化。
如图8所示，本公开一些实施例接着形成层间介电物52于接点蚀刻停止层50上。层间介电物52的材料可包含氧化硅、氮氧化硅、类似物、或其他介电材料，且层间介电物52可为上述材料的组合或不同材料的多层结构。层间介电物的沉积方法可为一或多道制程，比如物理气相沉积、化学气相沉积、或原子层沉积，但亦可采用任何可行制程。在一些实施例中，层间介电物52的组成可为可流动的氧化物(如可流动的化学气相沉积氧化物或其他可流动的介电物)或者旋转涂布的介电材料。形成层间介电物52的步骤，如图15所示的制程流程200中的步骤212。
如图9所示，本公开一些实施例接着进行氧化回火制程。氧化回火制程可改善层间介电物52的物理性质，并可氧化部分的接点蚀刻停止层50。在一些实施例中，氧化回火制程为蒸汽回火制程。氧化回火制程可在回火腔室中进行，其不同于前述形成接点蚀刻停止层50或进行致密化制程的腔室。在一些实施例中，氧化回火制程的温度介于约350℃至约700℃之间，且压力介于约1torr至约760torr之间，不过亦可采用其他数值。在一些实施例中，氧化回火制程历时约30分钟至约480分钟之间，不过亦可采用其他数值。氧化回火制程如图15所示的制程流程200中的步骤214。
在一些实施例中，氧化回火制程可让氧原子结合至部分的接点蚀刻停止层50中。由于在接点蚀刻停止层50上进行致密化制程，因此氧结合至接点蚀刻停止层其垂直部分51中的速率，大于氧结合至接点蚀刻停止层其水平部分53中的速率。在图9中，上述步骤形成氧化的接点蚀刻停止层其垂直部分59与氧化的接点蚀刻停止层其水平部分57。图8亦显示保留的接点蚀刻停止层其垂直部分51与接点蚀刻停止层其水平部分53，其未与氧结合。在一些例子中，氧可结合至接点蚀刻停止层其垂直部分51中，因此部分的氧化的接点蚀刻停止层其垂直部分59一直延伸至栅极间隔物42。在一些例子中，氧可结合至所有的接点蚀刻停止层其垂直部分51中。在一些例子中，没有氧可结合至接点蚀刻停止层其水平部分53中。通过控制氧化回火制程的参数，可控制结合至接点蚀刻停止层其垂直部分51或接点蚀刻停止层其水平部分53的氧其数量、速率、与浓度。在一些实施例中，约30％至约60％的接点蚀刻停止层其垂直部分51可转还成氧化硅。在一些实施例中，约5％至约12％的接点蚀刻停止层其水平部分53可转换成氧化硅。在其他实施例中，其他比例的部分接点蚀刻停止层50可转换成氧化硅。在一些例子中，其他元素如氢亦可结合至部分接点蚀刻停止层50中。
在接点蚀刻停止层50的组成为氮化硅的例示性例子中，氧化回火制程可将部分的接点蚀刻停止层50转换为氮氧化硅或氧化硅。举例来说，一些接点蚀刻停止层其垂直部分51可转换为氮氧化硅或氧化硅，即图9所示的氧化的接点蚀刻停止层其垂直部分59。在一些例子中，一些接点蚀刻停止层其水平部分53可转换为氮氧化硅或氧化硅，即图9所示的氧化的接点蚀刻停止层其水平部分57。在一些例子中，所有的接点蚀刻停止层其垂直部分51可转换为氮氧化硅或氧化硅。举例来说，层间介电物52可为氧化硅，而氧化的接点蚀刻停止层其垂直部分59或氧化的接点蚀刻停止层其水平部分57可为氮氧化硅，且保留的接点蚀刻停止层其垂直部分51或接点蚀刻停止层其水平部分53可为氮化硅。在其他实施例中，氧化的接点蚀刻停止层其垂直部分59或氧化的接点蚀刻停止层其水平部分57亦可为氧化硅。存在于氧化的接点蚀刻停止层其垂直部分59或氧化的接点蚀刻停止层其水平部分57的氧浓度具有浓度轮廓，其自高浓度至低浓度之间可为平滑转换、剧烈转换、或另一浓度轮廓。在一些例子中，氧化的接点蚀刻停止层其垂直部分59或氧化的接点蚀刻停止层其水平部分57越靠近栅极间隔物42的部分，其氧浓度越低。在一些例子中，接点蚀刻停止层其垂直部分51仍为氮化硅的厚度可介于约0.5nm至约3nm之间，但其他例子可具有其他厚度。在其他实施例中，接点蚀刻停止层其垂直部分51在氧化回火制程后，不存在未结合氧的部分。
在此态样中，与栅极间隔物42相邻的一些或全部的接点蚀刻停止层50可由氮化硅转换为氮氧化硅或氧化硅。这会让与栅极间隔物42相邻的氮化硅的接点蚀刻停止层50变薄，或者让与栅极间隔物42相邻的氮化硅的接点蚀刻停止层50完全转换成氮氧化硅或氧化硅。氮化硅的介电常数为约7，氧化硅的介电常数为约3.9，且氮氧化硅的介电常数介于约7至约3.9之间(取决于氧与氮的浓度)。如此一来，可减少与栅极间隔物42相邻的一些或所有介电层的介电常数或厚度。通过减少与栅极间隔物42相邻的一些或所有介电层的介电常数或厚度，亦可降低与栅极间隔物42相邻的介电层相关的装置中的任何寄生电容。降低寄生电容可改善装置操作，比如改善装置的交流电效能。
接着如图10所示，进行化学机械研磨使层间介电物52与栅极间隔物42的上表面彼此齐平。化学机械研磨可采用虚置栅极32作为化学机械研磨停止层，或采用图3所示的遮罩层34(或遮罩层36)作为化学机械研磨停止层。接着可使层间介电物52凹陷，并将遮罩层54填入凹陷中，再进行另一化学机械研磨制程，使遮罩层54的上表面与栅极间隔物40及保留的虚置栅极32的顶端共平面。
如图11所示，形成置换栅极堆迭56，其包含置换栅极介电物58与置换栅极60。置换栅极堆迭56的形成方法包含进行蚀刻步骤以移除图10中的虚置栅极堆迭30并形成凹陷。接着形成置换栅极堆迭56于凹陷中。虚置栅极介电物58可包含界面物层，以及界面层上的高介电常数介电层。界面层可包含氧化物层如氧化硅层，其形成方法可为热氧化个别的半导体鳍状物26、化学氧化制程、或沉积制程。一些例子中的界面层可包含氮化硅层，且一些例子中的界面层可包含一或多层的氧化硅、氮化硅、或另一材料。在本公开一些实施例中，高介电常数介电层的介电常数大于约7.0，且可包含铪、铝、锆、镧、或类似物的金属氧化物或硅酸盐。置换栅极60可包括含金属材料，比如氮化钛、氮化钽、碳化钽、钴、钌、铝、铜、钨、上述的组合、或上述的多层结构。置换栅极堆迭56的形成制程可包含形成额外层状物如阻障层、盖层、功函数层、或其他层状物，且图11并未显示这些额外层状物以求清楚说明。这些额外层状物的材料可包含氮化钛、氮化钽、钨、氮化硅、碳氮氧化硅、或其他材料。
进行化学机械研磨，以移除保留的间隔物层40上多余的部分置换栅极介电物58与置换栅极60。接着可回蚀刻置换栅极堆迭56，再将介电材料62填入回蚀刻所形成的凹陷中。接着进行化学机械研磨以平坦化介电材料62、栅极间隔物42、与层间介电物52的上表面。化学机械研磨可持续至移除图10中的遮罩层54。
如图12与13所示的一些实施例，形成源极与漏极的硅化物区与接点插塞。应理解的是，图12与13所示的实施例仅用以举例，且其他实施例可采用不同制程。不同例子的制程如图14所示，其将说明于下。先移除图11中的层间介电物52，形成图12中的凹陷66。在一些例子中，接点蚀刻停止层50的一些或全部的氧化的接点蚀刻停止层其垂直部分59或氧化的接点蚀刻停止层其水平部分57，将随着层间介电物52一起移除。随着层间介电物52一起移除的接点蚀刻停止层50的氧化的接点蚀刻停止层其垂直部分59(或氧化的接点蚀刻停止层其水平部分57)的移除量，可取决于接点蚀刻停止层50的氧化的接点蚀刻停止层其垂直部分59(或氧化的接点蚀刻停止层其水平部分57)的氧浓度轮廓。上述步骤将露出保留的接点蚀刻停止层50，比如一些或全部的接点蚀刻停止层其垂直部分51、接点蚀刻停止层其水平部分53、氧化的接点蚀刻停止层其垂直部分59、或氧化的接点蚀刻停止层其垂直部分57。保留的接点蚀刻停止层50可用于蚀刻层间介电物52时的蚀刻停止层。接着蚀刻蚀刻停止层50其保留的水平部分，以露出外延区44与外延区44’。一些接点蚀刻停止层其垂直部分51或氧化的接点蚀刻停止层其垂直部分59可保留于栅极间隔物42上，或保留于外延区44与外延区44'上。为清楚说明，第12与13图中仅显示栅极间隔物42上保留的接点蚀刻停止层其垂直部分51。接着硅化外延区44与外延区44’的表面部分，以形成硅化物区68。上述硅化步骤包含顺应性地沉积金属层(如钛、钴、或类似物，未图示)，进行回火使金属层与外延区44及外延区44’反应，再移除未反应的部分金属层。
如图13所示，形成接点插塞70与层间介电物72。在本公开一些实施例中，形成蚀刻停止层71，接着形成层间介电物72以填入凹陷66，再进行化学机械研磨以平坦化层间介电物72。接着形成开口(用以填入接点插塞70)以露出至少一些部分的源极与漏极的硅化物区68。接着将金属化材料如钨填入开口，再进行另一化学机械研磨制程以移除多余的金属化材料，即形成接点插塞70。如此一来，即形成n型鳍状场效晶体管74与p型鳍状场效晶体管74’。在后续制程中，可形成栅极接点插塞(未图示)以电性连接至置换栅极60。
如图14所示的一些实施例，形成接点插塞70。图14所示的制程可取代图12与13所示的制程。在图11所述的化学机械研磨制程后，移除部分的层间介电物52与接点蚀刻停止层50以形成开口(用以填入接点插塞70)。接着形成源极与漏极的硅化物区68于外延区44及44'的表面上。硅化物的形成制程可包含沉积金属层于开口中，并进行回火使金属层与外延区44及44'的露出表面部分反应，以形成硅化物区68。在一些实施例中，移除金属层的未反应部分。在其他实施例中，不移除金属层的未反应部分。接着将导电层如钨填入接点开口中，以形成接点插塞70。进行化学机械研磨以移除多余的金属化材料。在后续制程中，可形成栅极接点插塞(未图示)以电性连接至置换栅极60。
本公开实施例具有一些优点。与栅极间隔物相邻的一些或全部接点蚀刻停止层可转换成较低介电常数的材料。接点蚀刻停止层的转换方法可采用致密化制程与氧化回火制程的组合。在此态样中，可降低装置中的寄生电容，并改善装置效能。特别的是，可改善装置的交流电与高速效能。
在一实施例中，方法包括形成虚置栅极堆迭于基板上；形成间隔物层于虚置栅极堆迭上；形成蚀刻停止层于间隔物层与虚置栅极堆迭上，且蚀刻停止层包含垂直部分与水平部分；在蚀刻停止层上进行致密化制程，其中致密化制程之后的水平部分比垂直部分致密；形成氧化物层于蚀刻停止层上；在氧化层与蚀刻停止层上进行回火制程，其中回火制程后的垂直部分的氧浓度大于水平部分的氧浓度；形成多个源极与漏极区于基板中；移除虚置栅极堆迭以形成开口；以及形成置换栅极堆迭于开口中。在一实施例中，致密化制程为直接等离子体制程，其包含以离子轰击蚀刻停止层。在另一实施例中，离子为氩离子。在另一实施例中，致密化制程与形成蚀刻停止层的制程同时进行。在另一实施例中，氧化物层包含可流动的氧化物。在另一实施例中，回火制程包含蒸汽回火。在另一实施例中，上述方法还包括在进行回火制程后蚀刻蚀刻停止层，且在蚀刻蚀刻停止层之后保留蚀刻停止层的一些垂直部分于间隔物层上。在另一实施例中，蚀刻停止层的形成方法为等离子体增强原子层沉积制程。
在一实施例中，方法包括：形成栅极间隔物于虚置栅极堆迭的侧壁上；形成第一介电层于栅极间隔物及虚置栅极堆迭上，第一介电层包括第一材料，其中第一介电层的第一部分与虚置栅极堆迭相邻，第一介电层的第二部分与栅极间隔物相邻，且第一介电层的第一部分比第二部分致密；形成第二介电层于第一介电层上，第二介电层包含第二材料，且第二材料不同于第一材料；以及进行回火制程，其中回火制程将第一材料的第二部分转换成第二材料的速率，比回火制程将第一材料的第一部分转换成第二材料的速率快。在一实施例中，第一材料为氮化硅，而第二材料为氧化硅。在另一实施例中，回火制程形成第三材料，其组成介于第一材料与第二材料之间，且第三材料包含氮氧化硅。在另一实施例中，回火制程为蒸汽回火制程。在另一实施例中，第一介电层的厚度介于约30nm至约50nm之间。在另一实施例中，第一介电层的形成方法包括等离子体增强原子层沉积制程。在另一实施例中，等离子体增强原子层沉积制程包含采用直接等离子体。在另一实施例中，直接等离子体包含氩离子。
在一实施例中，装置包括：鳍状物，自基板凸起；栅极堆迭，位于鳍状物上；栅极间隔物，位于栅极堆迭的侧壁上；蚀刻停止层，位于栅极间隔物与基板上，其中蚀刻停止层的第一部分与栅极间隔物相邻，蚀刻停止层的第二部分与基板相邻，且蚀刻停止层的第一部分的氧浓度高于第二部分的氧浓度；以及层间介电物位于蚀刻停止层上。在一实施例中，上述蚀刻停止层的第三部分与基板相邻，蚀刻停止层的第四部分与栅极间隔物相邻，且蚀刻停止层的第三部分的密度大于第四部分的密度。在另一实施例中，蚀刻停止层的第五部分与基板相邻，蚀刻停止层的第六部分与栅极间隔物相邻，且蚀刻停止层的第五部分的介电常数大于第六部分的介电常数。在另一实施例中，蚀刻停止层包括氮化硅。
上述实施例的特征有利于本技术领域技术人员理解本公开。本技术领域技术人员应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域技术人员亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或变动。

Claims (1)

1.一种半导体装置的形成方法，包括：
形成一虚置栅极堆迭于一基板上；
形成一间隔物层于该虚置栅极堆迭上；
形成一蚀刻停止层于该间隔物层与该虚置栅极堆迭上，且该蚀刻停止层包含一垂直部分与一水平部分；
在该蚀刻停止层上进行一致密化制程，其中该致密化制程之后的该水平部分比该垂直部分致密；
形成一氧化物层于该蚀刻停止层上；
在该氧化层与该蚀刻停止层上进行一回火制程，其中该回火制程后的该垂直部分的氧浓度大于该水平部分的氧浓度；
形成多个源极与漏极区于该基板中；
移除该虚置栅极堆迭以形成一开口；以及
形成一置换栅极堆迭于该开口中。
CN201710896628.8A 2017-04-27 2017-09-28 半导体装置的形成方法 Pending CN108807159A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762491127P 2017-04-27 2017-04-27
US62/491,127 2017-04-27
US15/667,491 2017-08-02
US15/667,491 US10157997B2 (en) 2017-04-27 2017-08-02 FinFETs and methods of forming the same

Publications (1)

Publication Number Publication Date
CN108807159A true CN108807159A (zh) 2018-11-13

Family

ID=63916840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710896628.8A Pending CN108807159A (zh) 2017-04-27 2017-09-28 半导体装置的形成方法

Country Status (3)

Country Link
US (2) US10157997B2 (zh)
CN (1) CN108807159A (zh)
TW (1) TW201839816A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157997B2 (en) * 2017-04-27 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming the same
US10522680B2 (en) 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet semiconductor device structure with capped source drain structures
US11183423B2 (en) * 2017-11-28 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Liner structure in interlayer dielectric structure for semiconductor devices
US11195934B2 (en) * 2019-08-29 2021-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for bi-layer self-aligned contact
CN113327857B (zh) * 2020-02-28 2023-05-23 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8937369B2 (en) * 2012-10-01 2015-01-20 United Microelectronics Corp. Transistor with non-uniform stress layer with stress concentrated regions
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9577070B2 (en) * 2014-11-26 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10157997B2 (en) * 2017-04-27 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming the same

Also Published As

Publication number Publication date
TW201839816A (zh) 2018-11-01
US20180315830A1 (en) 2018-11-01
US10157997B2 (en) 2018-12-18
US20190140076A1 (en) 2019-05-09
US10510867B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
CN110800113B (zh) 埋入式电力轨道
CN109791932B (zh) 具有漏极选择级隔离结构的三维存储器器件及其制造方法
CN108807159A (zh) 半导体装置的形成方法
CN100568573C (zh) 垂直半导体器件结构及其形成方法
US11575027B2 (en) Dummy dielectric fin design for parasitic capacitance reduction
CN109786250A (zh) 半导体装置的形成方法
CN108735656A (zh) 具有多个接触插塞的装置及其制造方法
CN109427774A (zh) 半导体元件
CN108288604A (zh) 接触插塞及其制造方法
CN106024883B (zh) 半导体装置及其形成方法
CN109585296A (zh) 半导体装置的形成方法
CN110391227A (zh) 半导体装置
CN108122846A (zh) 包括鳍式场效应晶体管的半导体器件及其形成方法
CN109427775A (zh) 集成电路及其形成方法
CN110416081A (zh) Nfet/pfet的源极/漏极区域的选择性凹进
CN108122960A (zh) 半导体装置
CN109585548A (zh) 半导体结构
CN108231889A (zh) 具有垂直结构的2-d材料晶体管
CN110783202A (zh) 半导体结构的制作方法
CN109817717A (zh) 半导体装置
CN109841680A (zh) 半导体装置
KR20080024168A (ko) 나노스케일 채널 트랜지스터용 블록 콘택 구조들
CN106601602B (zh) 用于自对准双重构图的方法及半导体器件的制造方法
CN107230638A (zh) 两步伪栅极形成
CN108807161A (zh) 半导体装置的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181113