JP2001274173A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JP2001274173A JP2001274173A JP2000086843A JP2000086843A JP2001274173A JP 2001274173 A JP2001274173 A JP 2001274173A JP 2000086843 A JP2000086843 A JP 2000086843A JP 2000086843 A JP2000086843 A JP 2000086843A JP 2001274173 A JP2001274173 A JP 2001274173A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- forming
- etching
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 タブルリセス構造を再現性よく形成でき、ま
た、少ないリソグラフィ工程で形成できる化合物半導体
装置の製造方法を提供すること。 【解決手段】 半絶縁性半導体基板１０１上にバッフア
層１０２、チャネル層１０３、コンタクト層１０４を形
成する第１工程と、一部に開口１０７ａを有するレジス
トマスク１０７をコンタクト層１０４上に形成する第２
工程と、レジストマスク１０７の開口１０７ａを通して
等方性エッチングを行い第１リセス構造Ｒ１を形成する
第３工程と、レジストマスク１０７の開口１０７ａを通
して異方性エッチングを行い第２リセス構造Ｒ２を形成
する第４工程とからなっている。
た、少ないリソグラフィ工程で形成できる化合物半導体
装置の製造方法を提供すること。 【解決手段】 半絶縁性半導体基板１０１上にバッフア
層１０２、チャネル層１０３、コンタクト層１０４を形
成する第１工程と、一部に開口１０７ａを有するレジス
トマスク１０７をコンタクト層１０４上に形成する第２
工程と、レジストマスク１０７の開口１０７ａを通して
等方性エッチングを行い第１リセス構造Ｒ１を形成する
第３工程と、レジストマスク１０７の開口１０７ａを通
して異方性エッチングを行い第２リセス構造Ｒ２を形成
する第４工程とからなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、ゲート電極をダブ
ルリセス部に形成した化合物半導体装置の製造方法に関
する。
ルリセス部に形成した化合物半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ＧａＡｓやＩｎＧａＡｓなどの化合物半
導体は、Ｓｉよりも電子の飽和速度が大きい。そのた
め、化合物半導体を動作層とする半導体装置、たとえば
電界効果トランジスタは、マイクロ波帯やミリ波帯の増
幅素子などに用いられている。
導体は、Ｓｉよりも電子の飽和速度が大きい。そのた
め、化合物半導体を動作層とする半導体装置、たとえば
電界効果トランジスタは、マイクロ波帯やミリ波帯の増
幅素子などに用いられている。
【０００３】電界効果トランジスタでは、ソース抵抗を
低減し、ゲート耐圧を改善するためにリセス構造が採用
されている。また、特性をより向上させるために、２段
構造のいわゆるタブルリセス構造も多く用いられてい
る。
低減し、ゲート耐圧を改善するためにリセス構造が採用
されている。また、特性をより向上させるために、２段
構造のいわゆるタブルリセス構造も多く用いられてい
る。
【０００４】ここで、タブルリセス構造を有する従来の
化合物半導体装置の製造方法について、図２の模式的断
面図を参照して説明する。まず、図２（ａ）に示すよう
に、半絶縁性ＧａＡｓ基板２０１上に、アンドープＧａ
Ａｓのバッファ層２０２、ＳｉドープｎＧａＡｓのチャ
ネル層２０３、および、Ｓｉドープｎ+ ＧａＡｓのコン
タクト層２０４を、それぞれエピタキシャル成長により
順次形成する。その後、コンタクト層２０４上に、ソー
ス電極２０５およびドレイン電極２０６を形成する。さ
らに、レジストマスク２０７をコンタクト層２０４上に
形成し、１段目のリセスを設ける領域に開口２０７ａを
形成する。
化合物半導体装置の製造方法について、図２の模式的断
面図を参照して説明する。まず、図２（ａ）に示すよう
に、半絶縁性ＧａＡｓ基板２０１上に、アンドープＧａ
Ａｓのバッファ層２０２、ＳｉドープｎＧａＡｓのチャ
ネル層２０３、および、Ｓｉドープｎ+ ＧａＡｓのコン
タクト層２０４を、それぞれエピタキシャル成長により
順次形成する。その後、コンタクト層２０４上に、ソー
ス電極２０５およびドレイン電極２０６を形成する。さ
らに、レジストマスク２０７をコンタクト層２０４上に
形成し、１段目のリセスを設ける領域に開口２０７ａを
形成する。
【０００５】次に、上記工程を経た基板２０１を反応性
イオンエッチング装置内に導入し、ハロゲンガスとフロ
ンガスとの混合ガスからなるエッチングガスを用い、レ
ジストマスク２０７をマスクとして、図２（ｂ）に示す
ように、コンタクト層２０４の所望部分をエッチング
し、第１のリセス構造Ｒ１を形成する。
イオンエッチング装置内に導入し、ハロゲンガスとフロ
ンガスとの混合ガスからなるエッチングガスを用い、レ
ジストマスク２０７をマスクとして、図２（ｂ）に示す
ように、コンタクト層２０４の所望部分をエッチング
し、第１のリセス構造Ｒ１を形成する。
【０００６】次に、レジストマスク２０７を除去し、図
２（ｃ）に示すように、チャネル層２０３上にレジスト
マスク２０８を設け、２段目のリセスを設ける領域に開
口２０８ａを設ける。その後、レジストマスク２０８を
マスクにしてエッチングを行い、２段目のリセス構造Ｒ
２を形成する。
２（ｃ）に示すように、チャネル層２０３上にレジスト
マスク２０８を設け、２段目のリセスを設ける領域に開
口２０８ａを設ける。その後、レジストマスク２０８を
マスクにしてエッチングを行い、２段目のリセス構造Ｒ
２を形成する。
【０００７】次に、図２（ｄ）に示すように、レジスト
マスク２０８を除去し、チャネル層２０３とショットキ
ー特性を有する金属材料を、蒸着およびリフトオフ法を
用い、ゲート電極２０９を２段目のリセス構造Ｒ２部分
に形成する。
マスク２０８を除去し、チャネル層２０３とショットキ
ー特性を有する金属材料を、蒸着およびリフトオフ法を
用い、ゲート電極２０９を２段目のリセス構造Ｒ２部分
に形成する。
【０００８】
【発明が解決しようとする課題】従来の化合物半導体装
置たとえば電界効果トランジスタの場合、タブルリセス
構造を採用することにより、ソース抵抗を低減し、同時
に、ゲート耐圧を改善できる。しかし、これらの特性は
リセスの形状や寸法に大きく依存する。
置たとえば電界効果トランジスタの場合、タブルリセス
構造を採用することにより、ソース抵抗を低減し、同時
に、ゲート耐圧を改善できる。しかし、これらの特性は
リセスの形状や寸法に大きく依存する。
【０００９】従来の化合物半導体装置の製造方法による
と、１段目および２段目のリセス構造の深さや幅をそれ
ぞれ独立に精度よく形成できる。しかし、１段目のリセ
スを形成するレジストマスクと２段目のリセスを形成す
るレジストマスクとの位置合わせ精度の確保が難しく、
１段目と２段目の２つのリセスの位置関係を再現性よく
形成するのが困難になっている。たとえば、１段目のリ
セス幅と２段目のリセス幅が近い値の低雑音素子などの
場合、１段目と２段目のリセスの位置関係のずれが歩留
まりを低下させる要因になっている。
と、１段目および２段目のリセス構造の深さや幅をそれ
ぞれ独立に精度よく形成できる。しかし、１段目のリセ
スを形成するレジストマスクと２段目のリセスを形成す
るレジストマスクとの位置合わせ精度の確保が難しく、
１段目と２段目の２つのリセスの位置関係を再現性よく
形成するのが困難になっている。たとえば、１段目のリ
セス幅と２段目のリセス幅が近い値の低雑音素子などの
場合、１段目と２段目のリセスの位置関係のずれが歩留
まりを低下させる要因になっている。
【００１０】また、従来の化合物半導体装置の製造方法
の場合、リセス構造の段数が増加すると、その分、マス
ク作成のためのリソグラフィ工程が増加し、工程が複雑
化する。
の場合、リセス構造の段数が増加すると、その分、マス
ク作成のためのリソグラフィ工程が増加し、工程が複雑
化する。
【００１１】本発明は、上記した欠点を解決するもの
で、タブルリセス構造を再現性よく形成でき、また、少
ないリソグラフィ工程で形成できる化合物半導体装置の
製造方法を提供することを目的とする。
で、タブルリセス構造を再現性よく形成でき、また、少
ないリソグラフィ工程で形成できる化合物半導体装置の
製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の化合物半導体装
置の製造方法は、半絶縁性半導体基板上に半導体層を形
成する第１工程と、一部に開口を有するマスクを前記半
導体基板上の前記半導体層上に形成する第２工程と、前
記マスクの前記開口を通して等方性エッチングを行い第
１リセスを形成する第３工程と、前記マスクの前記開口
を通して異方性エッチングを行い第２リセスを形成する
第４工程とからなっている。
置の製造方法は、半絶縁性半導体基板上に半導体層を形
成する第１工程と、一部に開口を有するマスクを前記半
導体基板上の前記半導体層上に形成する第２工程と、前
記マスクの前記開口を通して等方性エッチングを行い第
１リセスを形成する第３工程と、前記マスクの前記開口
を通して異方性エッチングを行い第２リセスを形成する
第４工程とからなっている。
【００１３】
【発明の実施の形態】本発明の実施形態について、電界
効果トランジスタを例にとりその製造工程を示した図１
の模式的断面図を参照して説明する。まず、図１（ａ）
に示すように、半絶縁性ＧａＡｓ基板１０１上に、アン
ドープＧａＡｓのバッファ層１０２、ＳｉドープｎＧａ
Ａｓのチャネル層１０３、および、Ｓｉドープｎ+ Ｇａ
Ａｓのコンタクト層１０４を、それぞれエピタキシャル
成長により順次形成する。その後、コンタクト層１０４
上に、ソース電極１０５とドレイン電極１０６を形成す
る。さらに、コンタクト層１０４上にレジストマスク１
０７を設け、２段目のリセスを開口する領域に開口１０
７ａを形成する。
効果トランジスタを例にとりその製造工程を示した図１
の模式的断面図を参照して説明する。まず、図１（ａ）
に示すように、半絶縁性ＧａＡｓ基板１０１上に、アン
ドープＧａＡｓのバッファ層１０２、ＳｉドープｎＧａ
Ａｓのチャネル層１０３、および、Ｓｉドープｎ+ Ｇａ
Ａｓのコンタクト層１０４を、それぞれエピタキシャル
成長により順次形成する。その後、コンタクト層１０４
上に、ソース電極１０５とドレイン電極１０６を形成す
る。さらに、コンタクト層１０４上にレジストマスク１
０７を設け、２段目のリセスを開口する領域に開口１０
７ａを形成する。
【００１４】上記の工程において、チャネル層１０３と
コンタクト層１０４の間に、たとえば後述するようなエ
ッチングストッパ層が必要に応じて設けられる。
コンタクト層１０４の間に、たとえば後述するようなエ
ッチングストッパ層が必要に応じて設けられる。
【００１５】次に、上記工程を経た基板１０１を反応性
イオンエッチング装置に導入し、ハロゲンガスとフロン
ガスとの混合ガスからなるエッチングガスを用い、レジ
ストマスク１０７をマスクとして、コンタクト層１０４
の所望の部分を等方性エッチングして、図１（ｂ）に示
すように第１のリセス構造Ｒ１を形成する。
イオンエッチング装置に導入し、ハロゲンガスとフロン
ガスとの混合ガスからなるエッチングガスを用い、レジ
ストマスク１０７をマスクとして、コンタクト層１０４
の所望の部分を等方性エッチングして、図１（ｂ）に示
すように第１のリセス構造Ｒ１を形成する。
【００１６】この場合のエッチング条件は、たとえば、
ＳＦ6 ＝１０ｓｃｃｍ、ＳｉＣｌ4＝２０ｓｃｃｍ、圧
力３Ｐａ、高周波出力８０Ｗ（１３．５６ＭＨｚ）、基
板温度２０℃である。このエッチング条件の場合、Ｇａ
Ａｓは等方的にエッチングされ、エッチング時間に比例
してサイドエッチングが進み、所望のリセス幅が得られ
る。横方向のエッチング量と縦方向のエッチング量は、
ガス組成やエッチング圧力、温度などを調整し、所望の
条件に設定される。
ＳＦ6 ＝１０ｓｃｃｍ、ＳｉＣｌ4＝２０ｓｃｃｍ、圧
力３Ｐａ、高周波出力８０Ｗ（１３．５６ＭＨｚ）、基
板温度２０℃である。このエッチング条件の場合、Ｇａ
Ａｓは等方的にエッチングされ、エッチング時間に比例
してサイドエッチングが進み、所望のリセス幅が得られ
る。横方向のエッチング量と縦方向のエッチング量は、
ガス組成やエッチング圧力、温度などを調整し、所望の
条件に設定される。
【００１７】なお、コンタクト層１０４の所望の部分を
等方性エッチングする場合、チャネル層１０３とコンタ
クト層１０４との間に、エッチングストッパ層として、
たとえばＡｌを構成元素として含む結晶層を挿入してお
けば、縦方向のエッチング量はコンタクト層１０４の厚
さで制御される。また、横方向はオーバーエッチング量
によって制御される。このため、高精度のリセス形状が
作成される。
等方性エッチングする場合、チャネル層１０３とコンタ
クト層１０４との間に、エッチングストッパ層として、
たとえばＡｌを構成元素として含む結晶層を挿入してお
けば、縦方向のエッチング量はコンタクト層１０４の厚
さで制御される。また、横方向はオーバーエッチング量
によって制御される。このため、高精度のリセス形状が
作成される。
【００１８】次に、図１（ｃ）に示すように、酸素プラ
ズマを導入して、第１のリセス構造Ｒ１の表面に存在す
る反応生成物を酸化し、保護膜層１０８を形成する。こ
の場合の条件は、たとえば、Ｏ2 ＝５０ｓｃｃｍ、圧力
１０Ｐａ、高周波出力５０Ｗ（１３．５６ＭＨｚ）、基
板温度２０℃である。
ズマを導入して、第１のリセス構造Ｒ１の表面に存在す
る反応生成物を酸化し、保護膜層１０８を形成する。こ
の場合の条件は、たとえば、Ｏ2 ＝５０ｓｃｃｍ、圧力
１０Ｐａ、高周波出力５０Ｗ（１３．５６ＭＨｚ）、基
板温度２０℃である。
【００１９】上記条件の場合、ＧａやＡｓの酸化物だけ
でなく、Ｓｉを構成元素として含んだ酸化物が生成され
る。このため、ハロゲンガスを用いたエッチングを効果
的に抑止できる。
でなく、Ｓｉを構成元素として含んだ酸化物が生成され
る。このため、ハロゲンガスを用いたエッチングを効果
的に抑止できる。
【００２０】次に、再び、ハロゲンガスとフロンガスと
の混合ガスからなるエッチングガスで、レジストマスク
１０７をマスクとして、コンタクト層１０４の所望の部
分を異方性エッチングして、図１（ｄ）に示すように、
第２のリセス構造Ｒ２を形成する。
の混合ガスからなるエッチングガスで、レジストマスク
１０７をマスクとして、コンタクト層１０４の所望の部
分を異方性エッチングして、図１（ｄ）に示すように、
第２のリセス構造Ｒ２を形成する。
【００２１】この場合のエッチング条件は、たとえば、
ＳＦ6 ＝５ｓｃｃｍ、ＳｉＣｌ4 ＝２５ｓｃｃｍ、圧力
０．５Ｐａ、高周波出力１２０Ｗ（１３．５６ＭＨ
ｚ）、基板温度０℃である。このエッチング条件の場
合、ＧａＡｓは異方性エッチングされるため、レジスト
マスク１０７の開口で決まる開口幅でエッチングが進行
する。
ＳＦ6 ＝５ｓｃｃｍ、ＳｉＣｌ4 ＝２５ｓｃｃｍ、圧力
０．５Ｐａ、高周波出力１２０Ｗ（１３．５６ＭＨ
ｚ）、基板温度０℃である。このエッチング条件の場
合、ＧａＡｓは異方性エッチングされるため、レジスト
マスク１０７の開口で決まる開口幅でエッチングが進行
する。
【００２２】エッチングを行うハロゲンガスである塩素
は科学的な等方性エッチング傾向が強く、１段目のリセ
ス構造Ｒ１の全面にエッチングガスが回り込んでしま
う。しかし、リセス構造Ｒ１の表面に保護膜層１０８が
存在するため、エッチングは効果的に抑止される。一
方、レジストマスク１０７の開口部と対向する領域はス
パッタ性のイオンにさらされる。そのため、保護膜１０
８が除去され、矢印Ｙ方向のエッチングのみが進行す
る。この場合、異方性のきわめて強い条件を用いて回り
込みを抑制する方法を用いれば、保護膜１０８がなくと
も異方性エッチングが可能となる。しかし、このような
エッチング条件はスパッタ性が強く、結晶に損傷を与
え、キャリアの補償や移動度の低下などを生じ、好まし
くない。
は科学的な等方性エッチング傾向が強く、１段目のリセ
ス構造Ｒ１の全面にエッチングガスが回り込んでしま
う。しかし、リセス構造Ｒ１の表面に保護膜層１０８が
存在するため、エッチングは効果的に抑止される。一
方、レジストマスク１０７の開口部と対向する領域はス
パッタ性のイオンにさらされる。そのため、保護膜１０
８が除去され、矢印Ｙ方向のエッチングのみが進行す
る。この場合、異方性のきわめて強い条件を用いて回り
込みを抑制する方法を用いれば、保護膜１０８がなくと
も異方性エッチングが可能となる。しかし、このような
エッチング条件はスパッタ性が強く、結晶に損傷を与
え、キャリアの補償や移動度の低下などを生じ、好まし
くない。
【００２３】次に、緩衝フッ酸を用いて、第１のリセス
構造Ｒ１に残っている保護膜１０８を除去し、チャネル
層１０３とショットキー特性を有する金属材料を蒸着と
リフトオフ法を用いて形成し、図１（ｅ）に示すよう
に、ゲート電極１０９を２段目のリセス構造Ｒ２部分に
形成する。
構造Ｒ１に残っている保護膜１０８を除去し、チャネル
層１０３とショットキー特性を有する金属材料を蒸着と
リフトオフ法を用いて形成し、図１（ｅ）に示すよう
に、ゲート電極１０９を２段目のリセス構造Ｒ２部分に
形成する。
【００２４】上記の方法によれば、１つのマスクを利用
してタブルリセスを形成できる。このため、リセスごと
のマスク合わせが不要となり、１段目と２段目のリセス
構造に位置ずれが発生しない。また、各リセス構造は、
それぞれのエッチング工程で独立に制御できる。したが
って、マスクが１枚であっても制御性が低下することは
ない。
してタブルリセスを形成できる。このため、リセスごと
のマスク合わせが不要となり、１段目と２段目のリセス
構造に位置ずれが発生しない。また、各リセス構造は、
それぞれのエッチング工程で独立に制御できる。したが
って、マスクが１枚であっても制御性が低下することは
ない。
【００２５】上記の実施形態では、エッチングガスとし
てＳｉＣｌ4 を用いる場合で説明している。しかし、Ｂ
Ｃｌ3 を用いても同様の効果が得られる。また、保護膜
を形成する場合に酸素を用いているが、窒素を用いるこ
ともできる。窒素を用いた場合、より強固な保護膜が形
成され、第２のリセスを作成する際のエッチング抑止に
対してより大きい効果が得られる。
てＳｉＣｌ4 を用いる場合で説明している。しかし、Ｂ
Ｃｌ3 を用いても同様の効果が得られる。また、保護膜
を形成する場合に酸素を用いているが、窒素を用いるこ
ともできる。窒素を用いた場合、より強固な保護膜が形
成され、第２のリセスを作成する際のエッチング抑止に
対してより大きい効果が得られる。
【００２６】上記したように、本発明の化合物半導体装
置の製造方法によれば、１つのマスクでタブルリセス構
造を作成できる。そのため、マスクの合わせ精度による
影響がなくなる。また、第１のリセスの表面に保護膜層
を形成した構造の場合、第２のリセスをエッチングする
際に、科学的な等方性エッチング傾向の強い塩素ガスの
回り込みがあっても、開口部と対向する領域以外へのエ
ッチングの進行を抑制できる。また、リソグラフィ工程
が減り、工数が低減する。
置の製造方法によれば、１つのマスクでタブルリセス構
造を作成できる。そのため、マスクの合わせ精度による
影響がなくなる。また、第１のリセスの表面に保護膜層
を形成した構造の場合、第２のリセスをエッチングする
際に、科学的な等方性エッチング傾向の強い塩素ガスの
回り込みがあっても、開口部と対向する領域以外へのエ
ッチングの進行を抑制できる。また、リソグラフィ工程
が減り、工数が低減する。
【００２７】
【発明の効果】本発明によれば、ソース抵抗が減少し、
ゲート耐圧が向上するタブルリセス構造を、より少ない
リソグラフィ工程で、かつ、再現性よく形成できる化合
物半導体装置の製造方法を実現できる。
ゲート耐圧が向上するタブルリセス構造を、より少ない
リソグラフィ工程で、かつ、再現性よく形成できる化合
物半導体装置の製造方法を実現できる。
【図１】本発明の実施形態を説明するための工程を示す
断面図である。
断面図である。
【図２】従来例を説明するための工程を示す断面図であ
る。
る。
１０１…半絶縁性ＧａＡｓ基板 １０２…アンドープＧａＡｓのバッフア層 １０３…ＳｉドープｎＧａＡｓのチャネル層 １０４…Ｓｉドープｎ+ ＧａＡｓのコンタクト層 １０５…ソース電極 １０６…ドレイン電極 １０７…レジストマスク １０８…保護膜層 １０９…ゲート電極 Ｒ１…第１リセス構造 Ｒ２…第２リセス構造
Claims (7)
- 【請求項１】 半絶縁性半導体基板上に半導体層を形成
する第１工程と、一部に開口を有するマスクを前記半導
体基板上の前記半導体層上に形成する第２工程と、前記
マスクの前記開口を通して等方性エッチングを行い第１
リセスを形成する第３工程と、前記マスクの前記開口を
通して異方性エッチングを行い第２リセスを形成する第
４工程とからなる化合物半導体装置の製造方法。 - 【請求項２】 半絶縁性半導体基板上に、第１リセスが
形成される第１半導体層および前記第１リセスよりも深
い第２リセスが形成される第２半導体層、前記第１半導
体層と前記第２半導体層間に位置するエッチングストッ
パ層をそれぞれ形成する第１工程と、一部に開口を有す
るマスクを前記第１半導体層上に形成する第２工程と、
前記マスクの前記開口を通して等方性エッチングを行
い、前記第１半導体層に第１リセスを形成する第３工程
と、前記マスクの前記開口を通して異方性エッチングを
行い、前記第２半導体層に第２リセスを形成する第４工
程とからなる化合物半導体装置の製造方法。 - 【請求項３】 エッチングストッパ層がＡｌを構成元素
として含む結晶層である請求項２記載の化合物半導体装
置の製造方法。 - 【請求項４】 半導体層が少なくともＧａおよびＡｓを
含む請求項１または請求項２記載の化合物半導体装置の
製造方法。 - 【請求項５】 第３工程と第４工程との間に、第１リセ
スの表面に保護膜層を形成する工程を設けた請求項１ま
たは請求項２記載の化合物半導体装置の製造方法。 - 【請求項６】 保護膜層の形成を、少なくとも酸素もし
くは窒素を構成元素として含むプラズマで行う請求項５
記載の化合物半導体装置の製造方法。 - 【請求項７】 等方性エッチングおよび異方性エッチン
グを、少なくともＳｉＣｌ4 またはＢＣｌ3 を含むハロ
ゲンガスおよびフロンガスとからなるエッチングガスで
行う請求項１または請求項２記載の化合物半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086843A JP2001274173A (ja) | 2000-03-27 | 2000-03-27 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086843A JP2001274173A (ja) | 2000-03-27 | 2000-03-27 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274173A true JP2001274173A (ja) | 2001-10-05 |
Family
ID=18602945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086843A Pending JP2001274173A (ja) | 2000-03-27 | 2000-03-27 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170041692A (ko) * | 2014-08-13 | 2017-04-17 | 인텔 코포레이션 | 자기 정렬 게이트 최종 ⅲ-n 트랜지스터 |
-
2000
- 2000-03-27 JP JP2000086843A patent/JP2001274173A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170041692A (ko) * | 2014-08-13 | 2017-04-17 | 인텔 코포레이션 | 자기 정렬 게이트 최종 ⅲ-n 트랜지스터 |
| CN107078157A (zh) * | 2014-08-13 | 2017-08-18 | 英特尔公司 | 自对准栅极后制iii‑n晶体管 |
| JP2017527988A (ja) * | 2014-08-13 | 2017-09-21 | インテル・コーポレーション | 自己整合ゲートラストｉｉｉ−ｎトランジスタ |
| KR102257570B1 (ko) * | 2014-08-13 | 2021-05-31 | 인텔 코포레이션 | 자기 정렬 게이트 최종 ⅲ-n 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8586462B2 (en) | Method of manufacturing a field-effect transistor | |
| US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| US7445975B2 (en) | Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure | |
| TW202025258A (zh) | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 | |
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| JP2001274173A (ja) | 化合物半導体装置の製造方法 | |
| JP2002093819A (ja) | 半導体装置及びその製造方法 | |
| JP2790104B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JPH04274332A (ja) | 半導体装置の製造方法 | |
| JPH08330331A (ja) | 半導体集積回路装置の製造方法 | |
| JP2591436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3470023B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JPH09321060A (ja) | 電界効果トランジスタとその製造方法 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| JP2001217258A (ja) | 半導体装置及びその製造方法 | |
| JP2550495B2 (ja) | 半導体装置の製造方法 | |
| JPH0595004A (ja) | 電界効果トランジスタの製造方法 | |
| JPH11260832A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05326564A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH01251667A (ja) | 電界効果トランジスタの製造方法 |