JPS628573A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS628573A JPS628573A JP14735185A JP14735185A JPS628573A JP S628573 A JPS628573 A JP S628573A JP 14735185 A JP14735185 A JP 14735185A JP 14735185 A JP14735185 A JP 14735185A JP S628573 A JPS628573 A JP S628573A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate
- aluminum
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ゲート電極の側面に、マイクロ波励起酸素プラズマで酸
化した酸化アルミニウム絶縁薄膜を設け、その絶縁薄膜
を介してソース電極を設けた半導体装置の構造とその製
造方法である。
化した酸化アルミニウム絶縁薄膜を設け、その絶縁薄膜
を介してソース電極を設けた半導体装置の構造とその製
造方法である。
［産業上の利用分野］
本発明は半導体装置とその製造方法のうち、特に、Ｍ
Ｅ Ｓ Ｆ Ｅ Ｔ （ＭＥｔａｌ Ｓｅｍ１ｃｏｎｄ
ｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓ
ｔｏｒ）とその製法に関する。
Ｅ Ｓ Ｆ Ｅ Ｔ （ＭＥｔａｌ Ｓｅｍ１ｃｏｎｄ
ｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓ
ｔｏｒ）とその製法に関する。
化合物半導体からなる半導体装置は、シリコン半導体装
置と異なり、その半導体酸化膜の良質のものが得られな
いため、その性能の向上が極めて難しく、その改善が要
望されている。
置と異なり、その半導体酸化膜の良質のものが得られな
いため、その性能の向上が極めて難しく、その改善が要
望されている。
［従来の技術と発明が解決しようとする問題点］第５図
は従来のショットキーバリヤ接合したゲートを有するＧ
ａＡｓＭ Ｅ Ｓ Ｆ Ｅ Ｔの断面図を示しており、
１は５Ｉ−ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）。
は従来のショットキーバリヤ接合したゲートを有するＧ
ａＡｓＭ Ｅ Ｓ Ｆ Ｅ Ｔの断面図を示しており、
１は５Ｉ−ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）。
２はｎ−ＧａＡｓ層からなる動作層、３はｎ” −Ｇａ
Ａｓ領域、５はタングステンシリサイドゲート ６はソ
ース、ドレイン電極（ＡｕＧｅ／Ａｕ電極）である。
Ａｓ領域、５はタングステンシリサイドゲート ６はソ
ース、ドレイン電極（ＡｕＧｅ／Ａｕ電極）である。
ゲート５と動作層２との間にショットキーバリヤが存在
しており、その部分の空乏層の消長がトランジスタ動作
と関係し、又、ｎ” −ＧａＡｓｔＪ域３はオーミック
コンタクトを良くして、ソース抵抗を減少させる目的で
設けられている。
しており、その部分の空乏層の消長がトランジスタ動作
と関係し、又、ｎ” −ＧａＡｓｔＪ域３はオーミック
コンタクトを良くして、ソース抵抗を減少させる目的で
設けられている。
ところが、ｎ＋ にａＡｓ８１（域３を設けようとす
ると、不純物イオンを注入した後、更に高温アニールし
てイオンの活性化が必要である。しかし、そのような高
温処理は基板自体の結晶分解を誘起したり、また、基板
にストレスを与えたり、ゲート電極材料が限定される欠
点がある。
ると、不純物イオンを注入した後、更に高温アニールし
てイオンの活性化が必要である。しかし、そのような高
温処理は基板自体の結晶分解を誘起したり、また、基板
にストレスを与えたり、ゲート電極材料が限定される欠
点がある。
本発明は、このような問題点を除去して、ゲート電極と
ソース電極間を良好に絶縁し、且つ、ゲート抵抗を低減
して性能の良いＭＥＳＦＥＴを得る構造とその製法を提
案するものである。
ソース電極間を良好に絶縁し、且つ、ゲート抵抗を低減
して性能の良いＭＥＳＦＥＴを得る構造とその製法を提
案するものである。
［問題点を解決するための手段］
その目的は、基板上にゲート電極、ソース電極およびド
レイン電極を存し、該ゲート電極側面であって該ソース
電極の間にマイクロ波励起プラズマ酸化で形成された酸
化アルミニウム薄膜が介在されている半導体装置によっ
て達成される。
レイン電極を存し、該ゲート電極側面であって該ソース
電極の間にマイクロ波励起プラズマ酸化で形成された酸
化アルミニウム薄膜が介在されている半導体装置によっ
て達成される。
それを製造する場合、半導体基板上に少なくとも表面が
アルミニウムからなるゲート電極形成し、該ゲート電極
表面を、マイクロ波励起した酸°素プラズマで酸化処理
して、酸化アルミニウム薄膜を形成し、前記基板および
ゲート電極上にソース電極およびドレイン電極となる金
属を被着した後、該金属を部分的にエツチング除去して
ソース電極およびドレイン電極を形成する工程が含まれ
ている製造方法を用いる。
アルミニウムからなるゲート電極形成し、該ゲート電極
表面を、マイクロ波励起した酸°素プラズマで酸化処理
して、酸化アルミニウム薄膜を形成し、前記基板および
ゲート電極上にソース電極およびドレイン電極となる金
属を被着した後、該金属を部分的にエツチング除去して
ソース電極およびドレイン電極を形成する工程が含まれ
ている製造方法を用いる。
［作用］
即ち、マイクロ波励起酸素プラズマによって、ゲート電
極表面のアルミニウムを酸化し、その酸化膜によって、
ゲートをソースと隔離したＭＥＳＦＥＴの構造にする。
極表面のアルミニウムを酸化し、その酸化膜によって、
ゲートをソースと隔離したＭＥＳＦＥＴの構造にする。
そうすれば、絶縁性の良い良質の薄い酸化膜で隔離され
、特にｎ” −ＧａＡｓ基板域を設けなくても、ゲート
とソース、ドレイン電極との間隔が狭くなって、ソース
抵抗が減少し、ＦＥＴの性能は向上する。
、特にｎ” −ＧａＡｓ基板域を設けなくても、ゲート
とソース、ドレイン電極との間隔が狭くなって、ソース
抵抗が減少し、ＦＥＴの性能は向上する。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ
Ｔの断面図を示しており、７はアルミニウムゲート、１
７はマイクロ波励起酸素プラズマにより酸化した酸化ア
ルミニウム（Ａｌ１０ａ）膜で、その他は第５図と同じ
部材に同じ記号が付しである。また、ｎ＋−ＧａＡｓ層
からなる高濃度領域は設けていない。
Ｔの断面図を示しており、７はアルミニウムゲート、１
７はマイクロ波励起酸素プラズマにより酸化した酸化ア
ルミニウム（Ａｌ１０ａ）膜で、その他は第５図と同じ
部材に同じ記号が付しである。また、ｎ＋−ＧａＡｓ層
からなる高濃度領域は設けていない。
且つ、このＡｌ１ ｏ、膜１７は陽極酸化などにより形
成されたものより緻密となり、２０００人程度０薄い膜
厚でも良好な絶縁性が得られる。そのため、ゲートとソ
ース電極との間隔が狭くなって、ソース抵抗が減少し、
ｎ” −ＧａＡｓ基板域が必ずしも必要ではなくなる。
成されたものより緻密となり、２０００人程度０薄い膜
厚でも良好な絶縁性が得られる。そのため、ゲートとソ
ース電極との間隔が狭くなって、ソース抵抗が減少し、
ｎ” −ＧａＡｓ基板域が必ずしも必要ではなくなる。
更に、マイクロ波プラズマ酸化は低温度プロセスであり
、上記のように高濃度層のイオン注入が不要になると、
高温アニールがなくなって、そのため、基板に悪影響を
与えることもなく、高性能なＭＥＳＦＥＴが得られる。
、上記のように高濃度層のイオン注入が不要になると、
高温アニールがなくなって、そのため、基板に悪影響を
与えることもなく、高性能なＭＥＳＦＥＴが得られる。
第２図（ａ） 〜（ＰＩ）は本発明にかかるＭＥＳＦＥ
Ｔ（７）形成工程順断面図を示している。まず、第２図
（ａ）に示すように、５Ｉ−ＧａＡｓ基板１の上に、例
えば、Ｓｔを５Ｘ１０／ｃｄ程度ドーピングしたｎ −
ＧａＡｓ層２が設けられており、その上にアルミニウム
膜を蒸着法で被着し、これをパターンニングしてアルミ
ニウムゲート７を形成する。
Ｔ（７）形成工程順断面図を示している。まず、第２図
（ａ）に示すように、５Ｉ−ＧａＡｓ基板１の上に、例
えば、Ｓｔを５Ｘ１０／ｃｄ程度ドーピングしたｎ −
ＧａＡｓ層２が設けられており、その上にアルミニウム
膜を蒸着法で被着し、これをパターンニングしてアルミ
ニウムゲート７を形成する。
次いで、第２図（ｂ）に示すように、マイクロ波励起の
酸素によるプラズマ酸化法によって、アルミニウムゲー
ト７面を含む全表面を酸化する。そうすると、ゲート表
面には、例えば、厚さ２０００人程度０薄１２ ｏ３膜
１７が生成され、基板面にはＧａＯｘ Ａｓｈｙ膜１１
が生成される。次いで、同図（Ｃ１に示すように、弱酸
性溶液でエツチングして、ＧａＯｘ Ａｓｈｙ膜１１を
除去する。
酸素によるプラズマ酸化法によって、アルミニウムゲー
ト７面を含む全表面を酸化する。そうすると、ゲート表
面には、例えば、厚さ２０００人程度０薄１２ ｏ３膜
１７が生成され、基板面にはＧａＯｘ Ａｓｈｙ膜１１
が生成される。次いで、同図（Ｃ１に示すように、弱酸
性溶液でエツチングして、ＧａＯｘ Ａｓｈｙ膜１１を
除去する。
次いで、第２図（ｄ）に示すように、全面にオーミック
接触用金属、例えば、ＡｕＧｅ／Ａｕからなる電極６を
被着し、その上にレジスト膜８を塗布する。
接触用金属、例えば、ＡｕＧｅ／Ａｕからなる電極６を
被着し、その上にレジスト膜８を塗布する。
レジスト膜８は粘性溶液であるから、全面が平坦化され
る。次いで、これをイオンミリング法、またはりアクテ
ィブイオンエツチング法で表面からエツチングすると、
第２図（ｅ）に示すように、全面が同時にエツチングさ
れ、アルミニウムゲート７を露出させことができる。次
いで、残りのレジスト膜８を溶解除去する。ここで、電
極６を所定の形状にパターンニングしてソース電極およ
びドレイン電極にすることで、第１図の構造に作成され
る。
る。次いで、これをイオンミリング法、またはりアクテ
ィブイオンエツチング法で表面からエツチングすると、
第２図（ｅ）に示すように、全面が同時にエツチングさ
れ、アルミニウムゲート７を露出させことができる。次
いで、残りのレジスト膜８を溶解除去する。ここで、電
極６を所定の形状にパターンニングしてソース電極およ
びドレイン電極にすることで、第１図の構造に作成され
る。
第３図は第２図Ｃｂ）に示す工程で適用するマイクロ波
プラズマ酸化装置の概要図を図示しており、３１は試料
、３２はマグネトロン、３３はマグネトロンのチュウニ
ング部、３４は酸素流入口、３５は石英製の反応室、３
６は真空排気口で、このような装置に収容し、酸素をマ
イクロ波（２〜３Ｇ［（Ｚ）励起してプラズマ化し、表
面を酸化する。そうすると、良質のＡｌ２Ｏ３膜１７が
生成される。
プラズマ酸化装置の概要図を図示しており、３１は試料
、３２はマグネトロン、３３はマグネトロンのチュウニ
ング部、３４は酸素流入口、３５は石英製の反応室、３
６は真空排気口で、このような装置に収容し、酸素をマ
イクロ波（２〜３Ｇ［（Ｚ）励起してプラズマ化し、表
面を酸化する。そうすると、良質のＡｌ２Ｏ３膜１７が
生成される。
また、第４図（ａｌ〜Ｔｄ）は本発明にかかるＭＥＳＦ
ＥＴの他の形成工程順断面図を示している。第４図［ａ
）に示すように、第２図（ａ）と同じ（，５ｌ−ＧａＡ
ｓ基板１の上にｎ−ＧａＡｓ層゛２層設２られており、
その上にアルミニウム膜を蒸着法で被着し、これをパタ
ーンニングしてアルミニウムゲート７を形成する。
ＥＴの他の形成工程順断面図を示している。第４図［ａ
）に示すように、第２図（ａ）と同じ（，５ｌ−ＧａＡ
ｓ基板１の上にｎ−ＧａＡｓ層゛２層設２られており、
その上にアルミニウム膜を蒸着法で被着し、これをパタ
ーンニングしてアルミニウムゲート７を形成する。
次いで、第４図（ｂ）に示すように、全面に膜厚２００
０人程度Ｏ７ルミニウム膜９を蒸着した後、同図（Ｃ）
に示すように、マイクロ波励起の酸素によるプラズマ酸
化法によって、アルミニウム膜９を酸化し、へ１２０３
膜１７を形成する。
０人程度Ｏ７ルミニウム膜９を蒸着した後、同図（Ｃ）
に示すように、マイクロ波励起の酸素によるプラズマ酸
化法によって、アルミニウム膜９を酸化し、へ１２０３
膜１７を形成する。
次いで、第４図（ｄ）に示すように、方向性あるリアク
ティブイオンエツチング法でＡｌ２Ｏ，膜１７をエツチ
ングして、アルミニウムゲート７の側面にのみ膜厚の薄
いａｔ２Ｏ，膜１７を残存させる。次いで、ソース、ド
レイン電極６を被着し、第２図と同様にパターンニング
すると、第１図の構造のＦＥＴが完成される。尚、この
例ではゲート電極７はアルミニウム以外の材料を用いる
こともできる。
ティブイオンエツチング法でＡｌ２Ｏ，膜１７をエツチ
ングして、アルミニウムゲート７の側面にのみ膜厚の薄
いａｔ２Ｏ，膜１７を残存させる。次いで、ソース、ド
レイン電極６を被着し、第２図と同様にパターンニング
すると、第１図の構造のＦＥＴが完成される。尚、この
例ではゲート電極７はアルミニウム以外の材料を用いる
こともできる。
このようにして、絶縁性の良好なＡｌ１０ａ Ｉ！’１
７がゲート電極とソース電極間に薄く形成するので、ソ
ース抵抗が小さく、高濃度なｎ＋−ＧａＡｓ領域が不要
の半導体装置が得られる。
７がゲート電極とソース電極間に薄く形成するので、ソ
ース抵抗が小さく、高濃度なｎ＋−ＧａＡｓ領域が不要
の半導体装置が得られる。
［発明の効果］
以上の説明から明らかなように、本発明によれば高性能
なＭＥＳＦＥＴが得られるものである。
なＭＥＳＦＥＴが得られるものである。
なお、本発明はＧａＡｓ以外の化合物半導体装置にも適
用できることは勿論である。
用できることは勿論である。
第１図は本発明にかかるＭＥＳＦＥＴの断面図、第２図
（ａｌ〜（ｅ）および第４図（ａ）〜（ｄ）はその形成
工程順断面図、 第３図はプラズマ酸化装置の概要図、 第５図は従来のＭＥ Ｓ Ｆ ＥＴの断面図である。 図において、 １はＳｌ −ＧａＡｓ基板、 ２はｎ −ＧａＡｓ層
、３はｎ” −ＧａＡｓ層１域、 ５はタングステンシリサイドゲート、 ６はソース、ドレイン電極、 ７はゲート電極、 ８はレジスト膜、 ９はアルミニウム膜、１１は
マイクロ波励起プラズマ酸化のＧａＯｘ Ａｓｈｙ膜、 １７はマイクロ波励起プラズマ酸化のＡ１２０３膜を示
している。
（ａｌ〜（ｅ）および第４図（ａ）〜（ｄ）はその形成
工程順断面図、 第３図はプラズマ酸化装置の概要図、 第５図は従来のＭＥ Ｓ Ｆ ＥＴの断面図である。 図において、 １はＳｌ −ＧａＡｓ基板、 ２はｎ −ＧａＡｓ層
、３はｎ” −ＧａＡｓ層１域、 ５はタングステンシリサイドゲート、 ６はソース、ドレイン電極、 ７はゲート電極、 ８はレジスト膜、 ９はアルミニウム膜、１１は
マイクロ波励起プラズマ酸化のＧａＯｘ Ａｓｈｙ膜、 １７はマイクロ波励起プラズマ酸化のＡ１２０３膜を示
している。
Claims (2)
- （１）基板上にゲート電極、ソース電極およびドレイン
電極を有し、該ゲート電極側面であつて該ソース電極の
間にマイクロ波励起プラズマ酸化で形成された酸化アル
ミニウム薄膜が介在されてなることを特徴とする半導体
装置。 - （２）半導体基板上に少なくとも表面がアルミニウムか
らなるゲート電極を形成し、 該ゲート電極表面を、マイクロ波励起した酸素プラズマ
で酸化処理して、酸化アルミニウム薄膜を形成し、 前記基板およびゲート電極上にソース電極およびドレイ
ン電極となる金属を被着した後、該金属を部分的にエッ
チング除去してソース電極およびドレイン電極を形成す
る工程が含まれてなることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14735185A JPS628573A (ja) | 1985-07-04 | 1985-07-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14735185A JPS628573A (ja) | 1985-07-04 | 1985-07-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628573A true JPS628573A (ja) | 1987-01-16 |
Family
ID=15428220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14735185A Pending JPS628573A (ja) | 1985-07-04 | 1985-07-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628573A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457345U (ja) * | 1987-10-06 | 1989-04-10 | ||
| EP0502749A2 (en) * | 1991-03-06 | 1992-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Gate structure of field effect device and method for forming the same |
| JPH04107347U (ja) * | 1991-02-26 | 1992-09-16 | 清水建設株式会社 | 鉄筋継手部品 |
-
1985
- 1985-07-04 JP JP14735185A patent/JPS628573A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457345U (ja) * | 1987-10-06 | 1989-04-10 | ||
| JPH0626673Y2 (ja) * | 1987-10-06 | 1994-07-20 | 鐘淵化学工業株式会社 | 建築用断熱板の目地構造 |
| JPH04107347U (ja) * | 1991-02-26 | 1992-09-16 | 清水建設株式会社 | 鉄筋継手部品 |
| EP0502749A2 (en) * | 1991-03-06 | 1992-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Gate structure of field effect device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635343A (en) | Method of manufacturing GaAs semiconductor device | |
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 | |
| JPH07273129A (ja) | ショットキーゲート型電界効果トランジスタおよびその製造方法 | |
| JPS60165764A (ja) | 化合物半導体装置の製造方法 | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JPH11176839A (ja) | 半導体装置及びその製造方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JPS6112079A (ja) | 半導体素子の製造方法 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6290979A (ja) | 半導体装置の製造方法 | |
| JPH0574814A (ja) | シヨツトキ・ゲート形電界効果トランジスタの製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPH04245626A (ja) | パターン形成方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS60198869A (ja) | 半導体装置の製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPH01107577A (ja) | 電界効果トランジスタの製造方法 | |
| JPH104101A (ja) | 半導体装置及びその製造方法 | |
| JPS628574A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH08316453A (ja) | 半導体装置およびその製造方法 | |
| JPH11176843A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH03203246A (ja) | 半導体装置の製造方法 | |
| JPH0964065A (ja) | 電界効果トランジスタの製造方法 | |
| JPH09246286A (ja) | 半導体装置及びその製造方法 |