JPS628574A - 化合物半導体装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法Info
- Publication number
- JPS628574A JPS628574A JP14735285A JP14735285A JPS628574A JP S628574 A JPS628574 A JP S628574A JP 14735285 A JP14735285 A JP 14735285A JP 14735285 A JP14735285 A JP 14735285A JP S628574 A JPS628574 A JP S628574A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- layer
- compound semiconductor
- cap layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
アルミニウムゲートの側面に酸化アルミニウムと、その
下の高濃度キャップ層を酸化した酸化膜とを、マイクロ
波励起酸素プラズマで処理して形成し、そのような絶縁
膜を介したアルミニウムゲートを設けた化合物半導体装
置の構造とその製造方法である。
下の高濃度キャップ層を酸化した酸化膜とを、マイクロ
波励起酸素プラズマで処理して形成し、そのような絶縁
膜を介したアルミニウムゲートを設けた化合物半導体装
置の構造とその製造方法である。
［産業上の利用分野］
本発明はへテロ接合Ｆ ＥＴ （Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの化合物半導体装置
とその製造方法に係り、特に、良質な絶縁膜によって絶
縁された高性能なヘテロ接合ＦＥＴとその製法に関する
。
ｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの化合物半導体装置
とその製造方法に係り、特に、良質な絶縁膜によって絶
縁された高性能なヘテロ接合ＦＥＴとその製法に関する
。
［従来の技術と発明が解決しようとする問題点］第６図
は従来のへテロ接合ＦＥＴの断面図を示しており、１０
は５ｌ−ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）、１は
ｉ −ＧａＡｓ層（真性ＧａＡｓ層）、２はｎ−ＧａＡ
ｌＡｓ層からなる電子供給層、３はｎ” −（ｉａＡｓ
層からなる高濃度キャップ層、４は二酸化シリコン（Ｓ
ｉＯｚ）膜、５はアルミニウムゲート ６はソース、ド
レイン電極（ＡｕＧｅ／Ａｕ電極）である。電子供給層
２はｉ ＧａＡｓ層１のチャネル領域に二次元電子ガ
スを形成するための電子を供給する層で、高濃度キャッ
プ層３はオーミックコンタクトを良くし、且つ、ソース
抵抗を小さくするのが目的である。
は従来のへテロ接合ＦＥＴの断面図を示しており、１０
は５ｌ−ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）、１は
ｉ −ＧａＡｓ層（真性ＧａＡｓ層）、２はｎ−ＧａＡ
ｌＡｓ層からなる電子供給層、３はｎ” −（ｉａＡｓ
層からなる高濃度キャップ層、４は二酸化シリコン（Ｓ
ｉＯｚ）膜、５はアルミニウムゲート ６はソース、ド
レイン電極（ＡｕＧｅ／Ａｕ電極）である。電子供給層
２はｉ ＧａＡｓ層１のチャネル領域に二次元電子ガ
スを形成するための電子を供給する層で、高濃度キャッ
プ層３はオーミックコンタクトを良くし、且つ、ソース
抵抗を小さくするのが目的である。
このような構造のＦＥＴは５Ｉ−ＧａＡｓ基板１０上に
１−ＧａＡｓ層１ 、 ｎ−ＧａＡｌＡｓ層２＋
ｎ” −ＧａＡｓ層３を成長した後、ゲート部分は高濃
度なｎ” −ＧａＡｓ層３Ｉ３を除去してゲート金属を
被着させている。その時、ゲート金属の蒸着はウェハー
上の複数の素子で膜厚を均一にするために、また、ｎ
−ＧａＡｌＡｓ層２の表出部分を完全に覆い、ゲート長
を均一にするために、基板に対して蒸着方向に傾きを設
け、基板を回転させて行なう。しかし、このようにして
形成したゲート電極は、側壁などの一部が高濃度なｎ”
−ＧａＡｓ層３に接触するためＪゲート耐圧が低下す
ると云う欠点があった。
１−ＧａＡｓ層１ 、 ｎ−ＧａＡｌＡｓ層２＋
ｎ” −ＧａＡｓ層３を成長した後、ゲート部分は高濃
度なｎ” −ＧａＡｓ層３Ｉ３を除去してゲート金属を
被着させている。その時、ゲート金属の蒸着はウェハー
上の複数の素子で膜厚を均一にするために、また、ｎ
−ＧａＡｌＡｓ層２の表出部分を完全に覆い、ゲート長
を均一にするために、基板に対して蒸着方向に傾きを設
け、基板を回転させて行なう。しかし、このようにして
形成したゲート電極は、側壁などの一部が高濃度なｎ”
−ＧａＡｓ層３に接触するためＪゲート耐圧が低下す
ると云う欠点があった。
本発明は、このような欠点を解消させて、高性能なヘテ
ロ接合ＦＥＴを得る構造とその製法を提案するものであ
る。
ロ接合ＦＥＴを得る構造とその製法を提案するものであ
る。
［問題点を解決するための手段］
その目的は、基板上に形成された化合物半導体からなり
開孔部の設けられてなる高不純物濃度のキャップ層と、
該キャップ層上に形成されたソース電極およびドレイン
電極と、前記開孔部に形成されたゲート電極とを有し、
該ゲート電極と前記キャップ層との間に前記キャップ層
の化合物半導体の酸化されてなる第１の酸化膜が介在し
、該第１の酸化膜上に酸化アルミニウムからなる第２の
酸化膜が設けられてなることを特徴とする化合物半導体
装置によ、つて達成される。
開孔部の設けられてなる高不純物濃度のキャップ層と、
該キャップ層上に形成されたソース電極およびドレイン
電極と、前記開孔部に形成されたゲート電極とを有し、
該ゲート電極と前記キャップ層との間に前記キャップ層
の化合物半導体の酸化されてなる第１の酸化膜が介在し
、該第１の酸化膜上に酸化アルミニウムからなる第２の
酸化膜が設けられてなることを特徴とする化合物半導体
装置によ、つて達成される。
それを製造する際、基板上に化合物半導体からなり高不
純物濃度のキャップ層と、マスク膜とを順に形成し、該
マスク膜を部分的に除去して第１の開孔を形成し、該第
１の開孔の下の前記キャップ層を部分的に除去して、前
記第１の開孔より狭い第２の開孔を形成し、該第２の開
孔部分および前記第１の開孔内部の前記キャップ層上に
少なくとも表面がアルミニウムからなるゲート電極を中
央に比べて周囲部が薄くなるよう形成し、前記マスク膜
をマスクに前記ゲート電極の表面および周囲部の下の部
分の前記キャンプ層をそれぞれ酸化して酸化アルミニウ
ムからなる第２の酸化膜および第１の酸化膜を形成して
なる製造方法を用いる。
純物濃度のキャップ層と、マスク膜とを順に形成し、該
マスク膜を部分的に除去して第１の開孔を形成し、該第
１の開孔の下の前記キャップ層を部分的に除去して、前
記第１の開孔より狭い第２の開孔を形成し、該第２の開
孔部分および前記第１の開孔内部の前記キャップ層上に
少なくとも表面がアルミニウムからなるゲート電極を中
央に比べて周囲部が薄くなるよう形成し、前記マスク膜
をマスクに前記ゲート電極の表面および周囲部の下の部
分の前記キャンプ層をそれぞれ酸化して酸化アルミニウ
ムからなる第２の酸化膜および第１の酸化膜を形成して
なる製造方法を用いる。
また、上記第１および第２の酸化膜の形成をマイクロ波
励起した酸素プラズマで行なうと、良好な絶縁性が得、
られる。
励起した酸素プラズマで行なうと、良好な絶縁性が得、
られる。
［作用コ
即ち、マイクロ波励起酸素プラズマによって、少なくと
も表面がアルミニウムからなるゲート表面を酸化し、更
に、その下の高濃度キャップ層を酸化して、酸化アルミ
ニウム膜と高濃度キャンプ層の酸化膜とからなる絶縁膜
によって、ゲートを隔離する。
も表面がアルミニウムからなるゲート表面を酸化し、更
に、その下の高濃度キャップ層を酸化して、酸化アルミ
ニウム膜と高濃度キャンプ層の酸化膜とからなる絶縁膜
によって、ゲートを隔離する。
そうすれば、絶縁性の良い良質の酸化膜で隔離され、ゲ
ート耐圧の良いヘテロ接合ＦＥＴが得られる。
ート耐圧の良いヘテロ接合ＦＥＴが得られる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるヘテロ接合ＦＥＴの断面図を示
しており、１５はマイクロ波励起酸素プラズマにより酸
化した酸化アルミニウム（ＡＩ□０８）膜、１３はマイ
クロ波励起酸素プラズマによりアルミニウム酸化後、更
にその下の高濃度キャンプ層を酸化したＧａＯｘ Ａｓ
ｈｙ膜である。その他は、第６図と同じ部材に同じ記号
が付しである。ここで、ＧａＯｘ Ａｓｈｙ膜１３膜体
３２０．膜１５に覆われており、洗浄の際に洗浄水など
に溶解することなく、安全な素子状態が得られる。
しており、１５はマイクロ波励起酸素プラズマにより酸
化した酸化アルミニウム（ＡＩ□０８）膜、１３はマイ
クロ波励起酸素プラズマによりアルミニウム酸化後、更
にその下の高濃度キャンプ層を酸化したＧａＯｘ Ａｓ
ｈｙ膜である。その他は、第６図と同じ部材に同じ記号
が付しである。ここで、ＧａＯｘ Ａｓｈｙ膜１３膜体
３２０．膜１５に覆われており、洗浄の際に洗浄水など
に溶解することなく、安全な素子状態が得られる。
また、マイクロ波励起の酸素プラズマによるＡＪ２０３
膜１５＋ ＧａＯｘ Ａｓｈｙ膜１３膜体３質の絶縁膜
となる。即ち、マイクロ波プラズマ酸化すると、高周波
プラズマ酸化に比べて、界面に酸素が十分補給されて酸
化し、安定した酸化膜が生成される。
膜１５＋ ＧａＯｘ Ａｓｈｙ膜１３膜体３質の絶縁膜
となる。即ち、マイクロ波プラズマ酸化すると、高周波
プラズマ酸化に比べて、界面に酸素が十分補給されて酸
化し、安定した酸化膜が生成される。
第２図（ａ）〜（Ｃ１は本発明にかかるＦＥＴの形成工
程順断面図を示しており、第２図（ａ）に示すように、
ＳＩ −ＧａＡｓ基板１０の上に１−ＧａＡｓ層１ 、
ｎ −ＧａＡｌＡｓ層２１例えば、Ｓｉをドープし
キャリア濃度が１×１０−１８／ｃＪ程度のｎ”−Ｇａ
Ａｓ層３を厚さ２００〜２０００人程度にエピタキシャ
ル成長法で形成し、その上に気相成長法で５ｉ０２膜４
を被着した後、これをレジスト膜パターン１１をマース
フにしてエツチングして、パターン窓の直下にｎ−Ｇａ
ＡｌＡｓ層２を表出させる。且つ、図のよう社、ｎ−Ｇ
ａＡｌＡｓ層２の周囲にｎ” −ＧａＡｓ層３を一部露
出させるために、５ｉ０２膜４を、例えば、弗酸、弗化
アンモニウムをエツチング液とする等方性エツチング法
でエツチングし、ｎ”−ＧａＡｓ層３を、例えばＣＣｌ
２Ｆ２とＨｅのガスを用いたりアクティブイオンエッチ
のような異方性エツチング法でエツチングする。ここで
、ｎ“−ＧａＡｓ層３を０．３μｍ程度表出するように
サイドエツチングがなされる。
程順断面図を示しており、第２図（ａ）に示すように、
ＳＩ −ＧａＡｓ基板１０の上に１−ＧａＡｓ層１ 、
ｎ −ＧａＡｌＡｓ層２１例えば、Ｓｉをドープし
キャリア濃度が１×１０−１８／ｃＪ程度のｎ”−Ｇａ
Ａｓ層３を厚さ２００〜２０００人程度にエピタキシャ
ル成長法で形成し、その上に気相成長法で５ｉ０２膜４
を被着した後、これをレジスト膜パターン１１をマース
フにしてエツチングして、パターン窓の直下にｎ−Ｇａ
ＡｌＡｓ層２を表出させる。且つ、図のよう社、ｎ−Ｇ
ａＡｌＡｓ層２の周囲にｎ” −ＧａＡｓ層３を一部露
出させるために、５ｉ０２膜４を、例えば、弗酸、弗化
アンモニウムをエツチング液とする等方性エツチング法
でエツチングし、ｎ”−ＧａＡｓ層３を、例えばＣＣｌ
２Ｆ２とＨｅのガスを用いたりアクティブイオンエッチ
のような異方性エツチング法でエツチングする。ここで
、ｎ“−ＧａＡｓ層３を０．３μｍ程度表出するように
サイドエツチングがなされる。
次いで、第２開山）に示すように、アルミニウム膜５と
アルミニウム！１！５’とを蒸着法で被着する。
アルミニウム！１！５’とを蒸着法で被着する。
この時、アルミニウム膜５は基板に対して垂直に蒸着す
る方法（垂直式蒸着法）で被着させ、アルミニウム膜５
“は基板に対して傾きをもたせ回転して蒸着する方法（
回転式蒸着法）で被着させて、アルミニウム膜５１はカ
バーレイジ良（ｎ” −ＧａＡｓ層３を完全に覆うよう
に被着させる。このように被着することで、中央部は厚
く、周囲部は薄いゲート電極が形成できる。また、この
ように厚さを変えることは基板に対する蒸着方向を変化
させながら行なえば、１回の蒸着でも可能である。この
ゲート電極の厚さは、例えば、０．３〜０．５μｍ程度
である。
る方法（垂直式蒸着法）で被着させ、アルミニウム膜５
“は基板に対して傾きをもたせ回転して蒸着する方法（
回転式蒸着法）で被着させて、アルミニウム膜５１はカ
バーレイジ良（ｎ” −ＧａＡｓ層３を完全に覆うよう
に被着させる。このように被着することで、中央部は厚
く、周囲部は薄いゲート電極が形成できる。また、この
ように厚さを変えることは基板に対する蒸着方向を変化
させながら行なえば、１回の蒸着でも可能である。この
ゲート電極の厚さは、例えば、０．３〜０．５μｍ程度
である。
次いで、第２図（Ｃ）に示すように、不要なアルミニウ
ム膜５．５′をレジスト膜パターン１１と一緒にリフト
オフして除去した後、５ｉ０２膜４をマスクにしてマイ
クロ波励起の酸素によるプラズマ酸化法によって、アル
ミニウム膜５′を酸化して＾１２０３膜１５を生成し、
更に、ｎ” −ＧａＡｓ層３を酸化してＧａＯｘ Ａｓ
ｈｙ膜１３膜体３する。このように、酸化膜１５．１３
を形成するには、マイクロ波励起した酸素プラズマをア
ルミニウムに反応させてＡ１□０．膜１５を生成し、更
に、プラズマ酸化を進行させれば、Ａｔ２ｏ、、膜１５
は一部分除去されるが、Ａｔ２ｏ、、膜１５の下のｎ”
−ＧａＡｓ層３を酸化してＧａＯｘ Ａｓｈｙ膜１３
膜体３させることができる。ここで、＾１２０８膜１５
を介してｎ ” −ＧａＡｓｉｉ ３を酸化するので、
ｎ−ＧａＡｌＡｓ層°２まで層化２進行することなく、
薄いｎ” −ＧａＡｓ層３を制御性良く酸化できる。
ム膜５．５′をレジスト膜パターン１１と一緒にリフト
オフして除去した後、５ｉ０２膜４をマスクにしてマイ
クロ波励起の酸素によるプラズマ酸化法によって、アル
ミニウム膜５′を酸化して＾１２０３膜１５を生成し、
更に、ｎ” −ＧａＡｓ層３を酸化してＧａＯｘ Ａｓ
ｈｙ膜１３膜体３する。このように、酸化膜１５．１３
を形成するには、マイクロ波励起した酸素プラズマをア
ルミニウムに反応させてＡ１□０．膜１５を生成し、更
に、プラズマ酸化を進行させれば、Ａｔ２ｏ、、膜１５
は一部分除去されるが、Ａｔ２ｏ、、膜１５の下のｎ”
−ＧａＡｓ層３を酸化してＧａＯｘ Ａｓｈｙ膜１３
膜体３させることができる。ここで、＾１２０８膜１５
を介してｎ ” −ＧａＡｓｉｉ ３を酸化するので、
ｎ−ＧａＡｌＡｓ層°２まで層化２進行することなく、
薄いｎ” −ＧａＡｓ層３を制御性良く酸化できる。
かくして、酸化膜１５．１３を形成した後、ゲート電極
の形成と同様にレジスト膜を用いたリフトオフ法でソー
ス、ドレイン電極６を形成して、第１図に示すヘテロ接
合ＦＥＴを完成する。このような酸化膜１５．１３で絶
縁された構造にすると、絶縁性が良くてリーク電流が減
少し、ゲート耐圧が向上する。
の形成と同様にレジスト膜を用いたリフトオフ法でソー
ス、ドレイン電極６を形成して、第１図に示すヘテロ接
合ＦＥＴを完成する。このような酸化膜１５．１３で絶
縁された構造にすると、絶縁性が良くてリーク電流が減
少し、ゲート耐圧が向上する。
第３図はマイクロ波プラズマ酸化装置の概要図を図示し
ており、３１は試料、３２はマグネトロン。
ており、３１は試料、３２はマグネトロン。
３３はマグネトロンのチュウニング部、３４は酸素流入
０．３５は石英製の反応室、３６は真空排気口である。
０．３５は石英製の反応室、３６は真空排気口である。
かような装置に収容し、酸素をマイクロ波（２〜３ＧＨ
２）励起してプラズマ化し、試料面に酸素プラズマを衝
突させて、酸化膜を生成する。
２）励起してプラズマ化し、試料面に酸素プラズマを衝
突させて、酸化膜を生成する。
第２図（Ｃ１に示す基板を試料としてプラズマ酸化する
場合は、他の面が５ｉ０２膜４で覆われているため、ア
ルミニウム膜５′とその下のｎ ” −ＧａＡｓ層３の
みをプラズマ酸化させることができる。
場合は、他の面が５ｉ０２膜４で覆われているため、ア
ルミニウム膜５′とその下のｎ ” −ＧａＡｓ層３の
みをプラズマ酸化させることができる。
第４図はマイクロ波プラズマ酸化による酸化工程の酸化
時間と酸化膜厚との関係図表を図示しており、本例はア
ルミニウムとシリコンとの二層酸化の例である。ＡＩＯ
は膜厚２５４０人のＡＩ膜を酸化したＡ１２０３膜の膜
厚変化データ、ＳｉＯはその時の５ｉ０２膜の膜厚変化
データである。この図より、プラズマ酸化を進行させる
と、Ａｌ１ ｏ、膜の膜厚が減少しながらシリコンの酸
化が進み、それに伴って酸化種が内部に導入されて、次
第に５ｉ０２膜が形成されてゆくことが判る。′しかじ
、上記のへテロ接合ＦＥＴでは、ｎ” −ＧａＡｓ層が
１０００人前後の薄い膜であるから、Ａｌ２Ｏ３膜１３
の膜厚減少はそれほど問題ではない。
時間と酸化膜厚との関係図表を図示しており、本例はア
ルミニウムとシリコンとの二層酸化の例である。ＡＩＯ
は膜厚２５４０人のＡＩ膜を酸化したＡ１２０３膜の膜
厚変化データ、ＳｉＯはその時の５ｉ０２膜の膜厚変化
データである。この図より、プラズマ酸化を進行させる
と、Ａｌ１ ｏ、膜の膜厚が減少しながらシリコンの酸
化が進み、それに伴って酸化種が内部に導入されて、次
第に５ｉ０２膜が形成されてゆくことが判る。′しかじ
、上記のへテロ接合ＦＥＴでは、ｎ” −ＧａＡｓ層が
１０００人前後の薄い膜であるから、Ａｌ２Ｏ３膜１３
の膜厚減少はそれほど問題ではない。
また、第５図（ａ）〜（Ｃ）は本発明にがかるＦＥＴの
他の形成工程順断面図を示している。まず、第５図（ａ
）に示すように、第２図（ａ）と同じく、ｉ −ＧａＡ
ｓ層１ 、 ｎ−ＧａＡｌＡｓ層２＋ ｎ” −Ｇ
ａＡｓ層３の上に、気相成長法で５ｉ０２膜４を被着し
た後、これをレジスト膜パターン１１をマスクにしてエ
ツチングして、パターン窓の直下にｎ−ＧａＡｌＡｓ層
２を表出させる。
他の形成工程順断面図を示している。まず、第５図（ａ
）に示すように、第２図（ａ）と同じく、ｉ −ＧａＡ
ｓ層１ 、 ｎ−ＧａＡｌＡｓ層２＋ ｎ” −Ｇ
ａＡｓ層３の上に、気相成長法で５ｉ０２膜４を被着し
た後、これをレジスト膜パターン１１をマスクにしてエ
ツチングして、パターン窓の直下にｎ−ＧａＡｌＡｓ層
２を表出させる。
次いで、第５図（′ｂ）に示すように、アルミニウム膜
５を垂直式蒸着法で被暑した後、レジスト膜パターン１
１を除去し、更に全面的にアルミニウム膜５″を回転式
蒸着法で被着させる。
５を垂直式蒸着法で被暑した後、レジスト膜パターン１
１を除去し、更に全面的にアルミニウム膜５″を回転式
蒸着法で被着させる。
次いで、第２図ｔｃ＞に示すように、上記のマイクロ波
励起のプラズマ酸化法により、アルミニウム膜５°“を
酸化してＡｌ１ ｏ、膜１５を生成し、更に、その下の
ｎ” −ＧａＡｓ層３を酸化してＧａＯｘ Ａｓｈｙ膜
１３膜性３する。このよ′うにして、酸化膜１５．１３
を形成することもできる。その時、アルミニウム膜５１
′の下の５ｉ０２膜４は既に酸化しているから変化しな
い。
励起のプラズマ酸化法により、アルミニウム膜５°“を
酸化してＡｌ１ ｏ、膜１５を生成し、更に、その下の
ｎ” −ＧａＡｓ層３を酸化してＧａＯｘ Ａｓｈｙ膜
１３膜性３する。このよ′うにして、酸化膜１５．１３
を形成することもできる。その時、アルミニウム膜５１
′の下の５ｉ０２膜４は既に酸化しているから変化しな
い。
このようにして、絶縁膜１５．１３を周囲側面に設けた
ヘテロ接合ＦＥＴは、ゲート耐圧が向上した高性能な半
導体装置となる。
ヘテロ接合ＦＥＴは、ゲート耐圧が向上した高性能な半
導体装置となる。
尚、上記各実施例においては、キャップ層がＧａＡｓか
らなるＦＥＴについて説明したが、他の■−■属化金化
合物半導体いても良い。
らなるＦＥＴについて説明したが、他の■−■属化金化
合物半導体いても良い。
［発明の効果］
以上の説明から明らかなように、本発明によればゲート
絶縁耐圧の良い高性能なＦＥＴを得ることができる。
絶縁耐圧の良い高性能なＦＥＴを得ることができる。
第１図は本発明にかかるヘテロ接合ＦＥＴの断面図、
第２図（ａｌ〜（Ｃ）および第５図（ａｌ〜（Ｃ）はそ
の形成工程順断面図、 第３図はプラズマ酸化装置の概要図、 第４図はプラズマ酸化の酸化時間と酸化膜厚との関係図
表、 第６図は従来のへテロ接合ＦＥＴの断面図である。 図において、 １はｉ −ＧａＡｓ層、 ２はｎ −ＧａＡｌＡ
ｓ層、３はｎ” −ＧａＡｓ層、 ４は５ｉ０２膜、
５．５”、５”はアルミニウム膜、 ６はソース、ドレイン電極、 １０はＳＩ −ＧａＡＳ基板、 １１はレジスト膜パターン、 １３はマイクロ波励起プラズマ酸化のＧａＯｘ Ａｓｈ
ｙ膜・ １５はマイクロ波励起プラズマ酸化のＡ１２０３膜を示
している。
の形成工程順断面図、 第３図はプラズマ酸化装置の概要図、 第４図はプラズマ酸化の酸化時間と酸化膜厚との関係図
表、 第６図は従来のへテロ接合ＦＥＴの断面図である。 図において、 １はｉ −ＧａＡｓ層、 ２はｎ −ＧａＡｌＡ
ｓ層、３はｎ” −ＧａＡｓ層、 ４は５ｉ０２膜、
５．５”、５”はアルミニウム膜、 ６はソース、ドレイン電極、 １０はＳＩ −ＧａＡＳ基板、 １１はレジスト膜パターン、 １３はマイクロ波励起プラズマ酸化のＧａＯｘ Ａｓｈ
ｙ膜・ １５はマイクロ波励起プラズマ酸化のＡ１２０３膜を示
している。
Claims (3)
- （１）基板上に形成された化合物半導体からなり開孔部
の設けられてなる高不純物濃度のキャップ層と、 該キャップ層上に形成されたソース電極およびドレイン
電極と、 前記開孔部に形成されたゲート電極とを有し、該ゲート
電極と前記キャップ層との間に前記キャップ層の化合物
半導体の酸化されてなる第１の酸化膜が介在し、 該第１の酸化膜上に酸化アルミニウムからなる第２の酸
化膜が設けられてなることを特徴とする化合物半導体装
置。 - （２）基板上に化合物半導体からなり高不純物濃度のキ
ャップ層と、マスク膜とを順に形成し、該マスク膜を部
分的に除去して第１の開孔を形成し、 該第１の開孔の下の前記キャップ層を部分的に除去して
、前記第１の開孔より狭い第２の開孔を形成し、 該第２の開孔部分および前記第１の開孔内部の前記キャ
ップ層上に少なくとも表面がアルミニウムからなるゲー
ト電極を中央に比べて周囲部が薄くなるよう形成し、 前記マスク膜をマスクに前記ゲート電極の表面および周
囲部の下の部分の前記キャップ層をそれぞれ酸化して酸
化アルミニウムからなる第２の酸化膜および第１の酸化
膜を形成してなることを特徴とする化合物半導体装置の
製造方法。 - （３）上記第１および第２の酸化膜の形成のための酸化
をマイクロ波励起した酸素プラズマで行なうことを特徴
とする特許請求の範囲第２項記載の化合物半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14735285A JPS628574A (ja) | 1985-07-04 | 1985-07-04 | 化合物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14735285A JPS628574A (ja) | 1985-07-04 | 1985-07-04 | 化合物半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628574A true JPS628574A (ja) | 1987-01-16 |
Family
ID=15428243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14735285A Pending JPS628574A (ja) | 1985-07-04 | 1985-07-04 | 化合物半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628574A (ja) |
-
1985
- 1985-07-04 JP JP14735285A patent/JPS628574A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140367699A1 (en) | Method for fabricating semiconductor device and the semiconductor device | |
| JPS6353710B2 (ja) | ||
| JPS628574A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2001210658A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 | |
| JPS60165764A (ja) | 化合物半導体装置の製造方法 | |
| CN113314416B (zh) | 一种GaN-HEMT器件上倾角结构的制备方法 | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| WO2021229629A1 (ja) | 半導体装置およびその製造方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JPH0523497B2 (ja) | ||
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN118039701A (zh) | 一种高导热氧化镓晶体管及其制备方法 | |
| JPH09321060A (ja) | 電界効果トランジスタとその製造方法 | |
| CN113871464A (zh) | 硅终端金刚石场效应晶体管及其制备方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPH0472384B2 (ja) | ||
| JPH0429225B2 (ja) | ||
| JPS6239834B2 (ja) | ||
| JP2005347527A (ja) | Ｍｉｓ型化合物半導体装置の製造方法 | |
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 |