JP2023112038A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2023112038A
JP2023112038A JP2023100564A JP2023100564A JP2023112038A JP 2023112038 A JP2023112038 A JP 2023112038A JP 2023100564 A JP2023100564 A JP 2023100564A JP 2023100564 A JP2023100564 A JP 2023100564A JP 2023112038 A JP2023112038 A JP 2023112038A
Authority
JP
Japan
Prior art keywords
side margin
internal electrode
less
thickness
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023100564A
Other languages
English (en)
Inventor
パク、ヨン
Yong Park
ホン ジョ、ジ
Ji Hong Jo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2023112038A publication Critical patent/JP2023112038A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/015—Special provisions for self-healing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】積層セラミックキャパシタ及びその製造方法を提供する。【解決手段】誘電体層を含み、セラミック本体と、上記セラミック本体の内部に配置された複数の内部電極と、上記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含む積層セラミックキャパシタであって、上記セラミック本体は、上記誘電体層を挟んで互いに対向するように配置される複数の内部電極を含み、容量が形成される部分である活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含み、上記第１及び第２サイドマージン部は、第１領域と第２領域とに分けられ、上記カバー部は、第１領域と第２領域とに分けられ、上記カバー部と第１及び第２サイドマージン部の第２領域に含まれるマグネシウム（Ｍｇ）の含量が、第１領域に含まれるマグネシウム（Ｍｇ）の含量よりもそれぞれさらに多い、積層セラミックキャパシタを提供する。【選択図】図４

Description

本発明は、サイドマージン部及びカバー部に含まれるマグネシウム（Ｍｇ）の含量を調節することで、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法に関する。
通常、キャパシタ、インダクタ、圧電体素子、バリスタ、またはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極と、を備える。
近年、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタにも、小型でありながらも、容量が大きい高容量の製品が求められている。
積層セラミックキャパシタの小型化及び高容量化のためには、電極有効面積の最大化（容量の実現に必要な有効体積分率の増加）が求められる。
上記のように小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するにあたり、内部電極が本体の幅方向に露出するようにすることで、マージンのない設計によって内部電極の幅方向の面積を最大化するとともに、かかるチップの製作後に、焼成前の段階で、チップの幅方向の電極露出面にサイドマージン部を別に付着して完成する方法が適用されている。
しかしながら、上記の方法において、サイドマージン部を形成する過程で、セラミック本体とサイドマージン部が接触する界面にボイド（ｖｏｉｄ）が多く生成され、信頼性が低下し得る。
また、セラミック本体とサイドマージン部が接触する界面に生成されたボイド（ｖｏｉｄ）によって電界の集中が発生し、これによって絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が低くなるという問題が発生する。
また、上記ボイド（ｖｏｉｄ）により、外側の焼結緻密度の低下による耐湿信頼性の低下が引き起こされる恐れがある。
したがって、超小型及び高容量の製品において絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）の低下及び耐湿信頼性の低下を防ぐことができる研究が必要な状況である。
韓国公開特許第２０１０－０１３６９１７号公報
本発明は、サイドマージン部とカバー部に含まれるマグネシウム（Ｍｇ）の含量を調節することで、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は、誘電体層を含み、互いに対向する第１面及び第２面、上記第１面と第２面を連結する第３面及び第４面、及び上記第１面～第４面と連結され、互いに対向する第５面及び第６面を有するセラミック本体と、上記セラミック本体の内部に配置され、上記第１面及び第２面に露出し、且つ上記第３面または第４面に一端が露出する複数の内部電極と、上記第１面及び第２面に露出した上記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含む積層セラミックキャパシタであって、上記セラミック本体は、上記誘電体層を挟んで互いに対向するように配置される上記複数の内部電極を含み、容量が形成される部分である活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含み、上記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、上記第１面及び第２面に露出した内部電極に隣接した第２領域とに分けられ、上記カバー部は、上記セラミック本体の外側面に隣接した第１領域と、上記複数の内部電極のうち最外側に配置された内部電極に隣接した第２領域とに分けられ、上記カバー部の第２領域と上記第１及び第２サイドマージン部の第２領域に含まれるマグネシウム（Ｍｇ）の含量が、上記カバー部の第１領域と上記第１及び第２サイドマージン部の第１領域に含まれるマグネシウム（Ｍｇ）の含量よりもそれぞれさらに多い、積層セラミックキャパシタを提供する。
本発明の他の実施形態は、複数個の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数個の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを製造する段階と、上記第１内部電極パターンと上記第２内部電極パターンが交差されるように上記第１セラミックグリーンシートと上記第２セラミックグリーンシートを積層することで、セラミックグリーンシート積層本体を形成する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が露出した側面に第１サイドマージン部及び第２サイドマージン部を形成する段階と、上記切断した積層本体を焼成することで、誘電体層と第１及び第２内部電極を含むセラミック本体を製造する段階と、を含む積層セラミックキャパシタの製造方法であって、上記セラミック本体は、上記誘電体層を挟んで互いに対向するように配置される上記第１内部電極及び第２内部電極を含み、容量が形成される部分である活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含み、上記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、上記第１及び第２内部電極に隣接した第２領域とに分けられ、上記カバー部は、上記セラミック本体の外側面に隣接した第１領域と、上記第１及び第２内部電極のうち最外側に配置された内部電極に隣接した第２領域とに分けられ、上記カバー部の第２領域と上記第１及び第２サイドマージン部の第２領域に含まれるマグネシウム（Ｍｇ）の含量が、上記カバー部の第１領域と上記第１及び第２サイドマージン部の第１領域に含まれるマグネシウム（Ｍｇ）の含量よりもそれぞれさらに多い、積層セラミックキャパシタの製造方法を提供する。
本発明の一実施形態によると、第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、内部電極に隣接した第２領域とに分けられ、上記第２領域に含まれるマグネシウム（Ｍｇ）の含量が、第１領域に含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することで、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させ、信頼性を向上させることができる。
具体的には、セラミック本体の幅方向の側面に隣接したサイドマージン部の領域に含まれるマグネシウム（Ｍｇ）の含量を調節することで、セラミック本体の幅方向の側面に露出した内部電極の先端の酸化層の長さを制御することができ、これにより、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させることができ、耐湿信頼性が向上することができる。
また、カバー部は、セラミック本体の外側面に隣接した第１領域と、複数の内部電極のうち最外側に配置された内部電極に隣接した第２領域とに分けられ、上記第２領域に含まれるマグネシウム（Ｍｇ）の含量が、第１領域に含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することで、セラミック本体の外側面に隣接した第１領域の緻密度を高め、耐湿信頼性を向上させることができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図１のセラミック本体の外観を示す斜視図である。 図２のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。 図２のＢ方向から見た側面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の実施例と比較例による絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を比較したグラフである。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
図２は図１のセラミック本体の外観を示す斜視図である。
図３は図２のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。
図４は図２のＢ方向から見た側面図である。
図１から図４を参照すると、本実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、上記セラミック本体１１０の内部に形成される複数の内部電極１２１、１２２と、上記セラミック本体１１０の外表面に形成される外部電極１３１、１３２と、を含む。
上記セラミック本体１１０は、互いに対向する第１面１及び第２面２と、上記第１面と第２面を連結する第３面３及び第４面４と、上面と下面である第５面５及び第６面６と、を有することができる。
上記第１面１及び第２面２はセラミック本体１１０の幅方向において対面する面、上記第３面３及び第４面４は長さ方向において対面する面、上記第５面５及び第６面６は厚さ方向において対面する面と定義することができる。
上記セラミック本体１１０の形状は特に制限されないが、図面に示すように、直方体形状であることができる。
上記セラミック本体１１０の内部に形成された複数の内部電極１２１、１２２は、セラミック本体の第３面３または第４面４に一端が露出する。
上記内部電極１２１、１２２は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対とすることができる。
第１内部電極１２１の一端は第３面３に露出し、第２内部電極１２２の一端は第４面４に露出することができる。
上記第１内部電極１２１及び第２内部電極１２２の他端は、第３面３または第４面４から所定の間隔を置いて形成される。
上記セラミック本体の第３面３及び第４面４には第１及び第２外部電極１３１、１３２が形成され、上記内部電極とそれぞれ電気的に接続されることができる。
本発明の一実施形態による積層セラミックキャパシタ１００は、上記セラミック本体１１０の内部に配置され、上記第１面及び第２面１、２に露出し、且つ上記第３面３または第４面４に一端が露出する複数の内部電極１２１、１２２と、上記第１面１及び第２面２に露出した上記内部電極１２１、１２２の端部上に配置された第１サイドマージン部１１２及び第２サイドマージン部１１３と、を含む。
上記セラミック本体１１０の内部には複数の内部電極１２１、１２２が形成されている。上記複数の内部電極１２１、１２２の各末端は、上記セラミック本体１１０の幅方向の面である第１面１及び第２面２に露出し、露出した端部上に第１サイドマージン部１１２及び第２サイドマージン部１１３が配置される。
第１サイドマージン部１１２及び第２サイドマージン部１１３の平均厚さは、２μｍ以上１０μｍ以下であることができる。
本発明の一実施形態によると、上記セラミック本体１１０は、複数の誘電体層１１１が積層された積層体と、上記積層体の両側面に配置される第１サイドマージン部１１２及び第２サイドマージン部１１３とで構成されることができる。
上記複数の誘電体層１１１は焼結された状態であって、隣接する誘電体層同士の境界は、確認が不可能な程度に一体化されることができる。
上記セラミック本体１１０の長さは、セラミック本体の第３面３から第４面４までの距離に相当する。
上記誘電体層１１１の長さは、セラミック本体の第３面３と第４面４との間の距離を形成する。
これに制限されるものではないが、本発明の一実施形態によると、セラミック本体の長さは４００～１４００μｍであることができる。より具体的には、セラミック本体の長さは４００～８００μｍ、または、６００～１４００μｍであることができる。
上記誘電体層１１１上に内部電極１２１、１２２が形成されることができ、内部電極１２１、１２２は、焼結により、一誘電体層を間に挟んで上記セラミック本体の内部に形成されることができる。
図３を参照すると、誘電体層１１１に第１内部電極１２１が形成されている。上記第１内部電極１２１は、誘電体層の長さ方向においては全体的に形成されない。すなわち、第１内部電極１２１の一端は、セラミック本体の第４面４から所定の間隔を置いて形成されることができ、第１内部電極１２１の他端は、第３面３まで形成されて第３面３に露出することができる。
セラミック本体の第３面３に露出した第１内部電極の端部は第１外部電極１３１と接続される。
第１内部電極とは反対に、第２内部電極１２２の一端は、第３面３から所定の間隔を置いて形成され、第２内部電極１２２の他端は、第４面４に露出して第２外部電極１３２と接続される。
上記内部電極は、高容量の積層セラミックキャパシタを実現するために、４００層以上積層されることができるが、必ずしもこれに制限されるものではない。
上記誘電体層１１１は第１内部電極１２１の幅と同一の幅を有することができる。すなわち、上記第１内部電極１２１は、誘電体層１１１の幅方向においては全体的に形成されることができる。
これに制限されるものではないが、本発明の一実施形態によると、誘電体層の幅及び内部電極の幅は１００～９００μｍであることができる。より具体的には、誘電体層の幅及び内部電極の幅は１００～５００μｍ、または、１００～９００μｍであることができる。
セラミック本体が小型化するにつれ、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響し得る。本発明の一実施形態によると、サイドマージン部の厚さが１０μｍ以下に形成され、小型化した積層セラミックキャパシタの特性を向上させることができる。
すなわち、サイドマージン部の厚さが１０μｍ以下に形成されることで、容量を形成する内部電極の重なり面積を最大に確保し、高容量及び小型の積層セラミックキャパシタを実現することができる。
このようなセラミック本体１１０は、キャパシタの容量の形成に寄与する部分としての活性部Ａと、活性部Ａの上下部にそれぞれ形成された上下マージン部としての上部及び下部カバー部１１４、１１５と、で構成されることができる。
上記活性部Ａは、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層することで形成されることができる。
上記上部カバー部１１４及び下部カバー部１１５は、内部電極を含まないことを除き、誘電体層１１１と同一の材料及び構成を有することができる。
すなわち、上記上部カバー部１１４及び下部カバー部１１５はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
上記上部カバー部１１４及び下部カバー部１１５はそれぞれ２０μｍ以下の厚さを有することができるが、必ずしもこれに制限されるものではない。
上記上部カバー部１１４及び下部カバー部１１５は、単一の誘電体層または２つ以上の誘電体層を活性部Ａの上下面にそれぞれ上下方向に積層することで形成されることができ、基本的に、物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
本発明の一実施形態において、内部電極と誘電体層は同時に切断されて形成されるものであって、内部電極の幅と誘電体層の幅が同一に形成されることができる。これについてのより具体的な事項は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同一に形成される。これにより、セラミック本体１１０の幅方向の第１面及び第２面に内部電極１２１、１２２の末端が露出することができる。
上記内部電極１２１、１２２の末端が露出したセラミック本体１１０の幅方向の両側面には、第１サイドマージン部１１２及び第２サイドマージン部１１３が形成されることができる。
上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは１０μｍ以下であることができる。上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなることができる。
上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは、セラミック本体１１０の側面に露出する内部電極のショートを防止することができる厚さであれば特に制限されないが、例えば、２μｍ以上であることができる。
上記第１及び第２サイドマージン部の厚さが２μｍ未満である場合には、外部衝撃に対する機械的強度が低下する恐れがあり、上記第１及び第２サイドマージン部の厚さが１０μｍを超える場合には、内部電極の重なり面積が相対的に減少し、積層セラミックキャパシタの高容量の確保が困難であり得る。
積層セラミックキャパシタの容量を最大化するために、誘電体層を薄膜化する方法、薄膜化した誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。
また、容量を形成する内部電極の重なり面積を増加させる方法が考えられている。
内部電極の重なり面積を増加させるためには、内部電極が形成されていないマージン部の領域を最小化せる必要がある。
特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増加させるためには、マージン部の領域を最小化させる必要がある。
本実施形態によると、誘電体層の幅方向の全体に内部電極が形成され、サイドマージン部の厚さが１０μｍ以下に設定されるため、内部電極の重なり面積が広いという特徴を有する。
通常、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さは薄くなる。したがって、内部電極のショート現象が頻繁に発生し得る。また、誘電体層の一部にのみ内部電極が形成される場合、内部電極による段差が生じて、絶縁抵抗の加速寿命や信頼性が低下し得る。
しかし、本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向において全体的に形成されるため、内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量が大きくすることができる。
また、内部電極による段差を減少させることで、絶縁抵抗の加速寿命を向上させるため、優れた容量特性及び信頼性を有する積層セラミックキャパシタを提供することができる。
本発明の一実施形態によると、上記第１及び第２サイドマージン部１１２、１１３は、サイドマージン部１１２、１１３の外側面に隣接した第１領域１１２ａ、１１３ａと、上記セラミック本体１１０の第１面１及び第２面２に露出した内部電極１２１、１２２に隣接した第２領域１１２ｂ、１１３ｂと、に分けられ、上記第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多い。
上記セラミック本体１１０の側面に配置された第１及び第２サイドマージン部１１２、１１３が、組成が互いに異なる２つの領域に分けられ、この際、上記第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することで、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させ、信頼性を向上させることができる。
具体的には、セラミック本体１１０の第１面１及び第２面２に露出した内部電極１２１、１２２に隣接したサイドマージン部の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量を調節することで、セラミック本体の幅方向の側面に露出した内部電極の先端の酸化層の長さを制御することができる。これにより、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させることができ、耐湿信頼性を向上させることができる。
通常、サイドマージン部の形成過程で、セラミック本体とサイドマージン部が接触する界面にボイド（ｖｏｉｄ）が多く生成され、信頼性が低下し得る。
また、セラミック本体とサイドマージン部が接触する界面に生成されたボイド（ｖｏｉｄ）によって電界の集中が発生し、これによって絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が低くなるという問題が発生する。
また、上記ボイド（ｖｏｉｄ）により、外側の焼結緻密度の低下による耐湿信頼性の低下が引き起こされる恐れがある。
本発明の一実施形態によると、セラミック本体１１０の第１面１及び第２面２に露出した内部電極１２１、１２２に隣接したサイドマージン部の内側の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量を調節することで、セラミック本体とサイドマージン部が接触する界面に生成されたボイド（ｖｏｉｄ）に酸化層を形成することができる。
上記のように、セラミック本体とサイドマージン部が接触する界面に生成されたボイド（ｖｏｉｄ）に酸化層を形成する場合、絶縁性が確保されるため、電界の集中を緩和することができる。これにより、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が増加し、ショート不良が減少することができる。
また、上記セラミック本体１１０の側面に配置された第１及び第２サイドマージン部１１２、１１３が、組成が互いに異なる２つの領域に分けられ、この際、各領域に含まれるマグネシウム（Ｍｇ）の含量を異ならせることで、第１及び第２サイドマージン部１１２、１１３の緻密度を向上させて耐湿特性を改善することができる。
具体的には、上記第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、外側の第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することで、上記第１及び第２サイドマージン部１１２、１１３の第１領域１１２ａ、１１３ａの緻密度を向上させて耐湿特性を改善することができる。
特に、上記サイドマージン部１１２、１１３の外側面に隣接した上記第１及び第２サイドマージン部１１２、１１３の第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量を小さくすることで、第１外部電極１３１及び第２外部電極１３２との密着力が向上することができる。
上記第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節する方法としては、積層セラミックキャパシタの製作過程で、セラミック本体形成用誘電体の組成と第１及び第２サイドマージン部形成用誘電体の組成を互いに異ならせることにより調節が可能である。
すなわち、セラミック本体形成用誘電体の組成と異なって、第１及び第２サイドマージン部形成用誘電体の組成中のマグネシウム（Ｍｇ）の含量を増加させ、焼結及び焼成過程で拡散によりマグネシウム（Ｍｇ）の含量を調節する場合、上記第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することができる。
これにより、内部電極の先端部に集中される電界を緩和することができ、積層セラミックキャパシタの主な不良の１つである絶縁破壊を防止して積層セラミックキャパシタの信頼性を向上させることができる。
本発明の一実施形態によると、上記第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量は、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下であることができる。
上記第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量が、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下になるように調節することで、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させ、耐湿信頼性を向上させることができる。
上記第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量が、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル未満である場合には、セラミック本体とサイドマージン部が接触する界面に生成されたボイド（ｖｏｉｄ）に酸化層が十分に形成されず、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が低くなり、ショート不良が増加し得る。
一方、上記第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量が、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）に対して３０モルを超える場合には、焼結性の低下によって信頼性及び絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）の散布が不均一であるという問題が発生し得る。
図４を参照すると、上記上部及び下部カバー部１１４、１１５は、上記セラミック本体１１０の外側面に隣接した第１領域１１４ａ、１１５ａと、上記複数の内部電極１２１、１２２のうち最外側に配置された内部電極に隣接した第２領域１１４ｂ、１１５ｂと、に分けられ、上記第２領域１１４ｂ、１１５ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量より多いことを特徴とする。
上記セラミック本体１１０の上部及び下部カバー部１１４、１１５が、組成が互いに異なる２つの領域に分けられ、この際、各領域に含まれるマグネシウム（Ｍｇ）の含量を異ならせることで、上部及び下部カバー部１１４、１１５の緻密度を向上させて耐湿特性を改善することができる。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂに含まれるマグネシウム（Ｍｇ）の含量は、第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量より多いことができる。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂに含まれるマグネシウム（Ｍｇ）の含量が、外側の第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することで、上記上部及び下部カバー部１１４、１１５の第１領域１１４ａ、１１５ａの緻密度を向上させて耐湿特性を改善することができる。
特に、上記セラミック本体１１０の外側面に隣接した上記上部及び下部カバー部１１４、１１５の第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量を小さくすることで、第１外部電極１３１及び第２外部電極１３２との密着力が向上することができる。
また、上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂのマグネシウム（Ｍｇ）の含量は、上記上部及び下部カバー部１１４、１１５に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下であることができる。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂのマグネシウム（Ｍｇ）の含量が、上記上部及び下部カバー部１１４、１１５に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下になるように調節することで、耐湿信頼性を向上させることができる。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂのマグネシウム（Ｍｇ）の含量が、上記上部及び下部カバー部１１４、１１５に含まれるチタン（Ｔｉ）に対して１０モル未満である場合には、上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂ内の誘電体粒が過度に粒成長するため、ＤＣ－ｂｉａｓ特性が確保されず、必要な容量の確保が困難である。
一方、上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂのマグネシウム（Ｍｇ）の含量が、上記上部及び下部カバー部１１４、１１５に含まれるチタン（Ｔｉ）に対して３０モルを超える場合には、焼結性の低下によって耐湿信頼性の散布が不均一であるという問題が発生し得る。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂは、セラミック本体１１０との接着力を強化するための添加剤がさらに含まれることができる。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節する方法としては、積層セラミックキャパシタの製作過程で、セラミック本体形成用誘電体の組成とカバー部形成用誘電体の組成を互いに異ならせることで可能である。
すなわち、セラミック本体形成用誘電体の組成と異なって、カバー部形成用誘電体の組成中のマグネシウム（Ｍｇ）の含量を増加させ、焼結及び焼成過程で拡散によりマグネシウム（Ｍｇ）の含量を調節する場合、上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することができる。
本発明の一実施形態によると、上記誘電体層１１１の厚さは０．４μｍ以下、上記内部電極１２１、１２２の厚さは０．４μｍ以下の、超小型の積層セラミックキャパシタであることを特徴とする。
本発明の一実施形態のように、上記誘電体層１１１の厚さが０．４μｍ以下、上記内部電極１２１、１２２の厚さが０．４μｍ以下の薄膜の誘電体層と内部電極が適用された場合、セラミック本体とサイドマージン部の外側面に発生するボイド（ｖｏｉｄ）による信頼性の問題は非常に重要な課題である。
すなわち、従来の積層セラミックキャパシタの場合は、本発明の一実施形態のように積層セラミックキャパシタに含まれるサイドマージン部の各領域のマグネシウム（Ｍｇ）の含量を調節しなくても、信頼性に大きな問題はなかった。
しかし、本発明の一実施形態のように薄膜の誘電体層及び内部電極が適用される製品では、セラミック本体とサイドマージン部が接触する界面に生成されたボイド（ｖｏｉｄ）によるＢＤＶ及び信頼性の低下を防止するために、サイドマージン部の各領域のマグネシウム（Ｍｇ）の含量を調節しなければならない。
すなわち、本発明の一実施形態では、上記第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量が、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下となるように調節することで、誘電体層１１１と第１及び第２内部電極１２１、１２２の厚さが０．４μｍ以下の薄膜の場合にも絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させ、耐湿信頼性を向上させることができる。
但し、上記薄膜が、誘電体層１１１と第１及び第２内部電極１２１、１２２の厚さが０．４μｍ以下であることを意味するのではなく、従来の製品よりも薄い厚さの誘電体層と内部電極を含むという概念で理解されることができる。
一方、上記第１及び第２サイドマージン部１１２、１１３の第１領域１１２ａ、１１３ａの幅は１２μｍ以下であり、第２領域１１２ｂ、１１３ｂの幅は３μｍ以下であることができるが、必ずしもこれに制限されるものではない。
図４を参照すると、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ１に対して、最外側に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ２の比率は１．０以下であることができる。
中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ１に対して、最外側に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ２の比率の下限値は特に制限されないが、０．９以上であることが好ましい。
本発明の一実施形態によると、従来と異なって、セラミックグリーンシートをセラミック本体の側面に付着して上記第１または第２サイドマージン部を形成するため、第１または第２サイドマージン部の位置毎の厚さが一定である。
すなわち、従来は、セラミックスラリーを塗布若しくは印刷する方式によりサイドマージン部を形成していたため、サイドマージン部の位置毎の厚さのばらつきが激しかった。
具体的には、従来は、セラミック本体の中央部に配置される内部電極の末端と接する第１または第２サイドマージン部領域の厚さが、他の領域の厚さに比べて厚く形成されていた。
例えば、従来は、中央部に配置される内部電極の末端と接する第１または第２サイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する第１または第２サイドマージン部領域の厚さの比率が０．９未満程度と、そのばらつきが大きい。
このようにサイドマージン部の位置毎の厚さのばらつきが大きい従来の場合、同じサイズの積層セラミックキャパシタにおいてサイドマージン部が占める部分が大きいため、容量形成部のサイズを大きく確保することができず、高容量を確保することが困難であった。
これに対し、本発明の一実施形態は、第１及び第２サイドマージン部１１２、１１３の平均厚さが２μｍ以上１０μｍ以下であり、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ１に対して、最外側に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ２の比率が０．９以上１．０以下であるため、サイドマージン部の厚さが薄く、厚さのばらつきが少ないため、容量形成部のサイズを大きく確保することができる。
これにより、高容量の積層セラミックキャパシタの実現が可能である。
一方、図４を参照すると、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ１に対して、上記セラミック本体１１０の角と接する上記第１または第２サイドマージン部領域の厚さｔｃ３の比率は１．０以下であることができる。
中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔｃ１に対して、上記セラミック本体１１０の角と接する上記第１または第２サイドマージン部領域の厚さｔｃ３の比率の下限値は０．９以上であることが好ましい。
上記の特徴により、サイドマージン部の領域毎の厚さのばらつきが少ないため、容量形成部のサイズを大きく確保することができ、これにより、高容量の積層セラミックキャパシタの実現が可能である。
図５ａから図５ｆは、本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
本発明の他の実施形態によると、複数個の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数個の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを製造する段階と、上記第１内部電極パターンと上記第２内部電極パターンが交差されるように上記第１セラミックグリーンシートと上記第２セラミックグリーンシートを積層することで、セラミックグリーンシート積層本体を形成する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が露出した側面に第１サイドマージン部及び第２サイドマージン部を形成する段階と、上記切断した積層本体を焼成することで、誘電体層と第１及び第２内部電極を含むセラミック本体を製造する段階と、を含む積層セラミックキャパシタの製造方法であって、上記セラミック本体は、上記誘電体層を挟んで互いに対向するように配置される上記第１内部電極及び第２内部電極を含み、容量が形成される部分である活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含み、上記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、上記第１及び第２内部電極に隣接した第２領域とに分けられ、上記カバー部は、上記セラミック本体の外側面に隣接した第１領域と、上記第１及び第２内部電極のうち最外側に配置された内部電極に隣接した第２領域とに分けられ、上記カバー部の第２領域と上記第１及び第２サイドマージン部の第２領域に含まれるマグネシウム（Ｍｇ）の含量が、上記カバー部の第１領域と上記第１及び第２サイドマージン部の第１領域に含まれるマグネシウム（Ｍｇ）の含量よりもそれぞれさらに多い、積層セラミックキャパシタの製造方法を提供する。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図５ａに示すように、セラミックグリーンシート２１１上に、所定の間隔を置いて複数個のストライプ状の第１内部電極パターン２２１を形成する。上記複数個のストライプ状の第１内部電極パターン２２１は、互いに平行に形成することができる。
上記セラミックグリーンシート２１１は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストで形成されることができる。
上記セラミック粉末は高い誘電率を有する物質であって、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料、またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができ、チタン酸バリウム（ＢａＴｉＯ３）粉末を用いることが好ましい。上記セラミックグリーンシート２１１が焼成されると、セラミック本体１１０を構成する誘電体層１１１になる。
ストライプ状の第１内部電極パターン２２１は、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であることができる。
上記セラミックグリーンシート２１１上にストライプ状の第１内部電極パターン２２１を形成する方法は特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法などの印刷法により形成することができる。
また、図示していないが、さらに他のセラミックグリーンシート２１１上に、所定の間隔を置いて複数個のストライプ状の第２内部電極パターン２２２を形成することができる。
以下、第１内部電極パターン２２１が形成されたセラミックグリーンシートを第１セラミックグリーンシートと称し、第２内部電極パターン２２２が形成されたセラミックグリーンシートを第２セラミックグリーンシートと称する。
次に、図５ｂに示すように、ストライプ状の第１内部電極パターン２２１とストライプ状の第２内部電極パターン２２２とが交差積層されるように、第１及び第２セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第１内部電極パターン２２１により第１内部電極１２１を形成することができ、ストライプ状の第２内部電極パターン２２２により第２内部電極１２２を形成することができる。
本発明の他の実施形態によると、上記第１及び第２セラミックグリーンシートの厚さｔｄは０．６μｍ以下であり、第１及び第２内部電極パターンの厚さｔｅは０．５μｍ以下である。
本発明は、誘電体層の厚さが０．４μｍ以下、内部電極の厚さが０．４μｍ以下の薄膜を有する超小型及び高容量の積層セラミックキャパシタであることを特徴とする。したがって、上記第１及び第２セラミックグリーンシートの厚さｔｄは０．６μｍ以下であり、第１及び第２内部電極パターンの厚さｔｅは０．５μｍ以下であることを特徴とする。
図５ｃは、本発明の一実施形態によって第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す断面図であり、図５ｄは、第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す斜視図である。
図５ｃ及び図５ｄを参照すると、複数個の平行なストライプ状の第１内部電極パターン２２１が印刷された第１セラミックグリーンシートと、複数個の平行なストライプ状の第２内部電極パターン２２２が印刷された第２セラミックグリーンシートは、互いに交互に積層される。
より具体的には、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターン２２１の中央部と、第２セラミックグリーンシートに印刷されたストライプ状の第２内部電極パターン２２２の間の間隔とが重なるように積層されることができる。
次に、図５ｄに示すように、上記セラミックグリーンシート積層本体２２０は、複数個のストライプ状の第１内部電極パターン２２１及びストライプ状の第２内部電極パターン２２２を横切るように切断することができる。すなわち、上記セラミックグリーンシート積層本体２２０は、互いに直交するＣ１－Ｃ１及びＣ２－Ｃ２の切断線に沿って切断された積層本体２１０になることができる。
より具体的には、ストライプ状の第１内部電極パターン２２１及びストライプ状の第２内部電極パターン２２２を長さ方向に切断することで、一定の幅を有する複数個の内部電極に分割することができる。この際、積層されたセラミックグリーンシートも内部電極パターンとともに切断する。これにより、内部電極の幅と同一の幅を有するように誘電体層が形成されることができる。
また、Ｃ２－Ｃ２の切断線に沿って、個別のセラミック本体のサイズに合わせて切断することができる。すなわち、第１サイドマージン部及び第２サイドマージン部を形成する前に、棒状積層体をＣ２－Ｃ２の切断線に沿って個別のセラミック本体のサイズに切断することで、複数個の積層本体２１０を形成することができる。
すなわち、棒状積層体を、重なっている第１内部電極の中心部と第２内部電極の間に形成された所定の間隔が同一の切断線に沿って切断されるように切断することができる。これにより、第１内部電極及び第２内部電極の一端は、切断面において交互に露出することができる。
その後、上記積層本体２１０の第１及び第２側面に第１サイドマージン部及び第２サイドマージン部を形成することができる。
次に、図５ｅに示すように、上記積層本体２１０の第１及び第２側面のそれぞれに、第１サイドマージン部２１２及び第２サイドマージン部（不図示）を形成することができる。
具体的には、第１サイドマージン部２１２の形成方法として、側面用セラミックグリーンシート２１２をゴム製の打抜き弾性材３００の上部に配置する。
次に、上記積層本体２１０の第１側面が上記側面用セラミックグリーンシート２１２と向かい合うように上記積層本体２１０を９０度回転した後、上記積層本体２１０を上記側面用セラミックグリーンシート２１２に加圧密着させる。
上記積層本体２１０を上記側面用セラミックグリーンシート２１２に加圧密着させて側面用セラミックグリーンシート２１２を上記積層本体２１０に転写する場合、上記ゴム製の打抜き弾性材３００により、上記側面用セラミックグリーンシート２１２は上記積層本体２１０の側面の角部まで形成され、残りの部分は切断されることができる。
図５ｆでは、側面用セラミックグリーンシート２１２が上記積層本体２１０の側面の角部まで形成されたことを示している。
その後、上記積層本体２１０を回転し、積層本体２１０の第２側面に第２サイドマージン部を形成することができる。
次に、上記積層本体２１０の両側面に第１及び第２サイドマージン部が形成された積層本体をか焼及び焼成して、誘電体層と第１及び第２内部電極を含むセラミック本体を形成することができる。
その後、上記第１内部電極が露出したセラミック本体の第３側面と、上記第２内部電極が露出したセラミック本体の第４側面に、それぞれ外部電極を形成することができる。
本発明の他の実施形態によると、側面用セラミックグリーンシートが薄く、且つ厚さのばらつきが少ないため、容量形成部のサイズを大きく確保することができる。
具体的には、焼成後における第１及び第２サイドマージン部１１２、１１３の平均厚さが２μｍ以上１０μｍ以下であり、位置毎の厚さのばらつきが少ないため、容量形成部のサイズを大きく確保することができる。
これにより、高容量の積層セラミックキャパシタの実現が可能である。
その他に、上述の本発明の一実施形態における特徴と同一の部分に関する説明は、重複を避けるためにここでは省略する。
以下、実験例を挙げて本発明をより詳細に説明するが、これは発明の具体的な理解のためのものにすぎず、本発明の範囲が実験例によって限定されるものではない。
（実験例）
本発明の一実施形態によって、従来のサイドマージン部を形成する比較例と、マグネシウム（Ｍｇ）の含量が異なる第１及び第２領域を含むサイドマージン部を形成する実施例をそれぞれ準備した。
そして、幅方向に内部電極が露出し、マージンのないグリーンチップの電極露出部に、上記比較例と実施例のように側面用セラミックグリーンシートを付着してサイドマージン部を形成することができるように、セラミックグリーンシート積層本体を形成した。
チップの変形を最小化した条件で一定の温度と圧力を加えながら、セラミックグリーンシート積層本体の両面に側面形成用セラミックグリーンシートを付着し、０６０３サイズ（横×縦×高さ：０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）の積層セラミックキャパシタグリーンチップを製作した。
このように製作が完了した積層セラミックキャパシタの試験片を、４００℃以下、窒素雰囲気でか焼工程を経て、焼成温度１２００℃以下、水素濃度０．５％Ｈ２以下の条件で焼成した後、外観不良、絶縁抵抗、及び耐湿特性などの電気的特性を総合的に確認した。
図６は本発明の実施例と比較例による絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を比較したグラフである。
図６において、比較例１は従来の積層セラミックキャパシタの構造であって、サイドマージン部に含まれるマグネシウム（Ｍｇ）の含量に差がない場合であり、実施例１及び２はそれぞれ、第１及び第２内部電極１２１、１２２に隣接した第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が１０モル及び３０モルである場合であり、比較例２は、第１及び第２内部電極１２１、１２２に隣接した第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が５０モルである場合である。
実施例１及び２の場合、従来の積層セラミックキャパシタである比較例１に比べて絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が増加していることが分かる。
比較例２の場合、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が増加するものの、その散布が不均一であり、耐湿信頼性の散布も不均一であるため、本発明において、第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量は３０モル以下であることが好ましい。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ 第１及び第２サイドマージン部
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極

Claims (16)

  1. 誘電体層を含み、互いに対向する第１面及び第２面、前記第１面と第２面を連結する第３面及び第４面、及び前記第１面～第４面と連結され、互いに対向する第５面及び第６面を有するセラミック本体と、
    前記セラミック本体の内部に配置され、前記第１面及び第２面に露出し、且つ前記第３面または第４面に一端が露出する複数の内部電極と、
    前記第１面及び第２面に露出した前記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含む積層セラミックキャパシタであって、
    前記セラミック本体は、前記誘電体層を挟んで互いに対向するように配置される前記複数の内部電極を含み、容量が形成される部分である活性部と、前記活性部の上部及び下部に形成されたカバー部と、を含み、
    前記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、前記第１面及び第２面に露出した内部電極に隣接した第２領域とに分けられ、
    前記カバー部は、前記セラミック本体の外側面に隣接した第１領域と、前記複数の内部電極のうち最外側に配置された内部電極に隣接した第２領域とに分けられ、
    前記カバー部と第１及び第２サイドマージン部の第２領域に含まれるマグネシウム（Ｍｇ）の含量が、第１領域に含まれるマグネシウム（Ｍｇ）の含量よりもそれぞれさらに多い、積層セラミックキャパシタ。
  2. 前記第２領域のマグネシウム（Ｍｇ）の含量は、前記カバー部と第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下である、請求項１に記載の積層セラミックキャパシタ。
  3. 前記複数の内部電極のうち、中央部に配置される内部電極の末端と接する前記第１または第２サイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する前記第１または第２サイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項１に記載の積層セラミックキャパシタ。
  4. 前記複数の内部電極のうち、中央部に配置される内部電極の末端と接する前記第１または第２サイドマージン部領域の厚さに対して、前記セラミック本体の角と接する前記第１または第２サイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
  5. 前記誘電体層の厚さが０．４μｍ 以下である、請求項１に記載の積層セラミックキャパシタ。
  6. 前記内部電極の厚さが０．４μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
  7. 前記誘電体層の厚さが０．４μｍ以下であり、前記内部電極の厚さが０．４μｍ以下である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
  8. 前記第１サイドマージン部及び第２サイドマージン部は、平均厚さが２μｍ以上１０μｍ以下である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
  9. 前記第１及び第２サイドマージン部の第１領域の幅が１２μｍ以下であり、第２領域の幅が３μｍ以下である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
  10. 複数個の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数個の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを製造する段階と、
    前記第１内部電極パターンと前記第２内部電極パターンが交差されるように前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層することで、セラミックグリーンシート積層本体を形成する段階と、
    前記第１内部電極パターンと第２内部電極パターンの末端が幅方向に露出した側面を有するように、前記セラミックグリーンシート積層本体を切断する段階と、
    前記第１内部電極パターンと第２内部電極パターンの末端が露出した側面に、第１サイドマージン部及び第２サイドマージン部を形成する段階と、
    前記切断した積層本体を焼成することで、誘電体層と第１及び第２内部電極を含むセラミック本体を製造する段階と、を含む積層セラミックキャパシタの製造方法であって、
    前記セラミック本体は、前記誘電体層を挟んで互いに対向するように配置される前記第１内部電極及び第２内部電極を含み、容量が形成される部分である活性部と、前記活性部の上部及び下部に形成されたカバー部と、を含み、
    前記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、前記第１及び第２内部電極に隣接した第２領域とに分けられ、
    前記カバー部は、前記セラミック本体の外側面に隣接した第１領域と、前記第１及び第２内部電極のうち最外側に配置された内部電極に隣接した第２領域とに分けられ、
    前記カバー部と第１及び第２サイドマージン部の第２領域に含まれるマグネシウム（Ｍｇ）の含量が、第１領域に含まれるマグネシウム（Ｍｇ）の含量よりもそれぞれさらに多い、積層セラミックキャパシタの製造方法。
  11. 前記第２領域のマグネシウム（Ｍｇ）の含量は、前記カバー部と第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下である、請求項１０に記載の積層セラミックキャパシタの製造方法。
  12. 前記第１及び第２セラミックグリーンシートの厚さが０．６μｍ以下であり、前記第１及び第２内部電極パターンの厚さが０．５μｍ以下である、請求項１０に記載の積層セラミックキャパシタの製造方法。
  13. 前記第１及び第２内部電極のうち、中央部に配置される内部電極の末端と接する前記第１または第２サイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する前記第１または第２サイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項１０ に記載の積層セラミックキャパシタの製造方法。
  14. 前記第１及び第２内部電極のうち、中央部に配置される内部電極の末端と接する前記第１または第２サイドマージン部領域の厚さに対して、前記セラミックグリーンシート積層本体の角と接する前記第１または第２サイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項１０から１３のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  15. 前記第１サイドマージン部及び第２サイドマージン部は、平均厚さが２μｍ以上１０μｍ以下である、請求項１０から１３のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  16. 前記第１及び第２サイドマージン部の第１領域の幅が１２μｍ以下であり、第２領域の幅が３μｍ以下である、請求項１０から１３のいずれか一項に記載の積層セラミックキャパシタの製造方法。
JP2023100564A 2018-08-09 2023-06-20 積層セラミックキャパシタ及びその製造方法 Pending JP2023112038A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0092772 2018-08-09
KR1020180092772A KR102497972B1 (ko) 2018-08-09 2018-08-09 적층 세라믹 커패시터 및 그 제조 방법
JP2018197941A JP2020027928A (ja) 2018-08-09 2018-10-19 積層セラミックキャパシタ及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018197941A Division JP2020027928A (ja) 2018-08-09 2018-10-19 積層セラミックキャパシタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2023112038A true JP2023112038A (ja) 2023-08-10

Family

ID=68420433

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018197941A Pending JP2020027928A (ja) 2018-08-09 2018-10-19 積層セラミックキャパシタ及びその製造方法
JP2023100564A Pending JP2023112038A (ja) 2018-08-09 2023-06-20 積層セラミックキャパシタ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018197941A Pending JP2020027928A (ja) 2018-08-09 2018-10-19 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (2) US10614955B2 (ja)
JP (2) JP2020027928A (ja)
KR (1) KR102497972B1 (ja)
CN (1) CN110828169B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174822A (ja) 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220058118A (ko) 2020-10-30 2022-05-09 삼성전기주식회사 적층형 전자 부품
KR20230068724A (ko) 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998639B2 (ja) * 1996-06-20 2000-01-11 株式会社村田製作所 積層セラミックコンデンサ
US7433173B2 (en) * 2004-11-25 2008-10-07 Kyocera Corporation Multilayer ceramic capacitor and method for manufacturing the same
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP4925958B2 (ja) * 2007-07-27 2012-05-09 京セラ株式会社 積層セラミックコンデンサ
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101523630B1 (ko) 2009-12-11 2015-05-28 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
KR101474065B1 (ko) 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101452068B1 (ko) 2012-12-18 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
JP6024483B2 (ja) * 2013-01-29 2016-11-16 株式会社村田製作所 積層型セラミック電子部品
JP5696821B2 (ja) * 2013-03-19 2015-04-08 株式会社村田製作所 積層セラミックコンデンサ
KR101548797B1 (ko) * 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5617026B2 (ja) * 2013-11-19 2014-10-29 太陽誘電株式会社 積層セラミックコンデンサ
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
US8971017B1 (en) * 2014-10-30 2015-03-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2015053526A (ja) * 2014-12-04 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
KR102183425B1 (ko) * 2015-07-22 2020-11-27 삼성전기주식회사 적층 세라믹 전자부품
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6449798B2 (ja) * 2016-01-26 2019-01-09 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びにセラミック素体
JP2018063969A (ja) * 2016-10-11 2018-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
CN106944028A (zh) * 2017-03-21 2017-07-14 北京化工大学 一种3d结构的石墨烯基复合固体碱催化剂的制备方法
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20190121139A (ko) 2019-10-25
KR102497972B1 (ko) 2023-02-09
CN110828169A (zh) 2020-02-21
US20200051739A1 (en) 2020-02-13
CN110828169B (zh) 2023-04-28
US10614955B2 (en) 2020-04-07
US20200194176A1 (en) 2020-06-18
US11551866B2 (en) 2023-01-10
JP2020027928A (ja) 2020-02-20

Similar Documents

Publication Publication Date Title
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2023112038A (ja) 積層セラミックキャパシタ及びその製造方法
US11587732B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102543977B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
JP7396572B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102068812B1 (ko) 적층 세라믹 커패시터
KR102609156B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240917