KR20030015895A - 반도체 디스크의 정렬용 마크 형성 방법 - Google Patents

반도체 디스크의 정렬용 마크 형성 방법 Download PDF

Info

Publication number
KR20030015895A
KR20030015895A KR10-2003-7000925A KR20037000925A KR20030015895A KR 20030015895 A KR20030015895 A KR 20030015895A KR 20037000925 A KR20037000925 A KR 20037000925A KR 20030015895 A KR20030015895 A KR 20030015895A
Authority
KR
South Korea
Prior art keywords
layer
forming
metal layer
semiconductor wafer
chemical
Prior art date
Application number
KR10-2003-7000925A
Other languages
English (en)
Other versions
KR100525014B1 (ko
Inventor
디왈드울프강
뮤블레어클라우스
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20030015895A publication Critical patent/KR20030015895A/ko
Application granted granted Critical
Publication of KR100525014B1 publication Critical patent/KR100525014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 디스크에 조절용 마크를 형성하기 위한 방법에 관한 것이다. 비금속으로 구성된 일부의 작은 영역 구조가 넓은 범위의 금속층에 형성되고, 반도체 디스크에 대한 화학적 및 기계적 연마로 인하여 상기 영역은 평탄하게 되어 있다.
금속층의 구조적 크기와 화학적 및 기계적 연마 공정은 연마 공정후, 상기 넓은 범위의 금속층 위로 작은 영역의 비금속 구조가 돌출되는 방식에 의거 서로 조절된다.

Description

반도체 디스크의 정렬용 마크 형성 방법{METHOD FOR APPLYING ADJUSTING MARKS ON A SEMICONDUCTOR DISK}
미국특허 5,786,260에는 함몰부 사이에 형성된 랜드, 그 위에 배열된 중간층, 이 중간층 위에 배열된 절연층 또는 메탈층으로 이루어진 반도체 웨이퍼에 있어서, 상기 반도체 웨이퍼 표면 영역에 형성된 함몰부에 정렬용 마크를 형성하는 방법이 공개되어 있다.
순차적인 화학적-기계적 연마(CMP:Chemical-Mechanical Polish) 공정중, 상기 정렬용 마크의 가장자리가 노출되도록 상기 절연층 또는 메탈층은 디싱(dishing) 작업에 의거 제거된다.
상기 함몰부에 존재하는 잔여의 절연층 또는 메탈층의 제거를 위한 그 다음의 에칭 공정이 선택적으로 실시된다.
미국특허 6,051,496에는 CMP 공정중 정지층의 이용에 대하여 공개되어 있는 바, 상기 정지층은 랜드와 함몰부를 갖는 유전체상에 증착되고, 이 경우에 특별히Cu 다마스크(damask)천을 이용하고 있다.
미국특허 6,080,636에는 CMP공정에 의한 포토리소그래픽(photolithographic) 정렬 마크의 형성 방법이 공개되어 있다.
미국특허 6,020,263에는 텅스텐 금속을 CMP 공정으로 처리하여, 정렬용 마크를 노출시키는 방법이 공개되어 있다.
미소전기의 구성요소를 만들기 위하여 반도체 웨이퍼의 제조는 전적으로 리소그래픽(lithographic) 기술을 이용하여 수행되고 있다.
이러한 경우, 상기 반도체 웨이퍼 제조는 반도체 웨이퍼에 적용되는 얇은 방열-감광성의 저항층인 포토마스크, 정상적으로는 유기체의 포토레지스트층에 의하여 초기 제작이 이루어진다.
다음으로, 적절한 현상액(Developer)의 사용으로 방사된 영역 또는 방사되지 않은 영역이 제거된다.
이렇게 제조된 레지스트 패턴은 다음의 공정 단계, 예를들어 에칭 또는 이온 전이(implantation) 공정을 위한 마스크로 사용되고, 동시에 상기 패턴은 그 아래에 놓여진 반도체 구조층으로 전이된다. 다음으로, 상기 레지스트 마스크를 다시 분해하게 된다.
이러한 경우에 있어서, 리소그래픽 방법의 품질을 위하여 레지스트 구조를 아래에 놓여진 반도체 층에 정확한 위치로 전이시키는 것이 중요하다.
또한, 마스크 구조를 형성하기 위하여 반도체 웨이퍼와 노출장치를 정확하게 배열하는 것이 필수적이다.
상기 노출 장치의 배열을 위하여, 일반적으로 정렬용 마크가 반도체 웨이퍼에 적용된다.
이러한 정렬용 마크는 바(bar)와 라인(line)으로 구성된 구조로서, 반도체 웨이퍼의 커프 영역으로 구현된다.
상기 반도체 웨이퍼의 커프 영역은 반도체 웨이퍼상의 개개칩 사이에서 50에서 100㎛의 영역으로 형성되고, 반도체 웨이퍼가 개개의 칩으로 절단될 때 파손된다.
그러나, 이러한 정렬 작업은 예를들어 캐패시터로서 사용되는 비투명성 층이 추가로 적용되는 경우에 어려움이 따르고, 따라서 반도체 웨이퍼에서 아래쪽에 놓인 정렬용 마크 구조를 광학적으로 명기할 수 없게 된다.
이러한 경우에 있어서, 기존의 기술을 이용하여 반도체 웨이퍼에 정렬용 마크를 적용함은 다음과 같은 방법으로 수행되는 바, 즉 반도체 웨이퍼의 선행 구조에 대한 에칭을 하는 동안에 상기 바와 라인이 커프 영역으로 에칭되며, 비투명성 층의 광학적 증착을 포함하는 다음 단계 동안에 상기 정렬용 마크는 더 이상 완전하게 채워지지 않는다.
반도체 웨이퍼상의 정렬용 마크에 대한 위상 기하학이 광학적 정렬 마크 보호 방법에 의하여 명기될 수 있고, 노출 장치를 배열하는데 사용될 수 있다.
그러나, 상기 정렬용 마크를 형성하는 방법은 실질적으로 금속화 평면을 구성하기 위하여 사용되는 다마스크 천(damascene) 기술의 범주내에서 수행하고자 할 때, 부적절한 것으로 판명된다.
구리를 구성하는데 사용되는 상기 다마스크 천 기술에 있어서, 금속 배선을 형성하기 위하여 전도성 통로의 위치에 함몰부가 그 아래 놓인 옥사이드로 에칭되어진다.
이러한 에칭 단계에서, 정렬용 마크 구조는 종래의 방법에 따라 형성된다.
다음으로, 전체 영역에 걸쳐 순차적인 금속 증착의 토대가 형성되도록 스퍼트링 또는 얇은 시작층의 증착이 따르게 된다.
에칭 처리된 트렌치의 표면이 가능한 아래쪽을 향하도록 금속층에 대한 화학적-기계적 연마를 함에 따라, 원하는 전도체 통로가 생성된다.
다마스크 방법에 있어서, 금속층의 완전한 평면화기 실현됨에 따라 화학적-기계적 연마 동안에 정렬용 마크의 위상이 수평을 이루게 되며, 그에따라 상기 정렬용 마크는 다음에 따르게 되는 적용 즉, 광학적으로 비투명성 층으로 더 이상 돌출되지 않는다.
더욱이, 구리 다마스크 천 방법에 있어서, 상기 정렬용 마크를 위하여 에칭된 트렌치는 구리 증착 동안에 완전하게 채워지지 않게 되는 방법으로는 형성될 수 없고, 그 이유는 정상적으로 사용되는 증착 방법 동안에 트렌치의 폭에 관계없이 구리는 항상 모든 트렌치에 채워지기 시작하기 때문이고, 따라서, 트렌치에 어떤 보이드(Void) 다시말해서 캐비티(cavities)의 생성이 가능하지 않게 되며, 다음으로 증착되는 광학적으로 비투명성의 층위에 정렬용 마크에 대한 위상이 따르게 된다.
따라서, 이러한 문제점을 해결하기 위하여, 기존의 기술에 있어서, 특히 다마스크 천 기술에 있어서, 정렬용 마크의 위상이 부정확한 정렬만을 따르게 하는 리소그래픽 및 에칭 단계에 의하여 형성되게 하였다.
이러한 목적을 위하여, 정렬용 마크의 형성과, 다음의 비투명성 층의 광하적인 증착이 따르게 되는 바, 정렬용 마크 구조는 광학적으로 비투명성의 층에 적용되는 얇은 방열-감광층에 포토마스크에 의하여 전이된다.
다음으로, 상기 정렬용 마크는 다음의 에칭단계에 의하여 노출된다. 그러나, 이러한 부수적인 리소그래픽 및 에칭 단계는 복잡하고 비용이 많이 든다.
본 발명은 반도체 웨이퍼에 정렬용 마크를 형성하는 방법에 관한 것이다.
도 1은 다마스크(damask)천 방법을 이용하여 구리 금속화 구조에 정렬 마크를 형성하는 본 발명의 방법에 대한 일구현예를 나타내는 바, 도 1a는 화학-기계적인 연마(CMP:Chemical-Mechanical Polishing) 공정후, 층구조를 나타내고, 도 1b는 제1연마단계 후를, 도 1c는 제2연마단계 후를 나타낸다.
도 2는 화학-기계적 연마 장치를 나타내는 바, 도 2a는 평면도를, 도 2b는 단면도를 나타낸다.
따라서, 본 발명의 목적은 다마스크 천 기술의 이용과 함께 반도체 웨이퍼의 구성과 관련하여 사용되는 정렬용 마크를 반도체 웨이퍼에 저비용으로 간단하게 형성하는 방법을 제공하는데 그 목적이 있다.
이러한 목적은 청구항 제1항에 기재된 방법에 의하여 달성된다. 바람직한 세부사항이 종속항에 기재되어 있다.
본 발명에 따르면, 정렬용 마크를 구성하기 위하여, 비금속으로 구성된 복잡한 구조가 반도체 웨이퍼의 일부 영역에서 큰 면적을 이루는 금속층에 형성된다.
큰 면적의 금속층을 갖는 반도체 웨이퍼의 영역은 화학적-기계적 연마에 의하여 평탄화가 이루어지고, 큰 면적의 금속층으로부터 비금속 구조가 돌출되는 방법으로 금속층의 비금속 구조와 화학적-기계적 연마 공정이 서로 조합된다.
본 발명에 따른 정렬용 마크를 형성하는 방법은 상기 다마스크 천 기술을 모델로 하지만, 기존의 정렬용 마크 설계와는 상반된다.
이러한 설계는 화학적-기계적 연마의 이용으로 평탄화가 이루어지는 중에 부정적으로 보여질 수 있는 두 가지 효과를 특별히 이용하여 실현될 수 있다.
화학적-기계적 연마 동안에, 큰 면적의 금속 표면이 높이차가 있다면, 과도하게 큰 범위가 제거되는 경향이 있는 바, 즉 디싱 작업이 용이하게 이루어지는 경향이 있다.
다음으로, 본 발명에 따른 구조에 있어서, 복잡한 비금속 구조가 금속층으로 돌출되며 표출되고, 따라서 다음에 적용되는 비투명성의 층에 형성되는 정렬용 마크를 위상으로 사용할 수 있게 된다.
또한, 정렬용 마크를 달성하기 위하여, 화학적-기계적 연마동안에 발생되는 영향으로 만들어질 수 있는 명암을 이용하는 바, 복잡한 비금속 구조를 포함하는 큰 면적의 금속층이 평탄화가 되었다면, 주변의 금속층에 비하여 과도하게 제거되는 다시말해서 침식되는 경향을 띠게 되며, 따라서 금속층에 트렌치가 형성되어진다.
이러한 정렬용 마크의 트렌치 형성은 다음에 적용되는 비투명성의 층에 위상을 확실하게 형성되게 하고, 이는 노출장치의 배열을 위한 적절한 역할을 하게 된다.
화학적-기계적 연마 동작에 대한 설계 및 금속표면 및 금속표면에 포함된 비금속 구조의 설계에 의거하여, 침식 작용에 의하여 금속표면에 트렌치가 형성되게 하는 상기 금속표면 또는 비금속 구조에 대한 디싱 작업으로 인하여 비금속 구조가돌출되게 하는 것이 가능하고, 이는 비투명성의 층위에서 위상으로서 반사되는 역할을 하게 된다.
바람직한 구현예에 따르면, 정렬용 마스크의 적용은 다마스크 천 기술로 수행되고, 유전체로 구성되고 큰 면적을 갖는 함몰부를 갖는 층 위에 큰-면적의 금속층이 증착된다.
이러한 경우, 금속층과 유전체 층 사이에 얇은 중간층이 제공되는데, 이는 확산 벽으로서 역할을 하고 금속 증착을 위한 토대가 형성되도록 하기 위함이다.
화학적-기계적 연마 공정은 두 가지 단계로 수행되는 바, 금속층이 제1단계에서 제거되되 그 아래 놓인 중간층에서 제거가 중단된다.
상기 제1연마 단계중, 디싱(dishing)이 돌출된 유전체 구조들 사이의 넓은 금속 표면에서 발생되고, 또한 돌출된 유전체 구조상의 중간층이 부분적으로 제거된다.
다음으로 상기 제2연마 단계에서 돌출된 유전체 구조상의 중간층이 제거되고, 연마 작업은 상기 유전체 층에서 정지된다.
이러한 제2연마 동작에서, 중간층에 대한 집중적인 과도 연마와, 그 아래 놓인 유전체 층의 침식이 발생하게 되는데, 그 결과 큰 면적의 금속층간에 트렌치가 형성되고, 이는 비투명성 층의 적용에 따라 정렬용 마크로서 감지 가능하게 남게 된다.
이러한 방법적 절차는 전도성 통로를 형성하기 위한 구리 금속화의 범주내에서 정렬용 마크를 형성하는데 이용할 수 있도록 한 것으로서, 구리가 금속층으로사용되고 중간층으로 탄탈/탄탈 니트라이드가 사용될 때 실현 가능하다.
일반적으로 집적회로는 리소그래픽 방법을 이용하여 반도체 웨이퍼상에 제조된다. 이러한 경우에 있어서, 각 구조적인 높이 수준은 반도체 웨이퍼상에 증착된 얇은 방열-감광성의 저항층인 포토마스트, 정상적으로는 유기체의 포토레지스트 층에 의하여 최초로 정해지고, 다음으로 특정한 에칭 방법에 의하여 그 아래에 놓여진 반도체 층으로 전이된다.
이와 같은 경우에, 가능한 최대의 집적도를 달성하기 위하여 각 구조들이 상하로 놓이게 할 때, 집적회로가 서로에 관하여 정확한 위치로 배열되어야 함에 주의하여여 한다.
또한, 정확하게 위치된 배열에 있어서, 마스크 구조를 인화하기 위한 노출장치가 반도체 웨이퍼에 이미 존재하는 구조와 정확하게 배열되어야 함이 중요하다.
상기 노출장치의 배열을 위하여, 정렬용 마크가 반도체 웨이퍼상에 적용되는 바, 바람직하게는 개개의 칩으로 반도체 웨이퍼가 절단될 때 사용되고 50에서 100㎛ 폭을 갖는 커프(kerf)영역에 적용된다.
여기서, 상기 정렬용 마크는 그 다음 공정에서 광학적으로 표기되는 바, 정렬용 마크에 적용되는 층에 위상관계를 산출하는 방법으로 설계된다.
이하의 설명에 있어서, 본 발명에 따른 정렬용 마크의 형성 방법은 다마스크(damask)천 기술로 수행되는 구리 구조화의 관계로 표현될 것이다.
다마스크 천 기술에서 구리 배선을 제조하기 위하여, 바람직하기로는 실리콘 옥사이드로 구성된 반도체 웨이퍼에 적용된 유전체층(2)으로 전도체 통로의 위치에서 함몰부가 가능한 이방성으로 에칭된다.
이러한 전도성 통로용 함몰부의 에칭과 동시에 큰 면적의 함몰부(3)가 유전체층(2)으로 에칭되는 바, 바람직하기로는 반도체 웨이퍼의 커프 영역(1)에 에칭되고, 도 1a에 도시된 바와 같이 큰 면적의 함몰부(3) 사이에 위치하면서 상기 유전체 층에는 좁은 랜드(4)가 남게 된다.
다마스크 천 방법으로서, 다음으로 상기 전도체 통로의 영역에 중간층이 스퍼트링(sputtering) 또는 CVD 증착에 의하여 형성된다.
상기 중간층은 유전체로부터 그리고 그 아래 놓여진 반도체 부재로부터 구리의 분리를 용이하게 보호해준다.
이 경우, 상기 중간층에 사용되는 바람직한 재질은 탄탈/탄탈니트라이드(tantalum/tantalum nitride) 이중층이다.
도 1a에 도시한 바와 같이, 상기 중간층(5)은 반도체 웨이퍼의 커프 영역(1)에 포함되어 있는 유전체(2)에 부수적인 함몰부(3) 영역이 형성되어 있다.
다음으로, 약 1㎛ 두께를 갖는 구리가 전체 반도체 웨이퍼에 걸쳐서, 다시말해서 전도체 통로 영역과 커프 영역에 걸쳐서 자유 전류 방법으로 전해 또는 화학적으로 증착된다.
이는, 도 1a에 도시한 바와 같이 상기 커프 영역(1) 전체 구조가 달성되게 한다.
다음으로, 상기 정렬용 마크를 달성하기 위하여, 두가지-단계의 화학적-기계적 연마 공정이 사용된다.
도 2는 화학적-기계적 연마를 위한 장치를 개괄적으로 보여주는 바, 도 2a는 평면도를 도 2b는 도 2a의 A-A'선 단면도이다.
회전 가능하게 배열된 연마 테이블(10)이 연마제(12)를 포함하고 탄성력을 갖는 천공된 패드(11)상에 배열된다.
상기 연마제(12)는 연마제 피드(13)를 통하여 패드(11)에 공급된다.
화학적-기계적 연마의 목적을 위하여, 반도체 웨이퍼가 웨이퍼 캐리어(14)에 의하여 연마 테이블(10)위의 패드(11)상에 가압된다.
동시에, 상기 반도체 웨이퍼와 연마 테이블(10)이 회전을 하게 된다.
상기 연마제(12)는 연마입자와 활성의 화학 첨가제를 함유시키는 방법으로 조성된다.
20에서 50nm의 직경을 갖는 상기 연마 입자는 반도체 웨이퍼의 표면을 기계적으로 연마하는데 사용된다.
상기 연마제(12)에 함유된 상기 화학적 첨가제는 제거될 층 재료와 어울어진다.
도 1에 도시된 화학적-기계적 연마 공정에 있어서, 상기 정렬용 마크 구조를 달성하기 위하여 구리층(6)이 제1연마 공정으로 제거되고, 탄탈/탄탈 니트라이드로 구성된 중간층상에 정지된다.
상기 구리 연마 공정의 경우에는 알루미늄 옥사이드를 기반으로 하는 연마제를 이용하여 수행된다. 바람직하기로는 팬 W(Pan W(Freudenberg))가 연마제 패드로서 사용된다.
상기 구리층에 대한 제1연마공정은 커프 영역(1)에 수행되고, 동시에 상기 구리층은 전도체 통로용으로 제공되는 함몰부상에서 연마된다.
도 1b에 도시된 바와 같이, 상기 커프 영역(1)에 대한 구리 연마 작업동안에, 구리 영역에 대한 디싱(dishsing) 작업으로 인하여 메탈 표면(6)으로부터 유전체 층(2)에 있는 랜드(4)가 돌출되어진다.
그러나, 상기와 동시에 연마 공정중의 구리에 대한 디싱으로 인하여, 도 1b에 도시한 바와 같이 유전체 층(2)의 랜드(4) 영역과 일치하는 중간층(5) 일부분의제거가 일어나게 된다.
상기 구리 연마 공정후, 제2단계로서 탄탈 연마공정이 수행되는 바, 상기 유전체 층(2)의 랜드(4)상의 중간층(5)이 제거된다.
이러한 경우, 클로이드 실리콘 옥사이드를 기반으로 하는 연마제가 탄탈 연마용으로 사용된다.
바람직하기로는, 엠보스드 폴리텍스(Embossed Politex(Rodal))가 연마 테이블 패드로서 사용된다.
상기 탄탈 연마 단계에서 도 1c에 도시한 바와 같이, 랜드(4)의 영역과 일치하는 중간층(5)이 매우 집중적으로 제거되고, 해당 물질이 그 아래 놓여진 유전체 층(2)으로부터 제거된다.
이러한 과도한 연마는 중간층의 아래에 놓여진 유전체 층(2)의 부식을 초래하게 되고, 구리 연마 단계에서 중간층(5)의 큰 부분이 이미 제거되었던 사실이 원인이 될 수 있다.
상기 탄탈 연마 단계의 결과, 도 1c에 도시한 바와 같이 상기 유전체 층(2)에 있는 랜드(4)의 영역에 트렌치(trench)가 형성되되, 메탈 표면(6)을 사이에 두고 형성된다.
다음으로, 상기 트렌치의 형성은 마스크를 이송시키기 위한 노출장치가 적절하게 배치되도록 정렬 마크의 위상관계를 정확하게 보증하게 되고, 그 다음에 적용되는 층위에 명확하게 달성된다.
상기 정렬용 마크를 형성하기 위한 본 발명의 방법은 실질적으로 다마스크 천 기술의 모델을 기반으로 하지만, 넓은 면적의 메탈 층에서 산출된 비메탈을 포함하는 복잡한 구조를 갖는다.
이러한 층 구조는 화학적-기계적 연마의 이용으로 그리고 넓은 메탈 표면외의 복잡한 구조를 다루기 위하여 넓은 메탈 표면에 대한 디싱 작업이 갖는 본질적으로 부정적인 효과를 이용하거나, 또는 연마 작업중 복잡한 구조의 부식이 갖는 부정적인 효과를 이용함으로써, 가능하게 만들어진다.
위에서 설명된 구현예에 있어서, 두 가지 단계의 연마 공정이 이용되는 바, 이는 구리 금속화 표면에 정렬용 마크를 형성하기 위하여 적절하게 이용될 수 있다.
상기 두 단계의 연마 공정은 구리 메탈층(6)을 우선 연마하고, 다음으로 중간층(5)을 연마하는 것으로 이루어지지만, 구리 연마 단계만을 수행하여 이루어지는 싱글-단계 연마 공정으로 대체될 수 있다.
도 1b에 도시한 바와 같이, 상기 싱글 연마 공정의 결과, 유전체 층(2)의 랜드(4)가 메탈 표면 사이로 돌출되고, 상기 돌출층은 그 위에 증착되는 비투명층에 대한 위상관계로서 드러나게 된다.
메탈로서 구리를 이용하고, 중간층을 탄탈/탄탈 니트라이드로 적용되었지만, 서로 다른 금속을 이용하거나 중간층이 다른 물질로 적용할 수 있다.
이상에서 설명된 본 발명의 특징은 도면과 청구범위에 나타나 있고, 개별적그리고 원하는 조합에 의거 다양한 구성으로 본 발명을 실행할 수 있다.

Claims (7)

  1. 반도체 웨이퍼에 정렬용 마크를 형성하는 방법에 있어서,
    반도체 웨이퍼의 표면적에 함몰부(3)를 형성하고, 함몰부(3) 사이에 랜드(4)를 형성하며, 그 다음에 전체 표면에 걸쳐 증착에 의하여 금속층(6)을 형성함으로써, 반도체 웨이퍼의 적어도 일부 영역에서 큰 면적을 갖는 금속층(6)에 비금속으로 구성되는 서로 얽힌 구조(2,3,4)를 형성하는 단계;
    연마 공정후, 큰 면적의 금속층(6)으로부터 비금속으로 구성된 상기 얽힌 구조(2,3,4)가 돌출되도록 화학적-기계적 연마에 의하여 큰 면적의 금속층(6)을 갖는 반도체 웨이퍼 영역에 대하여 평탄화를 실시하는 단계로 이루어지고;
    추가적인 중간층(5)이 상기 반도체 표면과 금속층(6) 사이에 적용되며;
    상기 평탄화 단계는 화학적-기계적 연마에 의하여 상기 금속층(6)이 제거되는 동시에 그 아래 놓인 중간층(5)상에서 중단되는 제1단계와, 상기 중간층(5)이 제거되는 동시에 그 아래 놓인 랜드(4)에서 중단되는 제2단계를 포함하는 두 가지 단계로 수행되며;
    상기 제1단계는 돌출된 랜드(4) 사이의 금속표면(6)에 대한 과도한 연마가 진행되는 동시에 돌출된 랜드(4)상의 중간층(5) 일부가 제거되는 단계로 이루어지고, 상기 제2단계는 중간층(5)에 대한 집중적인 과도한 연마가 수행되어 그 아래 놓인 랜드(4)에 침식이 일어나도록 함으로써, 상기 금속표면(6) 사이에 트렌치가 형성되게 하는 단계로 이루어지는 것을 특징으로 하는 반도체 디스크의 정렬용 마크 형성 방법.
  2. 제 1 항에 있어서, 상기 화학적-기계적 연마 공정은 얽힌 구조가 금속층으로부터 표출되도록 상기 큰 면적의 금속층(6)이 비금속으로 구성된 상기 얽힌 구조(2,3,4)보다 더 집약적으로 제거되는 방식으로 진행되는 것을 특징으로 하는 반도체 디스크의 정렬용 마크 형성 방법.
  3. 제 1 항에 있어서, 상기 화학적-기계적 연마 공정은 얽힌 구조에 대한 트렌치의 형성이 금속표면에서 일어나도록 비금속으로 구성된 서로 얽힌 구조(2,3,4)가 이를 둘러싸고 있는 큰 면적의 금속층(6)보다 더 집약적으로 제거되는 방식으로 진행되는 것을 특징으로 하는 반도체 디스크의 정렬용 마크 형성 방법
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 함몰부(3)와 랜드(4)가 포함되어 있는 유전체 층(2)이 반도체 표면에 형성된 것을 특징으로 하는 반도체 디스크의 정렬용 마크 형성 방법.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 금속층(6)은 구리로 구성된 것을 특징으로 하는 반도체 디스크의 정렬용 마크 형성 방법.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서, 상기 중간층(5)은 탄탈/탄탈 니트라이드의 이중층으로 이루어진 것을 특징으로 하는 반도체 디스크의 정렬용 마크 형성 방법.
  7. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 정렬용 마크는 반도체 웨이퍼의 커프 영역(1)에 형성된 것을 특징으로 하는 반도체 디스크의 정렬용 마크 형성 방법.
KR10-2003-7000925A 2000-07-26 2001-07-06 반도체 디스크의 정렬용 마크 형성 방법 KR100525014B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10037446.8 2000-07-26
DE10037446A DE10037446A1 (de) 2000-07-26 2000-07-26 Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe
PCT/EP2001/007782 WO2002009176A2 (de) 2000-07-26 2001-07-06 Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20030015895A true KR20030015895A (ko) 2003-02-25
KR100525014B1 KR100525014B1 (ko) 2005-10-31

Family

ID=7650946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7000925A KR100525014B1 (ko) 2000-07-26 2001-07-06 반도체 디스크의 정렬용 마크 형성 방법

Country Status (6)

Country Link
US (1) US6764954B2 (ko)
EP (1) EP1303880B1 (ko)
JP (1) JP3880929B2 (ko)
KR (1) KR100525014B1 (ko)
DE (1) DE10037446A1 (ko)
WO (1) WO2002009176A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023393B1 (ko) * 2004-08-20 2011-03-18 사천홍시현시기건유한공사 유기전계 발광장치용 밀봉기판 정렬마크 및 그 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713884B2 (en) * 2001-12-20 2004-03-30 Infineon Technologies Ag Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors
US6596640B1 (en) * 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
KR100593732B1 (ko) * 2003-11-18 2006-06-28 삼성전자주식회사 얼라인 키를 갖는 반도체 소자 및 그 제조방법
DE102004014676B4 (de) 2004-03-25 2009-05-14 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
KR100793916B1 (ko) * 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
US8324742B2 (en) * 2008-04-01 2012-12-04 Texas Instruments Incorporated Alignment mark for opaque layer
US8466569B2 (en) * 2008-04-01 2013-06-18 Texas Instruments Incorporated Increasing exposure tool alignment signal strength for a ferroelectric capacitor layer
US20110284990A1 (en) * 2010-04-30 2011-11-24 Silterra Malaysia Sdn Bhd Process for making an alignment structure in the fabrication of a semiconductor device
US10534276B1 (en) 2019-03-27 2020-01-14 International Business Machines Corporation Lithographic photomask alignment using non-planar alignment structures formed on wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904563A (en) * 1996-05-20 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal alignment mark generation
US5858854A (en) * 1996-10-16 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high contrast alignment marks
US6020263A (en) * 1996-10-31 2000-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of recovering alignment marks after chemical mechanical polishing of tungsten
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
US5972793A (en) * 1997-06-09 1999-10-26 Vanguard International Semiconductor Corporation Photolithography alignment mark manufacturing process in tungsten CMP metallization
US5874778A (en) * 1997-06-11 1999-02-23 International Business Machines Corporation Embedded power and ground plane structure
US6051496A (en) * 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
US6261158B1 (en) 1998-12-16 2001-07-17 Speedfam-Ipec Multi-step chemical mechanical polishing
JP2000232154A (ja) * 1999-02-12 2000-08-22 Sony Corp 半導体装置およびその製造方法
US6486049B2 (en) * 2001-04-30 2002-11-26 Motorola, Inc. Method of fabricating semiconductor devices with contact studs formed without major polishing defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023393B1 (ko) * 2004-08-20 2011-03-18 사천홍시현시기건유한공사 유기전계 발광장치용 밀봉기판 정렬마크 및 그 제조방법

Also Published As

Publication number Publication date
US6764954B2 (en) 2004-07-20
KR100525014B1 (ko) 2005-10-31
WO2002009176A3 (de) 2002-05-10
EP1303880A2 (de) 2003-04-23
WO2002009176A2 (de) 2002-01-31
US20030157779A1 (en) 2003-08-21
JP2004505448A (ja) 2004-02-19
EP1303880B1 (de) 2012-01-25
DE10037446A1 (de) 2002-02-14
JP3880929B2 (ja) 2007-02-14

Similar Documents

Publication Publication Date Title
US6066569A (en) Dual damascene process for metal layers and organic intermetal layers
KR19980018523A (ko) 얕은 트랜치 분리를 위한 갭 충진 및 평탄화 방법
US5696406A (en) Semiconductor device and method for fabricating the same
KR0133264B1 (ko) 반도체 장치의 제조방법
US6020249A (en) Method for photo alignment after CMP planarization
KR100525014B1 (ko) 반도체 디스크의 정렬용 마크 형성 방법
JP3702114B2 (ja) アライメントマークを形成する方法
US6114215A (en) Generating non-planar topology on the surface of planar and near-planar substrates
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
KR20010095280A (ko) 패턴형성방법
KR100393967B1 (ko) 반도체 소자의 금속배선 형성방법
KR100831267B1 (ko) 반도체 소자 형성 방법
JP3408746B2 (ja) 半導体装置の製造方法
CN109887880B (zh) 一种半导体连接结构及其制作方法
KR100800786B1 (ko) 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크
JPH1174174A (ja) 半導体装置の製造方法
KR20020010937A (ko) 함몰부 없는 구리 다마신 구조 제조 방법
KR100364807B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
US20050130408A1 (en) Method for forming metal wiring of semiconductor device
KR20030056913A (ko) 반도체 소자의 구리배선 형성방법
US6197676B1 (en) Method of forming metal lines
JPH04359544A (ja) 平坦型配線層の形成法
KR20100079197A (ko) 반도체 소자와 이를 위한 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee