JPS6195542A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6195542A JPS6195542A JP21605884A JP21605884A JPS6195542A JP S6195542 A JPS6195542 A JP S6195542A JP 21605884 A JP21605884 A JP 21605884A JP 21605884 A JP21605884 A JP 21605884A JP S6195542 A JPS6195542 A JP S6195542A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- film
- nitride film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、より詳しく述べるなら
ば、Ｕ溝又はＶ溝を利用した絶縁層分離構造のバイポー
ラトランジスタ集積回路の製造方法に関するものである
。
ば、Ｕ溝又はＶ溝を利用した絶縁層分離構造のバイポー
ラトランジスタ集積回路の製造方法に関するものである
。
■溝を利用した絶縁層分＾ｔｔ（アイソレーノヨン）構
造は、例えば、ｒＶ Ｉ Ｐｊとして知られてゐり（馬
場立式、最新電子デバイス辞典、（昭和５１年）、ｐ、
１１８、〔ラジオ技術社］）、また、Ｕ ／：Ｓを利用
した絶縁層分ス１１構造は、例えば、解説記事「選択酸
化法に代わる新しい素子分離技術の発表組成＜」、日経
エレクトロニクス、Ｎｏ ２８７，１９８２゜３−２９
ｐρ、９０ｉ０１ に開示されている。
造は、例えば、ｒＶ Ｉ Ｐｊとして知られてゐり（馬
場立式、最新電子デバイス辞典、（昭和５１年）、ｐ、
１１８、〔ラジオ技術社］）、また、Ｕ ／：Ｓを利用
した絶縁層分ス１１構造は、例えば、解説記事「選択酸
化法に代わる新しい素子分離技術の発表組成＜」、日経
エレクトロニクス、Ｎｏ ２８７，１９８２゜３−２９
ｐρ、９０ｉ０１ に開示されている。
従来の技術
このような絶縁層分離構造を有するバイポーラトランジ
スタ集積回路の製造方法においては、バイポーラトラン
ジスタのベース領域およびコレクタコンタクト領域など
を規定することになるフィールド酸化膜を熱酸化法で形
成した後に、溝を堀り、溝表面上の酸化物絶縁層と多結
晶シリコンとで溝を埋め、表出している多結晶シリコン
を熱酸化して絶縁膜を形成している。また、位置合わせ
マークが、半導体基板上にエピタキシャル成長層を形成
した後で、このエピタキシャル層にマーク形状溝を掘る
ことで形成されている。そして、この位置合わせマーク
を利用して後工程にあるフォトマスクの位置合わせ、例
えば、フィールド酸化膜形成用の窒化膜のパターニング
のためおよび溝形成用レジスト膜のバターニングのため
のフォトマスク位置合わせが行われている。
スタ集積回路の製造方法においては、バイポーラトラン
ジスタのベース領域およびコレクタコンタクト領域など
を規定することになるフィールド酸化膜を熱酸化法で形
成した後に、溝を堀り、溝表面上の酸化物絶縁層と多結
晶シリコンとで溝を埋め、表出している多結晶シリコン
を熱酸化して絶縁膜を形成している。また、位置合わせ
マークが、半導体基板上にエピタキシャル成長層を形成
した後で、このエピタキシャル層にマーク形状溝を掘る
ことで形成されている。そして、この位置合わせマーク
を利用して後工程にあるフォトマスクの位置合わせ、例
えば、フィールド酸化膜形成用の窒化膜のパターニング
のためおよび溝形成用レジスト膜のバターニングのため
のフォトマスク位置合わせが行われている。
発明が解決しようとする問題点
上述の従来の製造方法においては、フィールド酸化膜の
形成および溝上絶縁膜の形成でそれぞれについて熱酸化
処理を施さなければならない。これら熱酸化処理を同時
に行えるようにして製造工程数を減らすことが解決しよ
うとする問題点である。
形成および溝上絶縁膜の形成でそれぞれについて熱酸化
処理を施さなければならない。これら熱酸化処理を同時
に行えるようにして製造工程数を減らすことが解決しよ
うとする問題点である。
また、位置合わせマークを利用したフォトマスクの位置
合わせは多少の位置ずれが起こる可能性があり、位置合
わせマークを他の工程、すなわち、溝形成工程と同時に
行うようにして位置合わせマークと溝との間の位置ずれ
を防止することも解決しようとする問題点である。
合わせは多少の位置ずれが起こる可能性があり、位置合
わせマークを他の工程、すなわち、溝形成工程と同時に
行うようにして位置合わせマークと溝との間の位置ずれ
を防止することも解決しようとする問題点である。
問題点を解決するための手段
熱酸化処理に関連した製造工程数の削減が、半導体基板
上に形成したエピタキシャル層の上に第１窒化膜を形成
し、該窒化膜に溝に対応する窓をあけ、液態を通して半
導体基板に達する溝を形成し、液溝の表面上に絶縁層を
形成し、溝を半導体充填物でもって満たし、第１窒化膜
を除去し、半導体充填物とエピタキシャル層の所定領域
とを露出する窓を有する第２窒化膜を形成し、次に、酸
化処理によって半導体充填物上に絶縁膜をおよびエピタ
キシャル層上にフィールド酸化膜を形成することを特徴
とする半導体装置の製造方法によって達成される。
上に形成したエピタキシャル層の上に第１窒化膜を形成
し、該窒化膜に溝に対応する窓をあけ、液態を通して半
導体基板に達する溝を形成し、液溝の表面上に絶縁層を
形成し、溝を半導体充填物でもって満たし、第１窒化膜
を除去し、半導体充填物とエピタキシャル層の所定領域
とを露出する窓を有する第２窒化膜を形成し、次に、酸
化処理によって半導体充填物上に絶縁膜をおよびエピタ
キシャル層上にフィールド酸化膜を形成することを特徴
とする半導体装置の製造方法によって達成される。
さらに、上述した製造方法において、第１窒化膜に溝用
窓をあけると同時に位置合わせマーク用窓をあけること
が可能であり、このことが位置合わせマークと溝との位
置ずれ防止を達成する。
窓をあけると同時に位置合わせマーク用窓をあけること
が可能であり、このことが位置合わせマークと溝との位
置ずれ防止を達成する。
作用
従来の製造方法ではフィールド酸化膜の形成後に溝を利
用した絶縁層分離構造を形成していたのを、本発明では
先に溝を堀り、溝を絶縁層と半導体充填物とで埋めてか
ら熱酸化処理を行うことでフィールド酸化膜の形成と同
時に溝内半導体充填物の表面部での酸化物絶縁膜が形成
できる。
用した絶縁層分離構造を形成していたのを、本発明では
先に溝を堀り、溝を絶縁層と半導体充填物とで埋めてか
ら熱酸化処理を行うことでフィールド酸化膜の形成と同
時に溝内半導体充填物の表面部での酸化物絶縁膜が形成
できる。
実施例
以下、図面に関連した本発明の好ましい実施例によって
本発明の詳細な説明する。
本発明の詳細な説明する。
第１図に示すように、半導体基板ｌであるＰ型フリコン
ウエハを用意して、その上にＮ型シリコンエピタキシャ
ル層２を形成する。エピタキシャル成長前に、半導体基
板ｌにＮ型不純物をドープしておくことによってＮ型埋
込み層３が基板１とエピタキシャル層２とにわたるよう
に形成される。
ウエハを用意して、その上にＮ型シリコンエピタキシャ
ル層２を形成する。エピタキシャル成長前に、半導体基
板ｌにＮ型不純物をドープしておくことによってＮ型埋
込み層３が基板１とエピタキシャル層２とにわたるよう
に形成される。
次に、エピタキシャル層２の上に窒化膜（ＳｉＪ４膜）
４を化学的気相成長法（ＣＶＤ法）によって、例えば、
厚さ約１５０ｎｍで形成する。この窒化膜４の上にＣＶ
Ｄ法によってリンシリケートガラス（Ｐ Ｓ Ｇ）層５
を形成する。このｐｓａＮ５の上に多結晶シリコン層を
形成してもよい。これら２３０層および多結晶シリコン
層は、溝をＵ溝として異方性エツチングで形成する際の
保護膜として働くのに十分な厚さにする。そして、レジ
スト層６を前面に塗布する。形成すべき溝パターンおよ
び位置合わせマークパターンを有するフィトマスクを用
意しておき、このマスクを通して露光・現像してレジス
ト層６に窓７を形成する。なお、第１図における窓７は
溝用のもので位置合わせマーク用の窓は図示していない
。このレジスト層６をマスクとしてＰＳＧ層５および窒
化膜４をドライエツチング法によって選択的にエツチン
グ除去して第１図の窓７を形成する。
４を化学的気相成長法（ＣＶＤ法）によって、例えば、
厚さ約１５０ｎｍで形成する。この窒化膜４の上にＣＶ
Ｄ法によってリンシリケートガラス（Ｐ Ｓ Ｇ）層５
を形成する。このｐｓａＮ５の上に多結晶シリコン層を
形成してもよい。これら２３０層および多結晶シリコン
層は、溝をＵ溝として異方性エツチングで形成する際の
保護膜として働くのに十分な厚さにする。そして、レジ
スト層６を前面に塗布する。形成すべき溝パターンおよ
び位置合わせマークパターンを有するフィトマスクを用
意しておき、このマスクを通して露光・現像してレジス
ト層６に窓７を形成する。なお、第１図における窓７は
溝用のもので位置合わせマーク用の窓は図示していない
。このレジスト層６をマスクとしてＰＳＧ層５および窒
化膜４をドライエツチング法によって選択的にエツチン
グ除去して第１図の窓７を形成する。
引き続いて、シリコンエツチング用のエツチングガスに
切換えてドライエツチングを行って、半導体基板１に達
する溝８ （第２図）を掘る。このシリコンのドライエ
ツチングが５ｉＣｊ！４ガスを用いた反応性リアクティ
ブエツチング（ＲＩ Ｅ）であれば、第２図に示すよう
なＵ溝８とすることができる。ドライエツチング中にレ
ジスト層６およびＰＳＧ層５の一部もエツチング除去さ
れてしまい、残ったＰＳＧ層５をＵ溝形成後に適切なエ
ッチャントで除去する。
切換えてドライエツチングを行って、半導体基板１に達
する溝８ （第２図）を掘る。このシリコンのドライエ
ツチングが５ｉＣｊ！４ガスを用いた反応性リアクティ
ブエツチング（ＲＩ Ｅ）であれば、第２図に示すよう
なＵ溝８とすることができる。ドライエツチング中にレ
ジスト層６およびＰＳＧ層５の一部もエツチング除去さ
れてしまい、残ったＰＳＧ層５をＵ溝形成後に適切なエ
ッチャントで除去する。
Ｕ溝の代わりに■溝を形成することも可能であり、この
場合には、Ｐ２Ｏ層を形成する必要がなく窒化膜をマス
クとして異方性をエツチング液のウェトエソチング法を
採用すればよい。
場合には、Ｐ２Ｏ層を形成する必要がなく窒化膜をマス
クとして異方性をエツチング液のウェトエソチング法を
採用すればよい。
次に、Ｕ溝−８の露出シリコンを熱酸化して二酸化珪素
（Ｓｉ（ｈ）の絶縁層９を形成する（第３図）。
（Ｓｉ（ｈ）の絶縁層９を形成する（第３図）。
実際的には、Ｕ溝８がエピタキシャル層２を貫いて半導
体基板１に達しておりかつ絶縁層９があっても絶縁層の
下に反転層が生じやすいので、チャネルカットであるＰ
型不純物（ポロン）ドープ領域１０を形成するのが望ま
しい。このためには、まず、第１回目の熱酸化処理によ
ってＵ溝８表面上に厚さが約５０ｎｍＯ５ｉＯ□層を形
成し、次に、イオン注入によってＰ型不純物であるボー
ン（Ｂ）をＵ溝底の５ｉ０２層を通して半導体基板ｌ内
ヘドープし、そして第２回目の熱酸化処理によって厚さ
約３００ｎｍのＳｉＯ□絶縁層９とするわけである。絶
縁層９の形成後に、ＣＶＤ法によって多結晶シリコンを
ｉ＃８が埋まるように被着して多結晶シリコン層１１を
形成する（第３図）。
体基板１に達しておりかつ絶縁層９があっても絶縁層の
下に反転層が生じやすいので、チャネルカットであるＰ
型不純物（ポロン）ドープ領域１０を形成するのが望ま
しい。このためには、まず、第１回目の熱酸化処理によ
ってＵ溝８表面上に厚さが約５０ｎｍＯ５ｉＯ□層を形
成し、次に、イオン注入によってＰ型不純物であるボー
ン（Ｂ）をＵ溝底の５ｉ０２層を通して半導体基板ｌ内
ヘドープし、そして第２回目の熱酸化処理によって厚さ
約３００ｎｍのＳｉＯ□絶縁層９とするわけである。絶
縁層９の形成後に、ＣＶＤ法によって多結晶シリコンを
ｉ＃８が埋まるように被着して多結晶シリコン層１１を
形成する（第３図）。
多結晶シリコン層１１の溝内以外の部分を除去するため
にポリッシング（研磨）を行って、窒化膜４がストッパ
ーの働きをするので、第４図に示すように溝を充填する
多結晶シリコン層１１Ａを残す。この窒化膜４はポリッ
シングによって傷がついていることもあってエツチング
除去する。
にポリッシング（研磨）を行って、窒化膜４がストッパ
ーの働きをするので、第４図に示すように溝を充填する
多結晶シリコン層１１Ａを残す。この窒化膜４はポリッ
シングによって傷がついていることもあってエツチング
除去する。
次に、別の窒化膜１２（例えば、厚さ７０ｎｍ）をＣＶ
Ｄ法によって全面に形成し、該窒化膜１２上にレジスト
１！（図示せず）を塗布する。ベース領域、コレクタコ
ンタクト領域、拡散抵抗領域などを規定するパターンお
よび溝パターンを有するフォトマスクを先に形成した位
置合わせマークに併せて、露光し、レジスト層を現像す
る。このレジスト層をマスクとして窒化膜１２（第５図
）をエツチングしてエピタキシャル層２のベース形成領
域、コレクタコンタクト形成領域、拡散抵抗形成領域な
どの以外の所定領域を露出する窓と、溝を充填している
多結晶シリコン層１１４を露出する窓とを形成する。そ
して、この窒化膜１２をマスクとして熱酸化処理を行う
ことによって、露出しているシリコンエピタキシャル層
２および多結晶シリコンＦＩＩＩＡを酸化してフィール
ド酸化膜１３および溝上の絶縁膜１４を同時に形成する
（第５図）。フィールド酸化膜１３および絶縁膜１４は
ＳｉＯ□膜であり、その厚さが、例えば、約６００ｒ＋
ｍである。
Ｄ法によって全面に形成し、該窒化膜１２上にレジスト
１！（図示せず）を塗布する。ベース領域、コレクタコ
ンタクト領域、拡散抵抗領域などを規定するパターンお
よび溝パターンを有するフォトマスクを先に形成した位
置合わせマークに併せて、露光し、レジスト層を現像す
る。このレジスト層をマスクとして窒化膜１２（第５図
）をエツチングしてエピタキシャル層２のベース形成領
域、コレクタコンタクト形成領域、拡散抵抗形成領域な
どの以外の所定領域を露出する窓と、溝を充填している
多結晶シリコン層１１４を露出する窓とを形成する。そ
して、この窒化膜１２をマスクとして熱酸化処理を行う
ことによって、露出しているシリコンエピタキシャル層
２および多結晶シリコンＦＩＩＩＡを酸化してフィール
ド酸化膜１３および溝上の絶縁膜１４を同時に形成する
（第５図）。フィールド酸化膜１３および絶縁膜１４は
ＳｉＯ□膜であり、その厚さが、例えば、約６００ｒ＋
ｍである。
以下、バイポーラトランジスタを製造する公知工程に準
じて半導体装置を製造する。例えば、コレクタコンタク
ト領域を形成するために矢印１５で示したようにイオン
注入法によってＮ型不純物を選択的に窒化膜１２を通し
てエピタキシャル層２内へドープしアニール熱処理を行
って、第６図に示すコレクタコンタクト領域１６を形成
する。
じて半導体装置を製造する。例えば、コレクタコンタク
ト領域を形成するために矢印１５で示したようにイオン
注入法によってＮ型不純物を選択的に窒化膜１２を通し
てエピタキシャル層２内へドープしアニール熱処理を行
って、第６図に示すコレクタコンタクト領域１６を形成
する。
次に窒化膜１２を適切なエツチング液によってエツチン
グ除去する。露出したエピタキシャル層２の上に絶縁膜
を形成するために熱酸化処理を行って厚さが、例えば、
約１１００ｎの５ｉＯｚ絶Ｕ、膜１７を形成する（第６
図）。そして、Ｐ型のベース領域１８、Ｎ型のエミッタ
領域１９および拡散抵抗領域（図示しぜす）をイオン注
入法で形成する。
グ除去する。露出したエピタキシャル層２の上に絶縁膜
を形成するために熱酸化処理を行って厚さが、例えば、
約１１００ｎの５ｉＯｚ絶Ｕ、膜１７を形成する（第６
図）。そして、Ｐ型のベース領域１８、Ｎ型のエミッタ
領域１９および拡散抵抗領域（図示しぜす）をイオン注
入法で形成する。
アニール熱処理後に、絶縁膜１７に電極窓をあけ、電極
（エミック電極２０．ベース電極２１．コレクタ電極２
２）を形成して半導体装置が得られる。
（エミック電極２０．ベース電極２１．コレクタ電極２
２）を形成して半導体装置が得られる。
上述の実施例ではＮＰＮバイポーラトランジスタを製造
しているが、ＰＮＰバイパーラトランジスタも公知の製
造工程に準じて製造できる。
しているが、ＰＮＰバイパーラトランジスタも公知の製
造工程に準じて製造できる。
発明の効果
本発明に係る半導体装置の製造方法においては、フィー
ルド酸化膜形成と同時に溝上絶Ｉ！膜形成を行うことに
よって従来２回行われていた熱酸化工＋−“を１四二こ
することかできる。さらに、エピタキシャル層上に最初
に被着する窒化膜に溝用窓と位；７１１合わせマーク用
窓とを同時に形成することが可能となって溝と位置合わ
せマークとの位置すれか４響くなりかつフォトマスクが
１枚で済む。これらのことは製造工程数の削減となって
いる。
ルド酸化膜形成と同時に溝上絶Ｉ！膜形成を行うことに
よって従来２回行われていた熱酸化工＋−“を１四二こ
することかできる。さらに、エピタキシャル層上に最初
に被着する窒化膜に溝用窓と位；７１１合わせマーク用
窓とを同時に形成することが可能となって溝と位置合わ
せマークとの位置すれか４響くなりかつフォトマスクが
１枚で済む。これらのことは製造工程数の削減となって
いる。
第１図から第６図までは本発明に係る製造方法の工ｆ７
を説明する′＋導体装置の概略断面図である。 ■・・・半導体基板、 ２・・・エピタキシャル層
、４・・・窒化膜、 ８・・・溝、９ ・・・を
角縁層、 １１ 、１１Ａ・・・多結晶シリコン層、１２・・・窒
化膜、 １３・・・フィールド酸化膜１４・・・
絶縁膜、 ２０ 、２１ 、２２・・・電極。 ＄１図 第２図 第３図
を説明する′＋導体装置の概略断面図である。 ■・・・半導体基板、 ２・・・エピタキシャル層
、４・・・窒化膜、 ８・・・溝、９ ・・・を
角縁層、 １１ 、１１Ａ・・・多結晶シリコン層、１２・・・窒
化膜、 １３・・・フィールド酸化膜１４・・・
絶縁膜、 ２０ 、２１ 、２２・・・電極。 ＄１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １、複数の半導体素子の間に設けられた溝内に該溝表面
上の絶縁層と半導体充填物とを形成しかつ該溝を絶縁膜
で覆った絶縁層分離構造を有する半導体装置の製造方法
において、半導体基板上に形成したエピタキシャル層の
上に第１窒化膜を形成し、該窒化膜に前記溝に対応する
窓をあけ、該窓を通して前記半導体基板に達する前記溝
を形成し、該溝の表面上に前記絶縁層を形成し、前記溝
を前記半導体充填物でもって満たし、前記第１窒化膜を
除去し、前記半導体充填物と前記エピタキシャル層の所
定領域とを露出する窓を有する第２窒化膜を形成し、次
に、酸化処理によって前記半導体充填物上に前記絶縁膜
をおよび前記エピタキシャル層上にフィールド酸化膜を
同時に形成することを特徴とする半導体装置の製造方法
。 ２、前記第１窒化膜に位置合わせマークに対応する窓を
前記溝に対応する窓と同時にあけることを特徴とする特
許請求の範囲第１項記載の方法。 ３、前記溝表面上の絶縁層が熱酸化による二酸化珪素層
であることを特徴とする特許請求の範囲第１項記載の方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21605884A JPS6195542A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21605884A JPS6195542A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195542A true JPS6195542A (ja) | 1986-05-14 |
Family
ID=16682616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21605884A Pending JPS6195542A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114325A (ja) * | 2009-11-30 | 2011-06-09 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564245A (en) * | 1979-06-14 | 1981-01-17 | Ibm | Method of forming embedded oxide isolating region |
-
1984
- 1984-10-17 JP JP21605884A patent/JPS6195542A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564245A (en) * | 1979-06-14 | 1981-01-17 | Ibm | Method of forming embedded oxide isolating region |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114325A (ja) * | 2009-11-30 | 2011-06-09 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4624047A (en) | Fabrication process for a dielectric isolated complementary integrated circuit | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| JPH06334031A (ja) | 半導体装置の素子分離方法 | |
| US4885261A (en) | Method for isolating a semiconductor element | |
| JPS6355780B2 (ja) | ||
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPS6195542A (ja) | 半導体装置の製造方法 | |
| JPS60145664A (ja) | 半導体装置の製造方法 | |
| JPS6110996B2 (ja) | ||
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPH02306665A (ja) | 半導体装置の製造方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPS6018930A (ja) | 半導体装置の製造法 | |
| JPH0467648A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS6322065B2 (ja) | ||
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPH02138734A (ja) | 半導体装置の製造方法 | |
| JPS61290737A (ja) | 半導体装置の製造方法 | |
| JPH012361A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 |