WO2020158710A1 - 表示装置および表示装置の製造方法、並びに、電子機器 - Google Patents

表示装置および表示装置の製造方法、並びに、電子機器 Download PDF

Info

Publication number
WO2020158710A1
WO2020158710A1 PCT/JP2020/002914 JP2020002914W WO2020158710A1 WO 2020158710 A1 WO2020158710 A1 WO 2020158710A1 JP 2020002914 W JP2020002914 W JP 2020002914W WO 2020158710 A1 WO2020158710 A1 WO 2020158710A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
electrode
substrate
material layer
semiconductor material
Prior art date
Application number
PCT/JP2020/002914
Other languages
English (en)
French (fr)
Inventor
伸一 荒川
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202080010856.0A priority Critical patent/CN113348729A/zh
Priority to US17/425,398 priority patent/US20220102469A1/en
Publication of WO2020158710A1 publication Critical patent/WO2020158710A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/06Electrode terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034Bonding interfaces of the bonding area
    • H01L2224/80357Bonding interfaces of the bonding area being flush with the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Definitions

  • the present disclosure relates to a display device, a display device manufacturing method, and an electronic device.
  • a display device including a light emitting unit using organic electroluminescence and a pixel including the light emitting unit is well known. Such a display device has been attracting attention as a display device capable of high-luminance light emission by low-voltage DC drive.
  • the display device using organic electroluminescence is a self-luminous type and has sufficient responsiveness to high-definition high-speed video signals.
  • a display device to be worn on eyewear such as spectacles and goggles, it is also required that the pixel size is, for example, several microns to 10 microns.
  • a light emitting section using organic electroluminescence is usually composed of an organic layer including a light emitting layer, and a first electrode and a second electrode arranged so as to sandwich the organic layer.
  • the pixel is composed of a drive circuit including a light emitting portion and a transistor for driving the light emitting portion.
  • An image is displayed by scanning a display area in which pixels are arranged in a matrix by a predetermined peripheral circuit.
  • Patent Document 1 discloses a structure in which a light emitting section using organic electroluminescence, a drive circuit for the same, and a peripheral circuit are formed on the same substrate.
  • the characteristics required for a transistor that drives a light-emitting unit that uses organic electroluminescence do not necessarily match the characteristics required for a transistor used for peripheral circuits. If these transistors are formed on the same substrate by a common semiconductor device manufacturing process, the process becomes very complicated, which causes a reduction in yield. Further, it is difficult to cope with miniaturization such as reduction of the substrate size.
  • an object of the present disclosure is to provide a display device which can have favorable characteristics of a transistor used in the display device and can be miniaturized without complicating a semiconductor element manufacturing process, and a method of manufacturing the display device. And to provide an electronic device including such a display device.
  • a display device for achieving the above object, A first substrate having a semiconductor material layer in which a transistor for driving a light emitting portion which constitutes a pixel is formed; A second substrate having a predetermined circuit, Contains The first substrate and the second substrate are attached so that their respective bonding surfaces face each other, A pad opening is provided from the first substrate side toward the pad electrode so that the pad electrode provided on the bonding surface side is exposed at the bottom surface. It is a display device.
  • a method for manufacturing a display device for achieving the above object, A first step of bonding a first substrate having a semiconductor material layer on which a transistor for driving a light emitting portion is formed and a second substrate having a predetermined circuit so that their bonding surfaces face each other; and , A second step of providing a pad opening from the first substrate side toward the pad electrode so that the pad electrode provided on the bonding surface side is exposed at the bottom surface; including, It is a manufacturing method of a display device.
  • the electronic device for achieving the above object is A first substrate having a semiconductor material layer on which a transistor for driving a light emitting portion is formed; A second substrate having a predetermined circuit, Contains The first substrate and the second substrate are attached so that their respective bonding surfaces face each other, A pad opening is provided from the first substrate side toward the pad electrode so that the pad electrode provided on the bonding surface side is exposed at the bottom surface.
  • An electronic device including a display device.
  • FIG. 1 is a conceptual diagram of a display device according to the first embodiment.
  • FIG. 2 is a schematic plan view for explaining the arrangement relationship between the display area and the pad area.
  • FIG. 3 is a schematic perspective view for explaining the stacking relationship between the first substrate and the second substrate.
  • FIG. 4 is a schematic circuit diagram of a pixel.
  • FIG. 5 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region.
  • FIG. 6 is a schematic plan view for explaining the arrangement relationship of the constituent elements in the pad area.
  • 7A and 7B are schematic partial end views for explaining the method for manufacturing the display device according to the first embodiment.
  • FIG. 8A and 8B are schematic partial end views for explaining the manufacturing method of the display device according to the first embodiment, following FIG. 7B.
  • FIG. 9 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 8B.
  • 10 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 9.
  • FIG. 11 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 10.
  • 12 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 11.
  • FIG. 13 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 12.
  • FIG. 14 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 13.
  • FIG. 15 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 14.
  • 16 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 15.
  • FIG. 17 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 16.
  • FIG. 18 is a schematic partial end view for explaining the method for manufacturing the display device according to the first embodiment, following FIG. 17.
  • FIG. 19 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the second embodiment.
  • FIG. 19 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the second embodiment.
  • FIG. 20 is a schematic partial end view for explaining the manufacturing method for the display device according to the second embodiment.
  • FIG. 21 is a schematic partial end view for explaining the method for manufacturing the display device according to the second embodiment, following FIG. 20.
  • FIG. 22 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the third embodiment.
  • FIG. 23 is a schematic partial end view for explaining the manufacturing method for the display device according to the third embodiment.
  • 24 is a schematic partial end view for explaining the manufacturing method of the display device according to the third embodiment, following FIG. 23.
  • FIG. 25 is a schematic partial end view for explaining the manufacturing method of the display device according to the third embodiment, following FIG. 24.
  • FIG. 26 is a schematic partial end view for explaining the manufacturing method of the display device according to the third embodiment, following FIG. 25.
  • 27 is a schematic partial end view for explaining the manufacturing method of the display device according to the third embodiment, following FIG. 26.
  • FIG. 28 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the fourth embodiment.
  • FIG. 29 is a schematic partial end view for explaining the manufacturing method for the display device according to the fourth embodiment.
  • FIG. 30 is a schematic partial end view for explaining the manufacturing method of the display device according to the fourth embodiment, following FIG. 29.
  • FIG. 31 is a schematic partial end view for explaining the manufacturing method of the display device according to the fourth embodiment, following FIG. 30.
  • FIG. 32 is a schematic partial end view for explaining the manufacturing method of the display device according to the fourth embodiment, following FIG. 31.
  • FIG. 33 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the fifth embodiment.
  • FIG. 34 is a schematic plan view for explaining the arrangement relationship of the constituent elements in the pad area.
  • FIG. 35 is a schematic partial end view for explaining the manufacturing method for the display device according to the fifth embodiment.
  • 36 is a schematic partial end view for explaining the manufacturing method of the display device according to the fifth embodiment, following FIG. 35.
  • FIG. 37 is a schematic partial end view for explaining the manufacturing method of the display device according to the fifth embodiment, following FIG. 36.
  • FIG. 38 is a schematic partial end view for explaining the manufacturing method of the display device according to the fifth embodiment, following FIG. 37.
  • FIG. 39 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the sixth embodiment.
  • FIG. 40 is a schematic partial end view for explaining the manufacturing method for the display device according to the sixth embodiment.
  • 41 is a schematic partial end view for explaining the manufacturing method of the display device according to the sixth embodiment, following FIG. 40.
  • 42 is a schematic partial end view for explaining the manufacturing method of the display device according to the sixth embodiment, following FIG. 41.
  • FIG. 43 is a schematic partial end view for explaining the manufacturing method of the display device according to the sixth embodiment, following FIG. 42.
  • FIG. 44 is a schematic partial end view for explaining the manufacturing method of the display device according to the sixth embodiment, following FIG. 43.
  • FIG. 45 is a schematic partial cross-sectional view of a portion including pixels and a portion of the pad region in the display region of the display device according to the seventh embodiment.
  • FIG. 46 is a schematic partial end view for explaining the manufacturing method for the display device according to the seventh embodiment.
  • 47 is a schematic partial end view for explaining the manufacturing method of the display device according to the seventh embodiment, following FIG. 46.
  • FIG. 48 is a schematic partial end view for explaining the method for manufacturing the display device according to the seventh embodiment, following FIG. 48.
  • FIG. 50 is a schematic partial end view for explaining the method for manufacturing the display device according to the eighth embodiment.
  • FIG. 51 is a schematic partial end view for explaining the manufacturing method for the display device according to the eighth embodiment.
  • 52 is a schematic partial end view for explaining the manufacturing method of the display device according to the eighth embodiment, following FIG. 51.
  • FIG. 53 is a schematic partial end view for explaining the manufacturing method of the display device according to the eighth embodiment, following FIG. 52. 54 is a schematic partial end view for explaining the manufacturing method of the display device according to the eighth embodiment, following FIG. 53.
  • FIG. 55 is a schematic partial end view for explaining the manufacturing method for the display device according to the ninth embodiment.
  • FIG. 56 is a schematic partial end view for explaining the method for manufacturing the display device according to the tenth embodiment.
  • FIG. 51 is a schematic partial end view for explaining the manufacturing method for the display device according to the eighth embodiment.
  • 52 is a schematic partial end view for explaining the manufacturing method of the display device according to the eighth embodiment, following FIG. 51
  • FIG. 57 is an external view of a lens-interchangeable single-lens reflex type digital still camera.
  • FIG. 57A shows its front view and
  • FIG. 57B shows its rear view.
  • FIG. 58 is an external view of a head mounted display.
  • FIG. 59 is an external view of a see-through head-mounted display.
  • the display device according to the present disclosure, the display device obtained by the method for manufacturing the display device according to the present disclosure, and the display device used in the electronic device according to the present disclosure (hereinafter, simply referred to as the display device according to the present disclosure.
  • the light emitting unit includes a first electrode, an organic layer, and a second electrode, It can be configured.
  • the pad opening is provided so as to penetrate the semiconductor material layer of the first substrate,
  • the semiconductor material layer located around the pad opening is divided by an insulating structure provided so as to penetrate the semiconductor material layer along the circumference of each pad opening. It can be configured.
  • the insulating structure may be made of an insulating material forming the insulating film.
  • a microlens may be formed on the second electrode, and the insulating structure may be made of an insulating material forming the microlens.
  • the pad opening is provided so as to penetrate the semiconductor material layer of the first substrate,
  • the penetrating surface of the semiconductor material layer is covered with an insulating material, It can be configured.
  • the penetrating surface of the semiconductor material layer may be covered with the insulating material forming the insulating film.
  • a protective film is formed on the second electrode and the penetrating surface of the semiconductor material layer is covered with an insulating material forming the protective film.
  • a color filter is formed on the second electrode, and the penetrating surface of the semiconductor material layer is covered with an insulating material forming the color filter.
  • a microlens may be formed on the second electrode, and the penetrating surface of the semiconductor material layer may be covered with an insulating material forming the microlens.
  • the semiconductor material layer may be provided with an opening in a region wider than the exposed region of the pad electrode.
  • a first connection electrode is provided on the bonding surface of the first substrate, A second connection electrode is provided on the bonding surface of the second substrate, The first connection electrode and the second connection electrode are metal-bonded at the bonding surface, It can be configured.
  • the manufacturing method of the display device includes a first step of bonding a first substrate having a semiconductor material layer on which a transistor for driving a light emitting portion is formed and a second substrate having a predetermined circuit so that their bonding surfaces face each other; and , A second step of providing a pad opening from the first substrate side toward the pad electrode so that the pad electrode provided on the bonding surface side is exposed at the bottom surface; including.
  • the insulating structure may be formed of the insulating material forming the insulating film.
  • a protective film is formed on the first electrode and an insulating structure is formed by an insulating material forming the protective film
  • a color filter is formed on the first electrode and an insulating structure is formed by an insulating material forming the color filter
  • 3. A structure in which a microlens is formed on the first electrode and an insulating structure is formed by an insulating material forming the microlens, Can also be
  • the insulating material layer may be formed of the insulating material forming the insulating film (in other words, the cross section of the semiconductor material layer is covered with the insulating material forming the insulating film).
  • Constitution A structure including a step of forming a protective film on the first electrode and forming an insulating material layer with an insulating material forming the protective film (a cross section of the semiconductor material layer is covered with the insulating material forming the protective film).
  • Constitution 2.
  • a step of forming an opening in a region wider than the exposed region of the pad electrode in the semiconductor material layer It is also possible to adopt a configuration in which
  • the first substrate and the second substrate are made of a substrate such as glass.
  • a substrate in which a semiconductor material layer is formed on the material or a substrate made of a semiconductor material such as silicon can be used.
  • a circuit element such as a transistor can be formed by processing a semiconductor material layer or by appropriately forming a transistor or the like in a well provided in a substrate made of a semiconductor material.
  • the light emitting unit is composed of the first electrode, the organic layer, and the second electrode.
  • the first electrode is an anode electrode for injecting holes into the organic layer
  • the second electrode is a cathode electrode for injecting electrons into the organic layer.
  • the first electrode is configured to have light reflectivity and the second electrode is configured to be light transmissive.
  • the electrode having light reflectivity preferably exhibits a high reflectance with respect to the emission wavelength of the organic layer.
  • the electrode may have a single-layer structure or a laminated structure.
  • the light-transmissive electrode includes indium-tin oxide (including ITO, Indium Tin Oxide, Sn-doped In 2 O 3 , crystalline ITO and amorphous ITO), indium-zinc oxide (IZO, Indium Zinc). Oxide) or other transparent conductive material. In some cases, it is possible to use a metal film that is thin enough to have optical transparency.
  • PVD method physical vapor deposition method
  • CVD method various chemical vapor deposition method
  • It can be formed by a combination of a film method and a known patterning method such as an etching method or a lift-off method.
  • the insulating layer and insulating film used in the display device are formed using a known insulating material such as an inorganic material such as silicon oxide, silicon nitride, and silicon oxynitride, or an organic material such as polyimide. can do.
  • a known insulating material such as an inorganic material such as silicon oxide, silicon nitride, and silicon oxynitride, or an organic material such as polyimide. can do.
  • the display device may be configured to display a monochrome image or may be configured to display a color image.
  • As the value of the resolution of the display device U-XGA (1600, 1200), HD-TV (1920, 1080), Q-XGA (2048, 1536), (3840, 2160), (7680, 4320), etc. Some of the image resolutions can be exemplified, but the values are not limited to these values.
  • the organic layer may have a structure in which a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are sequentially stacked.
  • the hole transporting material, hole transporting material, electron transporting material, and organic light emitting material forming the organic layer are not particularly limited, and known materials can be used.
  • the display device is to display in color, it can be configured to combine an organic layer that emits white light and a color filter.
  • the organic layer including the hole transport layer, the light emitting layer, the electron transport layer, and the like can be shared by a plurality of pixels. Therefore, it is not necessary to separately coat the organic layer for each pixel.
  • the red light emitting organic layer, the green light emitting organic layer, and the blue light emitting organic layer may be separately painted according to the pixel. In this configuration, the finer the pixel pitch, the more difficult it is to individually paint. Therefore, in a display device in which the pixel pitch is in the unit of micrometers, it is preferable that the organic layer for white light emission and the color filter are combined.
  • the organic layer that emits white light may have a laminated structure including a red light emitting layer, a green light emitting layer, and a blue light emitting layer.
  • the organic layer has a laminated structure including a blue light emitting layer that emits blue light and a yellow light emitting layer that emits yellow light, or a laminated structure that includes a blue light emitting layer that emits blue light and an orange light emitting layer that emits orange light.
  • the light emitting material forming the light emitting layer may be fluorescent or phosphorescent.
  • the structure of the light emitting material is not particularly limited, and 4,4-bis(2,2-diphenylbinine)biphenyl (DPVBi) and 2,6-bis[(4′-methoxydiphenylamino)styryl]-1, 5-dicyanonaphthalene (BSN) mixture (red emission), DPVBi and 4,4'-bis[2- ⁇ 4-(N,N-diphenylamino)phenyl ⁇ vinyl]biphenyl (DPAVBi) mixture (blue emission)
  • BSN 5-dicyanonaphthalene
  • DPVBi and 4,4'-bis[2- ⁇ 4-(N,N-diphenylamino)phenyl ⁇ vinyl]biphenyl (DPAVBi) mixture blue emission
  • Well-known materials such as a mixture of DPVBi and coumarin 6 (green light emission) can be used.
  • the hole-transporting material is a material used also for a hole-injection layer that assists injection of holes into the light-emitting layer, and includes copper phthalocyanine, hexaazatriphenylene (HAT), ⁇ -NPD[N,N′-di(1- Well-known materials such as naphthyl)-N,N'-diphenyl-[1,1'-biphenyl]--4,4'-diamine can be exemplified.
  • the electron transporting material is a material used also for an electron injecting layer which assists in injecting electrons into the light emitting layer, and is BCP (2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline).
  • Examples include well-known materials such as metal complexes of 8-hydroxyquinoline or its derivatives and nitrogen-containing heterocyclic derivatives (eg, tris(8-quinolinol)aluminum complex, benzimidazole derivatives, phenanthroline derivatives, imidazopyridine derivatives). it can.
  • Examples of the charge transporting material include a material such as an aminostyryl compound, and a material obtained by co-evaporating a hole transporting material and an electron transporting material.
  • a predetermined circuit such as a source driver that drives a display device can be configured using well-known circuit elements.
  • the vertical scanner and the power supply unit shown in FIG. 1 can also be configured using known circuit elements.
  • the first embodiment relates to a display device, a method for manufacturing the display device, and an electronic device according to the present disclosure.
  • FIG. 1 is a conceptual diagram of the display device according to the first embodiment.
  • the display device 1 shown in FIG. 1 includes a first substrate 10 having a semiconductor material layer in which a transistor for driving a light emitting portion forming a pixel 70 is formed, and a second substrate 20 having a predetermined circuit. There is.
  • the first substrate 10 and the second substrate 20 are attached so that their joint surfaces JS face each other.
  • the pixels 70 are formed in a two-dimensional matrix array on the substrates which are bonded together.
  • the basic configurations of the first substrate 10 and the second substrate 20 will be described later with reference to FIG. 3 described later.
  • the display device 1 is provided for each pixel row arranged along the row direction (X direction in FIG. 1) and along the scanning line WS and the power supply line PS1 and the column direction (Y direction in FIG. 1). It includes a data line DTL provided for each arranged pixel column.
  • Each pixel 70 is arranged in a two-dimensional matrix of N ⁇ M in total, N in the row direction and M in the column direction, in a state of being connected to the scanning line WS, the power supply line PS1, and the data line DTL. ing.
  • the pixels 70 arranged in a two-dimensional matrix form a display area (pixel array section) 80 for displaying an image.
  • the number of rows of the pixels 70 in the display area 80 is M, and the number of the pixels 70 forming each row is N.
  • the numbers of the scanning lines WS and the power supply lines PS1 are M, respectively.
  • the number of data lines DTL is N.
  • the display device 1 includes a common power supply line commonly connected to all the pixels 70.
  • the ground potential is constantly supplied to the common power supply line as a common voltage.
  • the display device 1 further includes various circuits for driving the display area 80, such as a source driver 110, a vertical scanner 120, and a power supply unit 130.
  • a source driver 110 a vertical scanner 120
  • a power supply unit 130 a power supply unit 130.
  • the vertical scanner 120 and the power supply unit 130 are arranged on one end side of the display area 80, but this is merely an example.
  • the display area 80, the source driver 110, the vertical scanner 120, and the power supply unit 130 are integrally configured by the first substrate 10 and the second substrate 20 that are bonded together. That is, the display device 1 is a display device integrated with a driver circuit.
  • a signal LD Sig representing a gradation corresponding to an image to be displayed is input to the source driver 110 from, for example, a device (not shown).
  • the signal LD Sig is, for example, a low-voltage digital signal.
  • the source driver 110 is used to generate an analog signal according to the gradation value of the video signal LD Sig and supply it to the data line DTL as a video signal.
  • the maximum value of the generated analog signal is approximately the same as the power supply voltage supplied to the source driver 110, and the swing range is a signal of about several volts.
  • the vertical scanner 120 supplies a scanning signal to the scanning line WS.
  • the pixels 70 are line-sequentially scanned, for example, in units of rows by this scanning signal. It is assumed that the power supply unit 130 continuously supplies a predetermined power supply voltage V CC (for example, about 10 V) to the power supply line PS1 regardless of the scanning of the scanning line WS. In some cases, the voltage supplied to the power supply line PS1 may be switched according to the scanning of the scanning line WS.
  • V CC for example, about 10 V
  • the pixels 70 are line-sequentially scanned in row units by the scanning signal of the vertical scanner 120.
  • the pixel 70 located at the m-th row and the n-th column is hereinafter referred to as the (n, m)-th pixel 70.
  • N pixels 70 arranged in the m-th row are simultaneously driven.
  • the light emission/non-light emission timing is controlled for each row to which they belong.
  • the display frame rate of the display device 1 is expressed as FR (times/second)
  • the scanning period per line (so-called horizontal scanning period) when the display device 1 is line-sequentially scanned in units of rows is (1/FR). It is less than x (1/M) second.
  • a signal such as the signal LD Sig representing the gray scale described above or a voltage is supplied from the outside. Therefore, a connection pad area for supplying a signal or voltage is provided.
  • FIG. 2 is a schematic plan view for explaining the layout relationship between the display area and the pad area.
  • the pad area 90 is arranged along one end of the display area 80, for example, so as not to hinder the display of images.
  • a plurality of pad electrodes 26 for connection are arranged, for example, at a predetermined interval.
  • FIG. 3 is a schematic perspective view for explaining the stacking relationship between the first substrate and the second substrate.
  • a display area 80 is formed on the first substrate 10, and a predetermined circuit such as a source driver 110, a vertical scanner 120, and a power supply unit 130 is provided on the second substrate 20. .. Therefore, in the semiconductor element manufacturing process of the first substrate 10, it is possible to select a suitable one for manufacturing a transistor for driving the light emitting portion that configures the pixel 70, and to manufacture the semiconductor element of the second substrate 20.
  • the process has an advantage that a suitable one can be selected for manufacturing a transistor that constitutes a predetermined circuit such as the source driver 110.
  • a signal such as a signal LD Sig representing a gradation and a voltage need to be supplied to a predetermined circuit in the second substrate 20. Therefore, it is basically preferable to provide the pad electrode 26 on the second substrate 20 side.
  • a pad opening is provided from the first substrate 10 side toward the pad electrode 26 so that the pad electrode 26 provided on the second substrate 20 is exposed at the bottom surface. .. The pad opening will be described later in detail with reference to FIG.
  • FIG. 4 is a schematic circuit diagram of a pixel.
  • FIG. 4 shows the connection relationship for one pixel 70, more specifically, for the (n, m)th pixel 70.
  • the pixel (display element) 70 includes a current-driven light emitting unit 50 and a drive circuit 71 for driving the light emitting unit 50.
  • the drive circuit 71 includes at least a write transistor TR W for writing a video signal and a drive transistor TR D for supplying a current to the light emitting unit 50. These are composed of p-channel transistors.
  • the drive circuit 71 further includes a capacitance section C S.
  • the capacitor C S is used to hold the voltage of the gate electrode (so-called gate-source voltage) with respect to the source region of the drive transistor TR D.
  • One electrode and the other electrode of the capacitor C S are connected to one source/drain region and the gate electrode of the drive transistor TR D , respectively.
  • the other source/drain region of the drive transistor TR D is connected to the anode electrode of the light emitting section 50.
  • the light emitting unit 50 is a current-driven light emitting unit whose emission brightness changes according to the value of the flowing current, and specifically, is composed of an organic electroluminescence light emitting unit.
  • the light emitting unit 50 has a known configuration and structure including a first electrode (anode electrode), a hole transport layer, a light emitting layer, an electron transport layer, a second electrode (cathode electrode), and the like.
  • the other end (specifically, the second electrode) of the light emitting unit 50 is connected to the common power supply line.
  • a predetermined voltage V CATH (for example, ground potential) is supplied to the common power supply line.
  • the capacity of the light emitting unit 50 is represented by the symbol C EL .
  • the write transistor TR W has a gate electrode connected to the scan line WS, one source/drain region connected to the data line DTL, and the other source/drain region connected to the gate electrode of the drive transistor TR D. Have. As a result, the signal voltage from the data line DTL is written in the capacitor C S via the write transistor TR W.
  • the capacitance part C S is connected between the one source/drain region and the gate electrode of the drive transistor TR D.
  • a power supply voltage V CC is applied to the one source/drain region of the drive transistor TR D from the power supply unit 130 via the power supply line PS1 m .
  • the capacitance section C S is the voltage such (V CC -V Sig), gate of the driving transistor TR D Hold as source voltage.
  • a drain current I ds represented by the following formula (1) flows through the drive transistor TR D , and the light emitting unit 50 emits light with a brightness according to the current value.
  • I ds k ⁇ ((V CC ⁇ V Sig ) ⁇
  • the configuration of the drive circuit 71 described above is merely an example. In practice, the drive circuit can have various configurations.
  • FIG. 5 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region.
  • the first connection electrode 15 is provided on the joint surface JS of the first substrate 10, and the second connection electrode 25 is provided on the joint surface JS of the second substrate 20. Then, the first connection electrode 15 and the second connection electrode 25 are metal-bonded at the bonding surface JS.
  • the second substrate 20 includes a semiconductor material layer 21, an interlayer insulating layer 23, a pad electrode 26 and the like.
  • Transistors that form a predetermined circuit such as the source driver 110, the vertical scanner 120, and the power supply unit 130, are formed in the semiconductor material layer 21.
  • Reference numeral 24 indicates various wiring layers
  • reference numeral 22 indicates a gate electrode of a transistor forming a predetermined circuit.
  • the wiring layer 24 and the electrode 22 are schematic descriptions.
  • the interlayer insulating layer 23 is actually composed of a plurality of layers. For convenience of illustration, the interlayer insulating layer 23 is shown as one layer in the drawing.
  • the first substrate 10 includes a semiconductor material layer 11, an interlayer insulating layer 13, and the like.
  • the various transistors that form the drive circuit 71 described above are formed in the semiconductor material layer 11.
  • Reference numeral 14 indicates various wiring layers
  • reference numeral 12 indicates a gate electrode of a transistor included in the drive circuit 71 and the like.
  • the wiring layer 14 and the electrodes 12 are schematic descriptions.
  • the interlayer insulating layer 13 is actually composed of a plurality of layers. For convenience of illustration, the interlayer insulating layer 13 is shown as one layer in the drawing.
  • the pixel 70 is formed on the first substrate 10.
  • the second electrode 34 formed on the entire surface including the layer 33 is laminated.
  • the light emitting unit 50 includes the first electrode 32, the organic layer 33, and the second electrode 34.
  • the first electrode 32 is connected to the drive circuit provided on the first substrate 10 by the connection plug 31.
  • a protective film 40, a color filter 41, and a microlens 42 are arranged on the second electrode 34.
  • a counter substrate 44 made of, for example, glass or the like is arranged via a sealing resin 43.
  • the first substrate 10 and the second substrate 20 are attached so that their joint surfaces JS face each other.
  • the pad electrode 26 is provided on the joint surface JS side and is formed, for example, in the interlayer insulating layer 23 of the second substrate 20. Further, on the first substrate 10, an insulating film 30, a protective film 40, and an insulating material layer for forming the microlenses (for convenience, the reference numeral 42 is used as it is. The same applies to other embodiments).
  • a pad opening PDOP is provided from the first substrate 10 side toward the pad electrode 26 so that the pad electrode 26 provided on the second substrate 20 is exposed at the bottom surface.
  • the pad opening PDOP is provided so as to penetrate the semiconductor material layer 11 of the first substrate 10, and the semiconductor material layer 11 located around the pad opening PDOP is a semiconductor along the circumference of each pad opening PDOP. It is divided by the insulating structure 30A provided so as to penetrate the material layer 11. As will be described in detail with reference to FIGS. 7 to 18 described later, the insulating structure 30A is formed of an insulating material forming the insulating film 30.
  • FIG. 6 is a schematic plan view for explaining the arrangement relationship of the constituent elements in the pad area.
  • the insulating structure 30A is formed so as to continuously surround the periphery of each pad opening PDOP. Thereby, even if the cross section of the semiconductor material layer 11 is exposed in the opening PDOP, leakage between the pad electrodes 26 that may occur through the semiconductor material layer 11 can be prevented, and electrical reliability is improved. Can be improved.
  • the characteristics of the organic layer 33 are deteriorated by the infiltration of moisture and the absorption of moisture. Since the insulating structure 30 ⁇ /b>A can suppress intrusion of moisture and moisture absorption that may occur through the semiconductor material layer 11, deterioration of the organic layer 33 can also be suppressed.
  • FIGS. 7 to 18 are schematic partial end views of a substrate and the like.
  • the manufacturing method of the display device 1 is A first substrate 10 having a semiconductor material layer 11 on which a transistor for driving the light emitting section 50 is formed, and a second substrate 20 having a predetermined circuit are bonded so that their respective joint surfaces JS face each other. Step 1, and A second step of providing a pad opening PDOP from the first substrate 10 side toward the pad electrode 26 so that the pad electrode 26 provided on the joint surface JS side is exposed at the bottom surface; Is included.
  • the manufacturing method of the display device 1 is On the first substrate 10, Insulating film 30, First electrodes 32 formed on the insulating film 30 and arranged in a matrix, An organic layer 33 formed on the entire surface including the first electrode 32, and A second electrode 34 formed on the entire surface including the organic layer 33, A step of forming a light emitting portion 50 including the first electrode 32, the organic layer 33, and the second electrode 34 by stacking Is included.
  • Step-100 Elements necessary to drive the light emitting unit 50 are formed on the first substrate 10.
  • a transistor or the like is appropriately formed in a well provided in the semiconductor material layer 11 made of a semiconductor material such as silicon.
  • the semiconductor material layer 11 can be formed using, for example, polysilicon, and a channel region and a source/drain region can be formed by performing ion implantation or the like.
  • the various electrodes 12 and the wiring layer 14 are appropriately formed in the interlayer insulating layer 13 (see FIG. 7A).
  • the wiring forming the electrodes 12 and the wiring layer 14 can be formed using a material such as aluminum (Al), and the connection plug (via) connecting the wirings is formed using, for example, tungsten (W). be able to. In some cases, copper (Cu) may be used to form the wiring and the connection plug. The same applies to the electrodes 22 and the wiring layer 24 on the second substrate 20.
  • the first connection electrode 15 used for connection with the second substrate 20 is formed (see FIG. 7B).
  • the first connection electrode 15 is formed using copper (Cu).
  • Step-110 Predetermined circuits such as the source driver 110, the vertical scanner 120, and the power supply unit 130 are formed on the second substrate 20. It is necessary to appropriately form transistors having different threshold characteristics, for example, by reflecting the operating state of each circuit. Similar to the first substrate 10, for example, a transistor or the like is appropriately formed in a well provided in a semiconductor material layer 21 made of a semiconductor material such as silicon. Then, the various electrodes 22 and the wiring layer 24 are appropriately formed in the interlayer insulating layer 23. At the same time, a pad electrode 26 connected to a predetermined circuit is formed. (See Figure 8A).
  • the second connection electrode 25 used for connection with the first substrate 10 is formed (see FIG. 8B).
  • the second connection electrode 25 was formed using copper (Cu).
  • the first substrate 10 and the second substrate 20 are bonded together.
  • the surface is made hydrophilic by performing activation by plasma treatment (see FIG. 9).
  • a heat treatment is applied later to bond them so that the respective joint surfaces JS face each other (see FIG. 10).
  • the first connection electrode 15 and the second connection electrode 25 are metal-bonded at the bonding surface JS to secure electrical connection between the pixel circuit of the first substrate 10 and the drive circuit of the second substrate 20.
  • the semiconductor material layer 11 of the first substrate 10 is thinned by, for example, a chemical mechanical polishing (CMP) technique or the like (see FIG. 11).
  • CMP chemical mechanical polishing
  • an insulating structure is formed in a portion corresponding to the pad region 90.
  • the portion of the semiconductor material layer 11 surrounding the pad opening PDOP is removed to form the annular opening OP (see FIG. 12).
  • the opening OP can be formed by, for example, a method of forming a mask by a lithography technique and then performing dry etching.
  • the width of the groove is about 200 nanometers.
  • the width of the groove is preferably about 100 to 1000 nanometers.
  • FIG. 12 shows a mode in which only the semiconductor material layer 11 is removed, it may be a mode in which the interlayer insulating layer 13 located below is etched (see FIG. 13).
  • the insulating film 30 is formed on the entire surface including the semiconductor material layer 11.
  • the portion of the annular opening OP is also filled with the insulating material forming the insulating film 30 to form the insulating structure 30A (see FIG. 14).
  • the light emitting unit 50 is formed on the first substrate 10.
  • connection plug (via) 31 for connecting the first electrode 32 and the transistor or the like formed in the semiconductor material layer 11 is formed.
  • the opening OP is formed in the portion of the first substrate 10 where the connection plug 31 is to be formed.
  • the opening OP can be formed in the portion of the insulating film 30 and the semiconductor material layer 11 by a method such as forming a mask by a lithography technique and then performing dry etching.
  • the opening diameter is about 500 nanometers.
  • the insulating film 30 is backfilled with about 100 nm, and then, for example, dry etching is performed to expose the wiring at the bottom of the opening OP (see FIG. 15).
  • connection plug 31 can be formed by performing smoothing by a CMP technique or the like (see FIG. 16).
  • TiN x titanium nitride
  • W tungsten
  • the first electrode 32 corresponding to each pixel 70 is formed by a method such as forming a conductive material layer forming the first electrode 32 on the entire surface, forming a mask by a lithography technique, and then performing dry etching. ..
  • the first electrode 32 has a function as an anode electrode and a function as a reflective film, and is made of a material having a high reflectance and a high hole injecting property. Things are desirable.
  • the first electrode 32 can be formed of, for example, a conductive material layer made of chromium (Cr) or the like and having a film thickness set to about 10 to 1000 nanometers.
  • the second electrode 34 is formed on the organic layer 33.
  • the protective film 40 is formed on the entire surface of the portion corresponding to the display region 80 and the pad region 90 (see FIG. 17).
  • the organic layer 33 can be formed, for example, by sequentially stacking a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer from the first electrode 32 side.
  • the light emitting layer of the organic layer 33 can be formed as a light emitting layer for white light emission, for example.
  • color display can be performed by combining with a color filter.
  • the white light emitting layer can be formed, for example, by sequentially stacking a red light emitting layer, a light emitting separation layer, a blue light emitting layer, and a green light emitting layer.
  • it may have a laminated structure including a blue light emitting layer and a yellow light emitting layer, or a laminated structure including a blue light emitting layer and an orange light emitting layer. They emit white light as a whole.
  • the material forming the organic layer 33 is not particularly limited, and a known material can be used.
  • Step-150 Next, after forming a color filter 41 on the protective film 40 in a portion corresponding to the display region 80, a microlens 42 is formed on the entire surface. After that, the counter substrate 44 is attached to the portion corresponding to the display region 80 via the sealing resin 43 (see FIG. 18).
  • the pad electrode 26 is exposed by opening the portion shown by the broken line in FIG. 18 by a method such as forming a mask by lithography and then performing dry etching. Through the above steps, the display device 1 shown in FIG. 5 can be obtained.
  • the pad electrode 26 has been described as being provided on the second substrate 20 side, the pad electrode 26 may be provided on the first substrate 10 side.
  • the pad electrode 26 may be formed in the interlayer insulating layer 13 of the first substrate 10.
  • the second embodiment also relates to a display device, a method for manufacturing the display device, and an electronic device according to the present disclosure.
  • FIG. 19 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in a display region of the display device according to the second embodiment.
  • the display device 1 may be read as the display device 2 in FIG. 1. Similarly, in other embodiments described later, the reading may be appropriately changed.
  • the insulating structure 30B is formed of the insulating material forming the insulating film 30.
  • the difference is that the insulating structure 30B is formed by using the forming process of the connection plug 31. Therefore, a part of the steps can be reduced as compared with the first embodiment.
  • Step-200 First, [Step-100] to [Step-120] described in the first embodiment are performed (see FIG. 11). After that, the insulating film 30 is formed on the entire surface (see FIG. 20).
  • connection plug 31 is formed, and together with this, the insulating structure 30B is formed.
  • the opening OP is formed in a portion of the first substrate 10 where the connection plug 31 is to be formed and a portion where the insulating structure 30B is to be formed (not shown).
  • the insulating film 30 is backfilled by about 100 nm, and then, for example, dry etching is performed.
  • the connection plug 31 can be formed by forming a conductive material layer on the entire surface including the opening and then performing smoothing by a CMP technique or the like, and at the same time, the insulating structure 30B in which the plug 31A is embedded. Can be formed (see FIG. 21).
  • the display device 2 can be obtained by performing the same steps as those described with reference to FIGS. 17 and 18 in the first embodiment.
  • the third embodiment also relates to a display device, a display device manufacturing method, and an electronic device according to the present disclosure.
  • FIG. 22 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in a display region of the display device according to the third embodiment.
  • the insulating structures 30A and 30B were formed of the insulating material forming the insulating film 30.
  • the third embodiment is different in that the insulating structure 40A is formed of an insulating material that forms the protective film 40 on the second electrode 34.
  • the light emitting unit 50 is formed on the first substrate 10. Similar to [Step-140] described in the first embodiment, the connection plug 31 is formed (see FIG. 23). Next, the first electrode 32 corresponding to each pixel 70 is formed, and then, in the portion corresponding to the display region 80, the organic layer 33 including a light emitting layer is formed on the entire surface including the first electrode 32 to form an organic layer. A second electrode 34 is formed on the layer 33. Through the above steps, the light emitting section 50 including the first electrode 32, the organic layer 33, and the second electrode 34 stacked is formed (see FIG. 24 ).
  • an insulating structure is formed in a portion corresponding to the pad region 90.
  • the insulating film 30 and the portion of the semiconductor material layer 11 surrounding the pad opening PDOP are removed to form an annular opening OP (see FIG. 25).
  • FIG. 25 shows the mode in which only the insulating film 30 and the semiconductor material layer 11 are removed, the mode may be such that the underlying interlayer insulating layer 13 is etched (see FIG. 26).
  • the protective film 40 is formed on the entire surface corresponding to the display region 80 and the pad region 90.
  • the insulating structure 40A is formed of the insulating material forming the protective film 40 on the second electrode 34.
  • [Step-150] described in the first embodiment is performed, and the pad electrode 26 is exposed by opening the portion shown by the broken line in FIG.
  • the display device 3 shown in FIG. 22 can be obtained.
  • the fourth embodiment also relates to a display device, a display device manufacturing method, and an electronic device according to the present disclosure.
  • FIG. 28 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the fourth embodiment.
  • the insulating structure 40A is formed of the insulating material that forms the protective film.
  • the third embodiment is different in that the insulating structure 41A is formed of an insulating material forming the color filter 41 on the second electrode 34.
  • the protective film 40 is formed on the entire surface of the portion corresponding to the display region 80 and the pad region 90 (see FIG. 29).
  • an insulating structure is formed in a portion corresponding to the pad region 90.
  • the protective film 40 surrounding the pad opening PDOP, the insulating film 30, and the semiconductor material layer 11 are removed to form an annular opening OP (see FIG. 30).
  • FIG. 30 shows the mode in which only the protective film 40, the insulating film 30, and the semiconductor material layer 11 are removed, the mode may be such that the interlayer insulating layer 13 located below is etched (see FIG. 31). ..
  • the color filter 41 is formed on the entire surface of the portion corresponding to the display region 80 and the pad region 90.
  • the insulating structure 41A is formed of the insulating material forming the color filter 41 on the second electrode 34.
  • [Step-150] described in the first embodiment is performed, and the pad electrode 26 is exposed by opening the portion shown by the broken line in FIG.
  • the display device 4 shown in FIG. 28 can be obtained.
  • the fifth embodiment also relates to a display device, a display device manufacturing method, and an electronic device according to the present disclosure.
  • FIG. 33 is a schematic partial cross-sectional view of a portion including pixels and a portion of a pad region in a display region of the display device according to the fifth embodiment.
  • FIG. 34 is a schematic plan view for explaining the arrangement relationship of the constituent elements in the pad area.
  • the cross section of the semiconductor material layer 11 was exposed in the opening PDOP.
  • the pad opening PDOP is provided so as to penetrate the semiconductor material layer 11 of the first substrate 10, and the penetrating surface of the semiconductor material layer 11 is an insulating material that forms the insulating film 30. Is covered by.
  • the portion covering the penetrating surface is represented by reference numeral 30C.
  • the cross section of the semiconductor material layer 11 is not exposed in the pad opening PDOP. Therefore, it is possible to prevent leakage between the pad electrodes 26 that may occur via the semiconductor material layer 11 and improve electrical reliability. Further, since it is possible to suppress the intrusion of moisture and the moisture absorption that may occur through the semiconductor material layer 11, it is possible to suppress the deterioration of the organic layer 33.
  • the manufacturing method of the display device 5 is also A first substrate 10 having a semiconductor material layer 11 on which a transistor for driving the light emitting section 50 is formed, and a second substrate 20 having a predetermined circuit are bonded so that their respective joint surfaces JS face each other. Step 1, and A second step of providing a pad opening PDOP from the first substrate 10 side toward the pad electrode 26 so that the pad electrode 26 provided on the joint surface JS side is exposed at the bottom surface; Is included.
  • the manufacturing method of the display device 5 is On the first substrate 10, Insulating film 30, First electrodes 32 formed on the insulating film 30 and arranged in a matrix, An organic layer 33 formed on the entire surface including the first electrode 32, and A second electrode 34 formed on the entire surface including the organic layer 33, A step of forming a light emitting portion 50 including the first electrode 32, the organic layer 33, and the second electrode 34 by stacking Is included.
  • FIG. 35 shows the mode in which only the semiconductor material layer 11 is removed, the mode may be such that the interlayer insulating layer 13 located below is etched (see FIG. 36).
  • the insulating film 30 is formed over the entire surface including the semiconductor material layer 11 (see FIG. 37). As a result, the cross section of the semiconductor material layer 11 is also covered with the insulating material forming the insulating film 30.
  • the sixth embodiment also relates to a display device, a display device manufacturing method, and an electronic device according to the present disclosure.
  • FIG. 39 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the sixth embodiment.
  • the penetrating surface of the semiconductor material layer 11 was covered with the insulating material forming the insulating film 30.
  • the sixth embodiment is different in that the penetrating surface of the semiconductor material layer 11 is covered with the insulating material forming the protective film 40.
  • the portion covering the penetrating surface is represented by reference numeral 40B.
  • the opening OP is provided so as to penetrate the semiconductor material layer 11 of the first substrate 10 so as to include the region where the pad opening PDOP is formed (see FIG. 40 ).
  • FIG. 40 shows the mode in which only the insulating film 30 and the semiconductor material layer 11 are removed, the mode may be such that the underlying interlayer insulating layer 13 is etched (see FIG. 41).
  • the protective film 40 is formed on the entire surface including the insulating film 30 (see FIG. 42). As a result, the cross section of the semiconductor material layer 11 is also covered with the insulating material forming the protective film 40.
  • Step-620 Next, [Step-150] described in the first embodiment is performed (see FIGS. 43 and 44). Then, the pad electrode 26 is exposed by opening the portion shown by the broken line in FIG. Through the above steps, the display device 6 shown in FIG. 39 can be obtained.
  • the seventh embodiment also relates to a display device, a display device manufacturing method, and an electronic device according to the present disclosure.
  • FIG. 45 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the seventh embodiment.
  • the penetrating surface of the semiconductor material layer 11 was covered with the insulating material forming the protective film 40.
  • the sixth embodiment is different in that the penetrating surface of the semiconductor material layer 11 is covered with the insulating material forming the color filter 41.
  • the portion covering the penetrating surface is indicated by reference numeral 41B.
  • the opening OP is provided so as to penetrate the semiconductor material layer 11 of the first substrate 10 so as to include the region where the pad opening PDOP is formed (see FIG. 46).
  • FIG. 46 shows a mode in which only the protective layer 40, the insulating film 30, and the semiconductor material layer 11 are removed, a mode in which the interlayer insulating layer 13 located in the lower layer may be etched (see FIG. 47). ..
  • the protective film 40 is formed on the entire surface including the insulating film 30 (see FIG. 42). As a result, the cross section of the semiconductor material layer 11 is also covered with the insulating material forming the protective film 40.
  • Step-720 Next, the color filter 41 is formed on the entire surface including the display area 80 and the pad area 90 (see FIG. 48). Then, after forming the microlens 42 on the entire surface, the counter substrate 44 is attached to the portion corresponding to the display region 80 via the sealing resin 43 (see FIG. 49). Next, the pad electrode 26 is exposed by opening the portion shown by the broken line in FIG. Through the above steps, the display device 7 shown in FIG. 45 can be obtained.
  • the eighth embodiment also relates to a display device, a display device manufacturing method, and an electronic apparatus according to the present disclosure.
  • FIG. 50 is a schematic partial cross-sectional view of a portion including a pixel and a pad region in a display area of a display device according to the eighth embodiment.
  • the penetrating surface of the semiconductor material layer 11 was covered with the insulating material forming the color filter 41.
  • the eighth embodiment is different in that the penetrating surface of the semiconductor material layer 11 is covered with the insulating material forming the microlenses 42.
  • the portion covering the penetrating surface is indicated by reference numeral 42B.
  • the opening OP is provided so as to penetrate the semiconductor material layer 11 of the first substrate 10 so as to include the region where the pad opening PDOP is formed (see FIG. 52 ).
  • FIG. 46 shows a mode in which only the protective layer 40, the insulating film 30, and the semiconductor material layer 11 are removed, a mode in which the interlayer insulating layer 13 located therebelow can be etched (see FIG. 53). ..
  • Step-820 Next, after forming the microlens 42 on the entire surface including the display region 80 and the pad region 90, the counter substrate 44 is attached to the portion corresponding to the display region 80 via the sealing resin 43 (see FIG. 54). As a result, the cross section of the semiconductor material layer 11 is also covered with the insulating material forming the microlenses 42. Then, the pad electrode 26 is exposed by opening the portion shown by the broken line in FIG. Through the above steps, the display device 8 shown in FIG. 50 can be obtained.
  • the ninth embodiment also relates to a display device, a display device manufacturing method, and an electronic device according to the present disclosure.
  • 55 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in a display region of a display device according to the ninth embodiment.
  • the display device 9A has a configuration in which the cross section of the semiconductor material layer 11 is exposed in the pad opening PDOP. However, the semiconductor material layer is provided with an opening in a region wider than the exposed region of the pad electrode 26.
  • the manufacturing method of the display device 9A is also A first substrate 10 having a semiconductor material layer 11 on which a transistor for driving the light emitting section 50 is formed, and a second substrate 20 having a predetermined circuit are bonded so that their respective joint surfaces JS face each other.
  • Step 1 and A second step of providing a pad opening PDOP from the first substrate 10 side toward the pad electrode 26 so that the pad electrode 26 provided on the joint surface JS side is exposed at the bottom surface; Is included.
  • an opening is provided in the semiconductor material layer 11 in the pad region 90 when the connection plug 31 is formed, and an opening smaller than this is provided later to expose the pad electrode 26 at the bottom.
  • the offset material for the two openings described above is, for example, about 5 ⁇ m. Since the cross section of the semiconductor material layer 11 is recessed in the pad opening PDOP, the damage to the semiconductor material layer 11 due to the measurement by the propping, the wire donding process and the like is reduced. As a result, leakage between the pad electrodes 26 is also suppressed.
  • the tenth embodiment also relates to a display device, a display device manufacturing method, and an electronic device according to the present disclosure.
  • FIG. 56 is a schematic partial cross-sectional view of a portion including a pixel and a portion of a pad region in the display region of the display device according to the tenth embodiment.
  • the display device 9B has a pad electrode 26A formed on the insulating film 30.
  • the pad electrode 26A and the pad electrode 26 are electrically connected via the connection plug 31A.
  • the pad electrode 26A is located on the insulating film 30, it is possible to reduce leakage between the pad electrodes and moisture absorption of the organic layer 33.
  • the display device of the present disclosure described above is used as a display unit (display device) of an electronic device in any field that displays a video signal input to an electronic device or a video signal generated in the electronic device as an image or a video.
  • a display unit such as a television set, a digital still camera, a notebook personal computer, a mobile terminal device such as a mobile phone, a video camera, a head mounted display (head mounted display), or the like.
  • the display device of the present disclosure also includes a module having a sealed configuration.
  • a display module formed by attaching a facing portion such as transparent glass to the display area is applicable.
  • the display module may be provided with a circuit unit for inputting/outputting a signal or the like from the outside to the display area, a flexible printed circuit (FPC), or the like.
  • FPC flexible printed circuit
  • a digital still camera and a head mounted display will be illustrated as specific examples of electronic devices using the display device of the present disclosure. However, the specific example illustrated here is merely an example, and the present invention is not limited to this.
  • FIG. 57 is an external view of a lens-interchangeable single-lens reflex type digital still camera.
  • FIG. 57A shows its front view and
  • FIG. 57B shows its rear view.
  • the interchangeable-lens single-lens reflex type digital still camera has, for example, an interchangeable taking lens unit (interchangeable lens) 412 on the front right side of a camera body (camera body) 411, and a photographer holds it on the front left side It has a grip portion 413 for.
  • a monitor 414 is provided at the approximate center of the rear surface of the camera body 411.
  • a viewfinder (eyepiece window) 415 is provided above the monitor 414. By looking through the viewfinder 415, the photographer can visually recognize the optical image of the subject guided from the taking lens unit 412 and determine the composition.
  • the display device of the present disclosure can be used as the viewfinder 415 in the lens interchangeable single-lens reflex type digital still camera having the above configuration. That is, the lens interchangeable single-lens reflex type digital still camera according to this example is manufactured by using the display device of the present disclosure as the viewfinder 415.
  • FIG. 58 is an external view of a head mounted display.
  • the head mounted display has, for example, ear hooks 512 to be mounted on the head of the user, on both sides of a display unit 511 in the form of glasses.
  • the display device of the present disclosure can be used as the display unit 511. That is, the head mounted display according to this example is manufactured by using the display device of the present disclosure as the display unit 511.
  • FIG. 59 is an external view of a see-through head-mounted display.
  • the see-through head mount display 611 includes a main body 612, an arm 613, and a lens barrel 614.
  • the body 612 is connected to the arm 613 and the eyeglasses 600. Specifically, the end portion of the main body portion 612 in the long side direction is connected to the arm 613, and one side surface of the main body portion 612 is connected to the eyeglasses 600 via a connecting member.
  • the main body 612 may be directly attached to the head of the human body.
  • the main body 612 includes a control board for controlling the operation of the see-through head mounted display 611 and a display section.
  • the arm 613 connects the main body 612 and the lens barrel 614 and supports the lens barrel 614. Specifically, the arm 613 is coupled to the end of the main body 612 and the end of the lens barrel 614, respectively, and fixes the lens barrel 614. Further, the arm 613 incorporates a signal line for communicating data related to an image provided from the main body 612 to the lens barrel 614.
  • the lens barrel 614 projects image light provided from the main body 612 via the arm 613 toward the eyes of the user wearing the see-through head-mounted display 611 through the eyepiece lens.
  • the display device of the present disclosure can be used for the display portion of the main body portion 612.
  • the technology of the present disclosure can also have the following configurations.
  • the light emitting unit includes a first electrode, an organic layer, and a second electrode,
  • the pad opening is provided so as to penetrate the semiconductor material layer of the first substrate, The semiconductor material layer located around the pad opening is divided by an insulating structure provided so as to penetrate the semiconductor material layer along the circumference of each pad opening.
  • the insulating structure is formed of an insulating material forming an insulating film, The display device according to [A3].
  • a protective film is formed on the second electrode, The insulating structure is formed of an insulating material forming a protective film, The display device according to [A3].
  • a color filter is formed on the second electrode, The insulating structure is formed of an insulating material that constitutes the color filter, The display device according to [A3].
  • a microlens is formed on the second electrode, The insulating structure is formed by the insulating material that constitutes the microlens, The display device according to [A3].
  • the pad opening is provided so as to penetrate the semiconductor material layer of the first substrate, The penetrating surface of the semiconductor material layer is covered with an insulating material, The display device according to [A2].
  • the penetrating surface of the semiconductor material layer is covered with an insulating material forming an insulating film, The display device according to [A8].
  • a protective film is formed on the second electrode, The penetrating surface of the semiconductor material layer is covered with an insulating material forming a protective film, The display device according to [A8].
  • a color filter is formed on the second electrode, The penetrating surface of the semiconductor material layer is covered with an insulating material forming a color filter, The display device according to [A8].
  • a microlens is formed on the second electrode, The penetrating surface of the semiconductor material layer is covered with an insulating material forming a microlens, The display device according to [A8].
  • the semiconductor material layer is provided with an opening of a region wider than the exposed region of the pad electrode, The display device according to [A1] or [A2].
  • a first connection electrode is provided on the bonding surface of the first substrate, A second connection electrode is provided on the bonding surface of the second substrate, The first connection electrode and the second connection electrode are metal-bonded at the bonding surface, The display device according to any one of [A1] to [A13].
  • [B4] Forming an insulating structure with an insulating material forming an insulating film; The method for manufacturing a display device according to [B3].
  • [B5] Includes a step of forming a protective film on the first electrode, An insulating structure is formed by an insulating material that forms the protective film, The method for manufacturing a display device according to [B3].
  • [B6] Including a step of forming a color filter on the first electrode, An insulating structure is formed by the insulating material that constitutes the color filter, The method for manufacturing a display device according to [B3].
  • [B7] Including a step of forming a microlens on the first electrode, Forming an insulating structure with an insulating material forming a microlens; The method for manufacturing a display device according to [B3].
  • [B8] Between the first step and the second step, Providing an opening through the semiconductor material layer of the first substrate so as to include a region where the pad opening is formed, and A step of forming an insulating material layer on the entire surface including the opening, I do, The method for manufacturing a display device according to [B2].
  • An insulating material layer is formed of an insulating material forming an insulating film, The method for manufacturing a display device according to [B8].
  • [B10] Includes a step of forming a protective film on the first electrode, An insulating material layer is formed of an insulating material forming the protective film, The method for manufacturing a display device according to [B3].
  • [B11] Including a step of forming a color filter on the first electrode, An insulating material layer is formed of an insulating material forming a color filter, The method for manufacturing a display device according to [B3].
  • [B12] Including a step of forming a microlens on the first electrode, An insulating material layer is formed of an insulating material forming a microlens, The method for manufacturing a display device according to [B3].
  • [B13] Between the first step and the second step, A step of forming an opening in a region wider than the exposed region of the pad electrode in the semiconductor material layer, I do, The method for manufacturing a display device according to [B3].
  • the light emitting unit includes a first electrode, an organic layer, and a second electrode,
  • the pad opening is provided so as to penetrate the semiconductor material layer of the first substrate, The semiconductor material layer located around the pad opening is divided by an insulating structure provided so as to penetrate the semiconductor material layer along the circumference of each pad opening.
  • the insulating structure is formed of an insulating material forming an insulating film, The electronic device according to [C3].
  • a protective film is formed on the second electrode, The insulating structure is formed of an insulating material forming a protective film, The electronic device according to [C3].
  • a color filter is formed on the second electrode, The insulating structure is formed of an insulating material that constitutes the color filter, The electronic device according to [C3].
  • a microlens is formed on the second electrode, The insulating structure is formed by the insulating material that constitutes the microlens, The electronic device according to [C3].
  • the pad opening is provided so as to penetrate the semiconductor material layer of the first substrate, The penetrating surface of the semiconductor material layer is covered with an insulating material, The electronic device according to the above [C2].
  • the penetrating surface of the semiconductor material layer is covered with an insulating material forming an insulating film, The electronic device according to [C8].
  • a protective film is formed on the second electrode, The penetrating surface of the semiconductor material layer is covered with an insulating material forming a protective film, The electronic device according to [C8].
  • a color filter is formed on the second electrode, The penetrating surface of the semiconductor material layer is covered with an insulating material forming a color filter, The electronic device according to [C8].
  • a microlens is formed on the second electrode, The penetrating surface of the semiconductor material layer is covered with an insulating material forming a microlens, The electronic device according to [C8].
  • the semiconductor material layer is provided with an opening of a region wider than the exposed region of the pad electrode, The electronic device according to [C1] or [C2].
  • a first connection electrode is provided on the bonding surface of the first substrate, A second connection electrode is provided on the bonding surface of the second substrate, The first connection electrode and the second connection electrode are metal-bonded at the bonding surface, The electronic device according to any one of [C1] to [C13].
  • Insulating structure 40B... Insulating material covering cross section of semiconductor material layer, 41... Color filter, 41A... Insulating structure, 41B... Insulating material covering the cross section of the semiconductor material layer, 42... Microlens, 42B... Insulating material covering the cross section of the semiconductor material layer, 43... Sealing resin, 44... Counter substrate, 50... Light emitting part, 70... Pixel, 71... Driving circuit, 80... Display area, 90... Pad area, 110... Source driver, 120... Vertical scanner, 130... Power supply section , WS...scanning line, DTL...data line, PS1...feeding line, TR W ...writing transistor, TR D ...driving transistor, C S ...capacitance section, C EL ... -Capacity of light emitting unit, 411...
  • Camera body unit 412... Photographing lens unit, 413... Grip unit, 414... Monitor, 415... Viewfinder, 511... Eyeglass-shaped display Part, 512... ear hook part, 600... glasses, 611... see-through head mount display, 612... body part, 613... arm, 614... barrel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置は、画素を構成する発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、所定の回路を有する第2基板とを含んでおり、第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている。

Description

表示装置および表示装置の製造方法、並びに、電子機器
 本開示は、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 有機エレクトロルミネッセンスを用いた発光部、及び、係る発光部を含む画素を備えた表示装置が周知である。係る表示装置は、低電圧直流駆動による高輝度発光が可能な表示装置として注目されている。
 有機エレクトロルミネッセンスを用いた表示装置は、自発光型であり、更には、高精細度の高速ビデオ信号に対しても充分な応答性を有する。眼鏡やゴーグルなどといったアイウェアに装着するための表示装置にあっては、例えば、画素サイズを数ミクロンメートルないし10ミクロンメートル程度とするといったことも求められている。
 有機エレクトロルミネッセンスを用いた発光部は、通常、発光層を含む有機層と、有機層を挟むように配置された第1電極および第2電極とから構成される。画素は、発光部と発光部を駆動するトランジスタ等から成る駆動回路から構成されている。そして、画素がマトリクス状に配置された表示領域が、所定の周辺回路によって走査されることによって、画像が表示される。特許文献1には、有機エレクトロルミネッセンスを用いた発光部とその駆動回路、更には、周辺回路が同一基板上に形成された構造が開示されている。
特開2014-89803号公報
 有機エレクトロルミネッセンスを用いた発光部を駆動するトランジスタに要求される特性と、周辺回路に用いられるトランジスタに要求される特性とは、必ずしも一致するものではない。共通の半導体素子製造プロセスによってこれらのトランジスタを同一基板に形成するとすれば、工程が非常に複雑となり、歩留まりの低下の要因となる。また、基板サイズの縮小といった小型化への対応も困難である。
 従って、本開示の目的は、半導体素子製造プロセスを複雑にすることなく、表示装置に用いられるトランジスタの特性を好適なものとでき、小型化も図ることができる表示装置および係る表示装置の製造方法、並びに、係る表示装置を備えた電子機器を提供することにある。
 上記の目的を達成するための本開示に係る表示装置は、
 画素を構成する発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、
 所定の回路を有する第2基板と、
を含んでおり、
 第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている、
表示装置である。
 上記の目的を達成するための本開示に係る表示装置の製造方法は、
 発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、所定の回路を有する第2基板とを、それぞれの接合面が対向するように貼り合わせる第1の工程、及び、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部を設ける第2の工程、
を含む、
表示装置の製造方法である。
 上記の目的を達成するための本開示に係る電子機器は、
 発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、
 所定の回路を有する第2基板と、
を含んでおり、
 第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている、
表示装置を備えた電子機器である。
図1は、第1の実施形態に係る表示装置の概念図である。 図2は、表示領域とパッド領域と配置関係を説明するための模式的な平面図である。 図3は、第1基板と第2基板の積層関係を説明するための模式的な斜視図である。 図4は、画素の模式的な回路図である。 図5は、表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。 図6は、パッド領域における構成要素の配置関係を説明するための模式的な平面図である。 図7Aおよび図7Bは、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図8Aおよび図8Bは、図7Bに引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図9は、図8Bに引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図10は、図9に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図11は、図10に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図12は、図11に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図13は、図12に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図14は、図13に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図15は、図14に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図16は、図15に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図17は、図16に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図18は、図17に引き続き、第1の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図19は、第2の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。 図20は、第2の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図21は、図20に引き続き、第2の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図22は、第3の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。 図23は、第3の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図24は、図23に引き続き、第3の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図25は、図24に引き続き、第3の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図26は、図25に引き続き、第3の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図27は、図26に引き続き、第3の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図28は、第4の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。 図29は、第4の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図30は、図29に引き続き、第4の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図31は、図30に引き続き、第4の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図32は、図31に引き続き、第4の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図33は、第5の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。 図34は、パッド領域における構成要素の配置関係を説明するための模式的な平面図である。 図35は、第5の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図36は、図35に引き続き、第5の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図37は、図36に引き続き、第5の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図38は、図37に引き続き、第5の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図39は、第6の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。 図40は、第6の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図41は、図40に引き続き、第6の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図42は、図41に引き続き、第6の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図43は、図42に引き続き、第6の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図44は、図43に引き続き、第6の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図45は、第7の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。 図46は、第7の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図47は、図46に引き続き、第7の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図48は、図47に引き続き、第7の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図49は、図48に引き続き、第7の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図50は、第8の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図51は、第8の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図52は、図51に引き続き、第8の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図53は、図52に引き続き、第8の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図54は、図53に引き続き、第8の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図55は、第9の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図56は、第10の実施形態に係る表示装置の製造方法を説明するための模式的な一部端面図である。 図57は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図57Aにその正面図を示し、図57Bにその背面図を示す。 図58は、ヘッドマウントディスプレイの外観図である。 図59は、シースルーヘッドマウントディスプレイの外観図である。
 以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
 1.本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器、全般に関する説明
 2.第1の実施形態
 3.第2の実施形態
 4.第3の実施形態
 5.第4の実施形態
 6.第5の実施形態
 7.第6の実施形態
 8.第7の実施形態
 9.第8の実施形態
10.第9の実施形態
11.第10の実施形態
12.電子機器の説明、その他
[本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器、全般に関する説明]
 本開示に係る表示装置、本開示に係る表示装置の製造方法により得られる表示装置、及び、本開示に係る電子機器に用いられる表示装置(以下、これらを単に、本開示に係る表示装置と呼ぶ場合がある)にあっては、上述したように、
 画素を構成する発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、
 所定の回路を有する第2基板と、
を含んでおり、
 第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている。
 本開示に係る表示装置において、第1基板上には、
 絶縁膜、
 絶縁膜上に形成され、マトリクス状に配置された第1電極、
 第1電極上を含む全面に形成された有機層、及び、
 有機層上を含む全面に形成された第2電極、
が積層されて形成されており、
 発光部は、第1電極と有機層と第2電極によって構成される、
構成とすることができる。
 上述した好ましい構成を含む本開示に係る表示装置にあっては、
 パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
 パッド開口部の周囲に位置する半導体材料層は、各パッド開口部の周囲に沿って半導体材料層を貫通するように設けられた絶縁構造物によって区分されている、
構成とすることができる。
 この場合において、絶縁構造物は絶縁膜を構成する絶縁材料によって形成されている構成とすることができる。あるいは又、1.第2電極の上には保護膜が形成されており、絶縁構造物は保護膜を構成する絶縁材料によって形成されているといった構成、2.第2電極の上にはカラーフィルタが形成されており、絶縁構造物はカラーフィルタを構成する絶縁材料によって形成されているといった構成、3.第2電極の上にはマイクロレンズが形成されており、絶縁構造物はマイクロレンズを構成する絶縁材料によって形成されているといった構成、とすることもできる。
 あるいは又、上述した好ましい構成を含む本開示に係る表示装置にあっては、
 パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
 半導体材料層の貫通面は絶縁材料によって覆われている、
構成とすることができる。
 この場合において、半導体材料層の貫通面は絶縁膜を構成する絶縁材料によって覆われている構成とすることができる。あるいは又、1.第2電極の上には保護膜が形成されており、半導体材料層の貫通面は保護膜を構成する絶縁材料によって覆われているといった構成、2.第2電極の上にはカラーフィルタが形成されており、半導体材料層の貫通面はカラーフィルタを構成する絶縁材料によって覆われているといった構成、3.第2電極の上にはマイクロレンズが形成されており、半導体材料層の貫通面はマイクロレンズを構成する絶縁材料によって覆われている構成、とすることもできる。
 あるいは又、上述した好ましい構成を含む本開示に係る表示装置において、半導体材料層には、パッド電極の露出領域よりも広い領域の開口が設けられている構成とすることもできる。
 上述した各種の好ましい構成を含む本開示に係る表示装置にあっては、
 第1基板の接合面には第1接続電極が設けられており、
 第2基板の接合面には第2接続電極が設けられており、
第1接続電極と第2接続電極とは、接合面において金属接合されている、
構成とすることができる。
 上述したように、本開示に係る表示装置の製造方法は、
 発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、所定の回路を有する第2基板とを、それぞれの接合面が対向するように貼り合わせる第1の工程、及び、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部を設ける第2の工程、
を含む。
 上述した本開示に係る表示装置の製造方法にあっては、
 第1基板上に、
 絶縁膜、
 絶縁膜上に形成され、マトリクス状に配置された第1電極、
 第1電極上を含む全面に形成された有機層、及び、
 有機層上を含む全面に形成された第2電極、
を積層することによって、第1電極と有機層と第2電極から成る発光部を形成する工程、
を含む、
構成とすることができる。
 この場合において、第1の工程と第2の工程との間に、
 パッド開口部の周囲に位置する半導体材料層を、各パッド開口部の周囲に沿って半導体材料層を貫通するように設けられた絶縁構造物によって区分する工程、
を行う構成とすることができる。
 この場合において、絶縁構造物は絶縁膜を構成する絶縁材料によって形成する構成とすることができる。あるいは又、
 1.第1電極上に保護膜を形成し、保護膜を構成する絶縁材料によって絶縁構造物を形成するといった構成、
 2.第1電極上にカラーフィルタを形成し、カラーフィルタを構成する絶縁材料によって絶縁構造物を形成する構成、
 3.第1電極上にマイクロレンズを形成し、マイクロレンズを構成する絶縁材料によって絶縁構造物を形成するといった構成、
とすることもできる。
 あるいは又、第1の工程と第2の工程との間に、
 パッド開口部が形成される領域を包含するように、第1基板の半導体材料層を貫通するように開口を設ける工程、及び、
 開口を含む全面に絶縁材料層を形成する工程、
を行う構成とすることができる。
 この場合において、絶縁膜を構成する絶縁材料によって絶縁材料層を形成する構成(換言すれば、半導体材料層の断面が絶縁膜を構成する絶縁材料によって覆われている)構成とすることができる。あるいは又、
 1.第1電極上に保護膜を形成する工程を含んでおり、保護膜を構成する絶縁材料によって絶縁材料層を形成する構成(半導体材料層の断面が保護膜を構成する絶縁材料によって覆われている構成)、
 2.第1電極上にカラーフィルタを形成する工程を含んでおり、カラーフィルタを構成する絶縁材料によって絶縁材料層を形成する構成(半導体材料層の断面がカラーフィルタを構成する絶縁材料によって覆われている構成)、
 3. 第1電極上にマイクロレンズを形成する工程を含んでおり、マイクロレンズを構成する絶縁材料によって絶縁材料層を形成する構成(半導体材料層の断面マイクロレンズを構成する絶縁材料によって覆われている構成)、
とすることもできる。
 あるいは又、第1の工程と第2の工程との間に、
 半導体材料層にパッド電極の露出領域よりも広い領域の開口を設ける工程、
を行う構成とすることもできる。
 本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器(以下、これらを単に本開示と呼ぶ場合がある)にあっては、第1基板や第2基板として、ガラス等の基材上に半導体材料層が形成された基板や、シリコン等の半導体材料から成る基板を用いることができる。トランジスタなどの回路要素は、半導体材料層の加工や、半導体材料から成る基板に設けられたウエルにトランジスタ等を適宜形成することなどによって構成することができる。
 上述したように、発光部は、第1電極と有機層と第2電極によって構成される。例えば第1電極は有機層にホールを注入するためのアノード電極であり、第2電極は有機層に電子を注入するためのカソード電極である。有機層で発生した光がカソード電極側へ射出されるといったいわゆるトップエミッション型である場合、第1電極は光反射性を有するように構成され、第2電極は光透過性を有するように構成される。
 光反射性を有する電極は、有機層の発光波長に対して高い反射率を示すことが好ましく、例えば、クロム(Cr)、金(Au)、白金(Pt)、ニッケル(Ni)、銅(Cu)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)などといった金属単体あるいは合金といった金属材料から形成することができる。尚、電極は単層構造であってもよいし積層構造であってもよい。
 また、光透過性を有する電極は、インジウム-錫酸化物(ITO,Indium Tin Oxide,SnドープのIn23、結晶性ITO及びアモルファスITOを含む)、インジウム-亜鉛酸化物(IZO,Indium Zinc Oxide)などの透明導電材料を用いて構成することができる。尚、場合によっては、光透過性を有するほどに薄膜化した金属膜を用いることもできる。
 表示装置に用いられる各種配線などは、例えば、真空蒸着法やスパッタリング法に例示される物理的気相成長法(PVD法)、各種の化学的気相成長法(CVD法)などの周知の成膜方法と、エッチング法やリフトオフ法などの周知のパターニング法との組み合わせによって形成することができる。
 表示装置に用いられる絶縁層や絶縁膜などは、シリコン酸化物、シリコン窒化物、及び、シリコン酸窒化物などといった無機材料、あるいは又、ポリイミドなどの有機材料といった、周知の絶縁材料を用いて形成することができる。
 表示装置は、モノクロ画像を表示する構成であってもよいし、カラー画像を表示する構成であってもよい。表示装置の解像度の値として、U-XGA(1600,1200)、HD-TV(1920,1080)、Q-XGA(2048,1536)の他、(3840,2160)、(7680,4320)等、画像用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
 有機層は、例えば、ホール注入層、ホール輸送層、発光層、電子輸送層、および、電子注入層を順に積層した構造で構成することができる。有機層を構成するホール輸送材料、ホール輸送材料、電子輸送材料、有機発光材料は特に限定するものではなく、周知の材料を用いることができる。
 表示装置をカラー表示とする場合、白色発光の有機層とカラーフィルタとを組み合わせた構成とすることができる。この構成にあっては、ホール輸送層、発光層、電子輸送層などを含む有機層を複数の画素において共通化することができる。従って、有機層を画素毎に個別に塗り分ける必要がない。あるいは又、画素に応じて、赤色発光有機層、緑色発光有機層、青色発光有機層を個別に塗り分けるといった構成とすることもできる。この構成にあっては、画素ピッチが細かくなるほど、個別の塗り分けが困難となる。従って、画素ピッチがミクロンメートル単位であるような表示装置にあっては、白色発光の有機層とカラーフィルタとを組み合わせた構成とすることが好ましい。
 白色光を出射する有機層は、赤色発光層、緑色発光層、及び、青色発光層を含む積層構造を有する形態とすることができる。あるいは又、有機層が、青色を発光する青色発光層および黄色を発光する黄色発光層を含む積層構造や、青色を発光する青色発光層および橙色を発光する橙色発光層を含む積層構造を有する形態とすることができる。これらは、全体として白色を発光する。
 発光層を構成する発光材料は、蛍光性のものであってもよいし、燐光性のものであってもよい。発光材料の構成は特に限定するものではなく、4,4-ビス(2,2-ジフェニルビニン)ビフェニル(DPVBi)と2,6-ビス[(4’-メトキシジフェニルアミノ)スチリル]-1,5-ジシアノナフタレン(BSN)の混合物(赤色発光)、DPVBiと4,4’-ビス[2-{4-(N,N-ジフェニルアミノ)フェニル}ビニル]ビフェニル(DPAVBi)の混合物(青色発光)、DPVBiとクマリン6の混合物(緑色発光)などといった周知の材料を用いることができる。また、各色の発光層は、上述した発光材料に加え、電子やホールといったキャリアの輸送性材料などを適宜加えて構成することができる。
 ホール輸送性材料は発光層へのホールの注入を助けるホール注入層などにも用いられる材料であって、銅フタロシアニン、ヘキサアザトリフェニレン(HAT)、α-NPD〔N,N'-di(1-naphthyl)-N,N'-diphenyl-〔1,1'-biphenyl 〕- 4,4'-diamineなどといった周知の材料を例示することができる。また、電子輸送性材料は、発光層への電子の注入を助ける電子注入層などにも用いられる材料であって、BCP(2,9-ジメチル-4,7-ジフェニル-1,10-フェナントロリン)、8-ヒドロキシキノリン又はその誘導体の金属錯体や含窒素複素環誘導体(例えば、トリス(8-キノリノール)アルミニウム錯体、ベンズイミダゾール誘導体、フェナントロリン誘導体、イミダゾピリジン誘導体)などといった周知の材料を例示することができる。両電荷輸送性材料としては、アミノスチリル化合物などといった材料の他、ホール輸送性材料と電子輸送性材料とが共蒸着されて成る材料を挙げることができる。
 表示装置を駆動するソースドライバなどの所定の回路は、周知の回路素子を用いて構成することができる。例えば、図1に示す垂直スキャナーや電源部などについても、周知の回路素子を用いて構成することができる。
 また、本開示の表示装置を備えた電子機器として、直視型や投射型の表示装置の他、画像表示機能を備えた各種の電子機器を例示することができる。
 本明細書における各種の条件は、厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。
[第1の実施形態]
 第1の実施形態は、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図1は、第1の実施形態に係る表示装置の概念図である。
 図1に示す表示装置1は、画素70を構成する発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板10と、所定の回路を有する第2基板20とを含んでいる。第1基板10と第2基板20とは、それぞれの接合面JSが対向するように貼り合わされている。画素70は、貼り合わされている基板上に、2次元マトリクス状に配列して形成されている。第1基板10および第2基板20の基本的な構成については後述する図3を参照して後ほど説明する。
 表示装置1は、行方向(図1においてX方向)に沿って配された画素行毎に設けられた、走査線WSおよび給電線PS1、並びに、列方向(図1においてY方向)に沿って配された画素列毎に設けられたデータ線DTLを含んでいる。各画素70は、走査線WSおよび給電線PS1、並びに、データ線DTLに接続された状態で、行方向にN個、列方向にM個、合計N×M個の2次元マトリクス状に配列されている。
 2次元マトリクス状に配列された画素70によって、画像を表示する表示領域(画素アレイ部)80が構成される。表示領域80における画素70の行数はMであり、各行を構成する画素70の数はNである。
 走査線WSおよび給電線PS1の本数は、それぞれM本である。第m行目(但し、m=1,2・・・,M)の画素70は、第m番目の走査線WSmおよび第m番目の給電線PS1mに接続されており、1つの画素行を構成する。また、データ線DTLの本数はN本である。第n列目(但し、n=1,2・・・,N)の画素70は、第n番目のデータ線DTLnに接続されている。
 尚、図1では記載を省略しているが、表示装置1は、全ての画素70に共通に接続される共通給電線を備えている。共通給電線には、共通の電圧として例えば接地電位が定常的に供給される。
 表示装置1は、更に、表示領域80を駆動するための、ソースドライバ110、垂直スキャナー120、及び、電源部130といった各種回路を備えている。尚、図1に示す例において、垂直スキャナー120、及び、電源部130はそれぞれ、表示領域80の一端側に配置されているとしたが、これは例示に過ぎない。
 表示領域80、ソースドライバ110、垂直スキャナー120、及び、電源部130は、貼り合わされている第1基板10と第2基板20とによって一体として構成されている。即ち、表示装置1は、ドライバ回路一体型の表示装置である。
 ソースドライバ110には、例えば図示せぬ装置から、表示すべき画像に応じた階調を表す信号LDSigが入力される。信号LDSigは、例えば低電圧のデジタル信号である。ソースドライバ110は、映像信号LDSigの階調値に応じたアナログ信号を生成し、映像信号としてデータ線DTLに供給するために用いられる。生成するアナログ信号は、最大値はソースドライバ110に供給される電源電圧と略同等であって、振れ幅は数ボルト程度といった信号である。
 垂直スキャナー120は、走査線WSに走査信号を供給する。この走査信号によって、画素70は例えば行単位で線順次走査される。電源部130は、走査線WSの走査とは無関係に、給電線PS1に所定の電源電圧VCC(例えば10ボルト程度)を継続して供給するとして説明する。尚、場合によっては、走査線WSの走査に対応して、給電線PS1に供給する電圧を切り替えるといった構成であってもよい。
 表示装置1は、例えばカラー表示の表示装置であり、行方向に並ぶ3つの画素70から成る群が1つのカラー画素を構成する。従って、N’=N/3とすれば、表示領域80には、行方向にN’個、列方向にM個、合計N’×M個のカラー画素が配列される。
 上述したように、垂直スキャナー120の走査信号によって、画素70は行単位で線順次走査される。第m行、第n列目に位置する画素70を、以下、第(n,m)番目の画素70と呼ぶ。
 表示装置1にあっては、第m行目に配列されたN個の画素70が同時に駆動される。換言すれば、行方向に沿って配されたN個の画素70にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。表示装置1の表示フレームレートをFR(回/秒)と表せば、表示装置1を行単位で線順次走査するときの1行当たりの走査期間(いわゆる水平走査期間)は、(1/FR)×(1/M)秒未満である。
 表示装置1にあっては、例えば上述した階調を表す信号LDSigなどといった信号や電圧が外部から供給される。このため、信号や電圧を供給するための接続用パッド領域が設けられている。
 図2は、表示領域とパッド領域と配置関係を説明するための模式的な平面図である。
 パッド領域90は、画像の表示に支障がないように、例えば表示領域80の一端に沿うように配置されている。パッド領域90には、接続用のパッド電極26が、例えば所定の間隔を空けて複数配置されている。
 図3は、第1基板と第2基板の積層関係を説明するための模式的な斜視図である。
 図3に示すように、第1基板10には表示領域80が形成され、第2基板20には、ソースドライバ110、垂直スキャナー120、及び、電源部130といった、所定の回路が設けられている。このため、第1基板10の半導体素子製造プロセスは、画素70を構成する発光部を駆動するためのトランジスタの製造に関して好適なものを選択することができ、また、第2基板20の半導体素子製造プロセスは、ソースドライバ110などの所定の回路を構成するトランジスタの製造に好適なものを選択することができるといった利点を備えている。
 階調を表す信号LDSigなどといった信号や電圧は、基本的には、第2基板20における所定の回路に供給される必要がある。このため、基本的には、パッド電極26を第2基板20側に設けることが好ましい。図3では記載を省略しているが、第2基板20に設けられたパッド電極26が底面に露出するように、第1基板10側からパッド電極26に向けてパッド開口部が設けられている。パッド開口部については、後述する図5などを参照して、後で詳しく説明する。
 以上、表示装置1の概要について説明した。次いで、画素70の詳細について説明する。
 先ず、画素70の回路構成について説明する。図4は、画素の模式的な回路図である。尚、図示の都合上、図4においては、1つの画素70、より具体的には、第(n,m)番目の画素70についての結線関係を示した。
 図4に示すように、画素(表示素子)70は、電流駆動型の発光部50、及び、発光部50を駆動するための駆動回路71を備えている。駆動回路71は、映像信号を書き込むための書込みトランジスタTRWと、発光部50に電流を流す駆動トランジスタTRDとを少なくとも含んでいる。これらは、pチャネル型トランジスタから構成されている。
 駆動回路71は、更に、容量部CSを備えている。容量部CSは、駆動トランジスタTRDのソース領域に対するゲート電極の電圧(所謂ゲート・ソース間電圧)を保持するために用いられる。画素70の発光時において、駆動トランジスタTRDの一方のソース/ドレイン領域(図4において給電線PS1に接続されている側)はソース領域として働き、他方のソース/ドレイン領域はドレイン領域として働く。
 容量部CSを構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタTRDの一方のソース/ドレイン領域とゲート電極に接続されている。駆動トランジスタTRDの他方のソース/ドレイン領域は、発光部50のアノード電極に接続されている。
 発光部50は、流れる電流値に応じて発光輝度が変化する電流駆動型の発光部であって、具体的には、有機エレクトロルミネッセンス発光部から成る。発光部50は、第1電極(アノード電極)、ホール輸送層、発光層、電子輸送層、及び、第2電極(カソード電極)等から成る周知の構成や構造を有する。
 発光部50の他端(具体的には、第2電極)は、共通給電線に接続されている。共通給電線には所定の電圧VCATH(例えば接地電位)が供給される。尚、発光部50の容量を符号CELで表す。発光部50の容量CELが小さくて画素70を駆動する上で支障を生ずるなどといった場合には、必要に応じて、発光部50に対して並列に接続される補助容量を設ければよい。
 書込みトランジスタTRWは、走査線WSに接続されるゲート電極と、データ線DTLに接続される一方のソース/ドレイン領域と、駆動トランジスタTRDのゲート電極に接続される他方のソース/ドレイン領域とを有する。結果として、データ線DTLからの信号電圧は、書込みトランジスタTRWを介して容量部CSに書き込まれる。
 上述したように、容量部CSは、駆動トランジスタTRDの一方のソース/ドレイン領域とゲート電極との間に接続されている。駆動トランジスタTRDの一方のソース/ドレイン領域には電源部130から給電線PS1mを介して電源電圧VCCが印加される。データ線DTLからの映像信号電圧VSigが書込みトランジスタTRWを介して容量部CSに書き込まれると、容量部CSは(VCC-VSig)といった電圧を、駆動トランジスタTRDのゲート・ソース間電圧として保持する。駆動トランジスタTRDには、以下の式(1)で表すドレイン電流Idsが流れ、発光部50は電流値に応じた輝度で発光する。
ds=k・μ・((VCC-VSig)-|Vth|)2  (1)
 尚、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
th:閾値電圧
ox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
 尚、上述した駆動回路71の構成は一例に過ぎない。実際には、駆動回路は種々の構成をとり得る。
 以上、画素70の回路構成について説明した。引き続き、表示装置1を構成する各種構成要素の立体的な配置関係について説明する。図5は、表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 第1基板10の接合面JSには第1接続電極15が設けられており、第2基板20の接合面JSには第2接続電極25が設けられている。そして、第1接続電極15と第2接続電極25とは、接合面JSにおいて金属接合されている。
 第2基板20は、半導体材料層21、層間絶縁層23、及び、パッド電極26などを含んでいる。ソースドライバ110、垂直スキャナー120、及び、電源部130といった、所定の回路を構成するトランジスタは、半導体材料層21に形成されている。符号24は各種の配線層を示し、符号22は所定の回路を構成するトランジスタのゲート電極などを示す。尚、配線層24や電極22は模式的な記載である。また、層間絶縁層23は、実際には複数の層から構成される。図示の都合上、図では層間絶縁層23を1層で示した。
 第1基板10は、半導体材料層11、及び、層間絶縁層13などを含んでいる。上述した駆動回路71を構成する各種のトランジスタは、半導体材料層11に形成されている。符号14は各種の配線層を示し、符号12は駆動回路71を構成するトランジスタのゲート電極などを示す。尚、配線層14や電極12は模式的な記載である。また、層間絶縁層13は、実際には複数の層から構成される。図示の都合上、図では層間絶縁層13を1層で示した。
 先ず、表示領域80における画素70を含む部分の構成について説明する。画素70は、第1基板10上に形成されている。第1基板10上には、絶縁膜30、絶縁膜30上に形成され、マトリクス状に配置された第1電極32、第1電極32上を含む全面に形成された有機層33、及び、有機層33上を含む全面に形成された第2電極34が積層されて形成されている。そして、発光部50は、第1電極32と有機層33と第2電極34によって構成される。第1電極32は、接続プラグ31によって、第1基板10に設けられた駆動回路に接続される。第2電極34の上には、保護膜40、カラーフィルタ41、マイクロレンズ42が配置されている。更に、封止樹脂43を介して、例えばガラス等から成る対向基板44が配置されている。
 引き続き、パッド領域90の部分の構成について説明する。第1基板10と第2基板20とは、それぞれの接合面JSが対向するように貼り合わされている。そして、パッド電極26は接合面JS側に設けられており、例えば、第2基板20の層間絶縁層23内に形成されている。また、第1基板10の上には、絶縁膜30、保護膜40、マイクロレンズを形成する際の絶縁材料層(便宜上、符号42をそのまま用いる。他の実施形態においても同様である)が積層されている。第2基板20に設けられたパッド電極26が底面に露出するように、第1基板10側からパッド電極26に向けてパッド開口部PDOPが設けられている。
 パッド開口部PDOPは第1基板10の半導体材料層11を貫通するように設けられており、パッド開口部PDOPの周囲に位置する半導体材料層11は、各パッド開口部PDOPの周囲に沿って半導体材料層11を貫通するように設けられた絶縁構造物30Aによって区分されている。後述する図7ないし図18を参照して詳しく説明するが、絶縁構造物30Aは絶縁膜30を構成する絶縁材料によって形成されている。
 図6は、パッド領域における構成要素の配置関係を説明するための模式的な平面図である。
 図6に示すように、絶縁構造物30Aは、各パッド開口部PDOPの周囲を連続して囲むように形成されている。これによって、開口部PDOPに半導体材料層11の断面が露出した状態であっても、半導体材料層11を介して生じ得るパッド電極26間でのリークを防ぐことができ、電気的な信頼性を向上させることができる。
 また、有機層33の特性は水分の浸入や吸湿によって劣化する。絶縁構造物30Aによって、半導体材料層11を介して生じ得る水分の浸入や吸湿を抑制することができるので、有機層33の劣化も抑制することができる。
 以上、表示装置1を構成する各種構成要素の立体的な配置関係について説明した。引き続き、基板などの模式的な一部端面図である図7ないし図18を参照して、表示装置1の製造方法について説明する。
 表示装置1の製造方法は、
 発光部50を駆動するためのトランジスタが形成された半導体材料層11を有する第1基板10と、所定の回路を有する第2基板20とを、それぞれの接合面JSが対向するように貼り合わせる第1の工程、及び、
 接合面JS側に設けられたパッド電極26が底面に露出するように、第1基板10側からパッド電極26に向けてパッド開口部PDOPを設ける第2の工程、
を含んでいる。また、表示装置1の製造方法は、
 第1基板10上に、
 絶縁膜30、
 絶縁膜30上に形成され、マトリクス状に配置された第1電極32、
 第1電極32上を含む全面に形成された有機層33、及び、
 有機層33上を含む全面に形成された第2電極34、
を積層することによって、第1電極32と有機層33と第2電極34から成る発光部50を形成する工程、
を含んでいる。
 そして、表示装置1の製造方法にあっては、第1の工程と第2の工程との間に、
 パッド開口部PDOPの周囲に位置する半導体材料層11を、各パッド開口部PDOPの周囲に沿って半導体材料層11を貫通するように設けられた絶縁構造物30Aによって区分する工程、
を行う。後述する第2の実施形態ないし第4の実施形態についても同様である。
 以下、表示装置1の製造方法について詳しく説明する。
  [工程-100]
 第1基板10に、発光部50を駆動する為に必要な素子を形成する。例えば、シリコン等の半導体材料から成る半導体材料層11に設けられたウエルにトランジスタ等を適宜形成する。半導体材料層11は、例えばポリシリコンを用いて形成することができ、イオン注入などを施すことでチャネル領域やソース/ドレイン領域を形成することができる。その後、各種電極12や配線層14を、層間絶縁層13内に適宜形成する(図7A参照)。
 電極12や配線層14を形成する配線は例えばアルミニウム(Al)などの材料を用いて形成することができ、配線間を接続する接続プラグ(ビア)は例えばタングステン(W)などを用いて形成することができる。また、場合によっては、銅(Cu)を用いて配線や接続プラグを形成することもできる。第2基板20における電極22や配線層24などについても同様である。
 次いで、第2基板20との接続に用いられる第1接続電極15を形成する(図7B参照)。ここでは、銅(Cu)を用いて第1接続電極15を形成した。
  [工程-110]
 第2基板20に、ソースドライバ110、垂直スキャナー120、及び、電源部130といった、所定の回路を形成する。各回路の動作状態などを反映して、例えば、閾値特性が異なるトランジスタを適宜形成するといったことが必要となる。第1基板10と同様に、例えば、シリコン等の半導体材料から成る半導体材料層21に設けられたウエルにトランジスタ等を適宜形成する。その後、各種電極22や配線層24を、層間絶縁層23内に適宜形成する。また、併せて、所定の回路に接続されるパッド電極26を形成する。(図8A参照)。
 次いで、第1基板10との接続に用いられる第2接続電極25を形成する(図8B参照)。ここでは、銅(Cu)を用いて第2接続電極25を形成した。
  [工程-120]
 第1基板10と第2基板20とを接合する。例えば、第1基板10と第2基板20とを対向させた状態で、プラズマ処理による活性化を施すことによって表面を親水化する(図9参照)。そして、両者を密着させたのちに後に熱処理を加えて、それぞれの接合面JSが対向するように貼り合わせる(図10参照)。第1接続電極15と第2接続電極25とは、接合面JSにおいて金属接合され、第1基板10の画素回路と第2基板20の駆動回路との電気的接続等が確保される。その後、第1基板10の半導体材料層11に、例えば、化学機械研磨法(CMP:Chemical Mechanical Polishing)技術などを施し、薄膜化を施す(図11参照)。ここでは、半導体材料層11を3ミクロンメートル程度まで薄膜化したとして説明する。
  [工程-130]
 次いで、パッド領域90に対応する部分に絶縁構造物を形成する。まず、パッド開口部PDOP分を囲む半導体材料層11の部分を除去して、環状の開口OPを形成する(図12参照)。開口OPは、例えば、リソグラフィー技術によりマスクを形成しその後ドライエッチングを施すなどといった方法によって形成することができる。ここでは、溝の幅は200ナノメートル程度とした。表示装置1の仕様などにもよるが、溝の幅は100ないし1000ナノメートル程度とすることが好ましい。尚、図12では半導体材料層11のみを除去した態様を示したが、下層に位置する層間絶縁層13にエッチングが及ぶ態様であってもよい(図13参照)。
 その後、半導体材料層11上を含む全面に絶縁膜30を成膜する。これによって、環状の開口OPの部分も絶縁膜30を構成する絶縁材料によって埋め込まれ、絶縁構造物30Aが形成される(図14参照)。この絶縁構造物30Aによって、パッド電極26間の絶縁に加えて、パッド電極26と、半導体材料層11や有機層33との絶縁を好適に確保することができる。
  [工程-140]
 次いで、第1基板10上に発光部50を形成する。
 第1電極32と、半導体材料層11に形成されたトランジスタ等を接続するための接続プラグ(ビア)31を形成する。先ず、第1基板10において接続プラグ31を形成すべき部分に開口OPを形成する。例えば、リソグラフィー技術によりマスクを形成しその後ドライエッチングを施すなどといった方法によって、絶縁膜30と半導体材料層11の部分に開口OPを形成することができる。ここでは、開口径は500ナノメートル程度とした。その後、絶縁膜30を100ナノメートル程度埋め戻した後、例えばドライエッチングを施し開口OPの底に配線を露出させる(図15参照)。
 引き続き、開口OPを含む全面に導電材料層を形成した後、CMP技術などによって平滑化を施すことによって、接続プラグ31を形成することができる(図16参照)。ここでは、バリアメタルとしてチタン窒化物(TiNx)を形成した後、タングステン(W)を埋め込んだ後、表層部分のチタン窒化物とタングステンを除去した。
 次いで、全面に第1電極32を構成する導電材料層を成膜した後、リソグラフィー技術によりマスクを形成しその後ドライエッチングを施すなどといった方法によって、各画素70に対応する第1電極32を形成する。トップエミッション型である場合、第1電極32は、アノード電極としての機能と反射膜としての機能を備えたものであって、反射率が高く、且つ、ホール注入性も高い材料で構成されている事が望ましい。第1電極32は、例えば、膜厚が10ないし1000ナノメートル程度に設定された、クロム(Cr)などから成る導電材料層から形成することができる。
 次いで、表示領域80に対応する部分について、第1電極32上を含む全面に、発光層を含む有機層33を成膜した後、有機層33上に第2電極34を形成する。その後、表示領域80およびパッド領域90に対応する部分について、全面に保護膜40を形成する(図17参照)。以上の工程によって、第1電極32と有機層33と第2電極34とが積層されて成る発光部50が形成される。
 有機層33は、例えば、第1電極32側から、ホール注入層、ホール輸送層、発光層、電子輸送層及び電子注入層を順次積層することによって形成することができる。
 有機層33の発光層は、例えば白色発光用の発光層として形成することができる。この場合、カラーフィルタとの組み合わせによってカラー表示を行うことができる。白色発光層は、例えば、赤色発光層、発光分離層、青色発光層、緑色発光層を順次積層することによって形成することができる。あるいは又、青色発光層および黄色発光層を含む積層構造や、青色発光層および橙色発光層を含む積層構造を有する形態とすることもできる。これらは、全体として白色を発光する。有機層33を構成する材料は特に限定するものではなく、周知の材料を用いて構成することができる。
  [工程-150]
 次いで、表示領域80に対応する部分について保護膜40上にカラーフィルタ41を形成した後、全面にマイクロレンズ42を形成する。その後、表示領域80に対応する部分について、封止樹脂43を介して対向基板44を貼り合わせる(図18参照)。
 次いで、例えばリソグラフィー技術によりマスクを形成しその後ドライエッチングを施すなどといった方法によって、図18に破線で示す部分を開口してパッド電極26を露出させる。以上の工程によって、図5に示す表示装置1を得ることができる。
 尚、パッド電極26は第2基板20側に設けられているとして説明したが、パッド電極26は第1基板10側に設けられていてもよい。例えば、第1基板10の層間絶縁層13内にパッド電極26が形成されていてもよい。
[第2の実施形態]
 第2の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図19は、第2の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。第2の実施形態に係る表示装置の概念図は、図1において表示装置1を表示装置2と読み替えればよい。後述する他の実施形態においても同様に適宜読み替えをすればよい。
 第1の実施形態と同様に、第2の実施形態に係る表示装置2においても、絶縁構造物30Bは絶縁膜30を構成する絶縁材料によって形成されている。但し、接続プラグ31の形成工程を利用して絶縁構造物30Bを形成するといった点が相違する。このため、第1の実施形態に対して、工程の一部を削減することができる。
 以下、表示装置2の製造方法について、詳しく説明する。
  [工程-200]
 先ず、第1の実施形態において説明した[工程-100]ないし[工程-120]を行う(図11参照)。その後、全面に、絶縁膜30を形成する(図20参照)。
  [工程-210]
 次いで、接続プラグ31を形成し、併せて、絶縁構造物30Bを形成する。先ず、第1基板10において接続プラグ31を形成すべき部分と、絶縁構造物30Bを形成すべき部分に開口OPを形成する(図は省略する)。その後、絶縁膜30を100ナノメートル程度埋め戻した後、例えばドライエッチングを施す。そして、開口を含む全面に導電材料層を形成した後にCMP技術などによって平滑化を施すことによって、接続プラグ31を形成することができ、併せて、プラグ31Aが埋め込まれた状態の絶縁構造物30Bを形成することができる(図21参照)。
  [工程-220]
 次いで、第1の実施形態において図17及び図18を参照して説明したのと同様の工程を行うことによって、表示装置2を得ることができる。
[第3の実施形態]
 第3の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図22は、第3の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 第1の実施形態および第2の実施形態において、絶縁構造物30A,30Bは絶縁膜30を構成する絶縁材料によって形成されていた。これに対し、第3の実施形態において、絶縁構造物40Aは第2電極34上の保護膜40を構成する絶縁材料によって形成されている点が相違する。
 以下、表示装置3の製造方法について、詳しく説明する。
  [工程-300]
 先ず、第2の実施形態において説明した[工程-200]を行う(図20参照)。
  [工程-310]
 その後、第1基板10上に発光部50を形成する。第1の実施形態において説明した[工程-140]と同様に、接続プラグ31を形成する(図23参照)。次いで、各画素70に対応する第1電極32を形成し、その後、表示領域80に対応する部分について、第1電極32上を含む全面に、発光層を含む有機層33を成膜し、有機層33上に第2電極34を形成する。以上の工程によって、第1電極32と有機層33と第2電極34とが積層されて成る発光部50が形成される(図24参照)。
  [工程-320]
 次いで、パッド領域90に対応する部分に絶縁構造物を形成する。まず、パッド開口部PDOP分を囲む絶縁膜30および半導体材料層11の部分を除去して、環状の開口OPを形成する(図25参照)。尚、図25では絶縁膜30と半導体材料層11のみを除去した態様を示したが、下層に位置する層間絶縁層13にエッチングが及ぶ態様であってもよい(図26参照)。
  [工程-330]
 その後、表示領域80およびパッド領域90に対応する部分について、全面に保護膜40を形成する。これによって、第2電極34上の保護膜40を構成する絶縁材料によって絶縁構造物40Aが形成される。引き続き、第1の実施形態において説明した[工程-150]を行い、図27に破線で示す部分を開口してパッド電極26を露出させる。以上の工程によって、図22に示す表示装置3を得ることができる。
[第4の実施形態]
 第4の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図28は、第4の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 第3の実施形態において、絶縁構造物40Aは保護膜を構成する絶縁材料によって形成されていた。これに対し、第3の実施形態において、絶縁構造物41Aは第2電極34上のカラーフィルタ41を構成する絶縁材料によって形成されている点が相違する。
 以下、表示装置4の製造方法について、詳しく説明する。
  [工程-400]
 先ず、第3の実施形態において説明した[工程-300]および[工程-310]を行う(図24参照)。
  [工程-410]
 その後、表示領域80およびパッド領域90に対応する部分について、全面に保護膜40を形成する(図29参照)。
  [工程-420]
 次いで、パッド領域90に対応する部分に絶縁構造物を形成する。まず、パッド開口部PDOPの部分を囲む保護膜40、絶縁膜30、および、半導体材料層11の部分を除去して、環状の開口OPを形成する(図30参照)。尚、図30では保護膜40、絶縁膜30、半導体材料層11のみを除去した態様を示したが、下層に位置する層間絶縁層13にエッチングが及ぶ態様であってもよい(図31参照)。
  [工程-430]
 その後、表示領域80およびパッド領域90に対応する部分について、全面にカラーフィルタ41を形成する。これによって、第2電極34上のカラーフィルタ41を構成する絶縁材料によって絶縁構造物41Aが形成される。引き続き、第1の実施形態において説明した[工程-150]を行い、図32に破線で示す部分を開口してパッド電極26を露出させる。以上の工程によって、図28に示す表示装置4を得ることができる。
[第5の実施形態]
 第5の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図33は、第5の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。図34は、パッド領域における構成要素の配置関係を説明するための模式的な平面図である。
 第1の実施形態ないし第4の実施形態にあっては、開口部PDOPに半導体材料層11の断面が露出していた。第5の実施形態にあっては、パッド開口部PDOPは第1基板10の半導体材料層11を貫通するように設けられており、半導体材料層11の貫通面は絶縁膜30を構成する絶縁材料によって覆われている。貫通面を覆う部分を符号30Cで表した。
 表示装置5にあっては、パッド開口部PDOPには半導体材料層11の断面が露出していない。従って、半導体材料層11を介して生じ得るパッド電極26間でのリークを防ぐことができ、電気的な信頼性を向上させることができる。また、半導体材料層11を介して生じ得る水分の浸入や吸湿を抑制することができるので、有機層33の劣化も抑制することができる。
 表示装置5の製造方法も、
 発光部50を駆動するためのトランジスタが形成された半導体材料層11を有する第1基板10と、所定の回路を有する第2基板20とを、それぞれの接合面JSが対向するように貼り合わせる第1の工程、及び、
 接合面JS側に設けられたパッド電極26が底面に露出するように、第1基板10側からパッド電極26に向けてパッド開口部PDOPを設ける第2の工程、
を含んでいる。また、表示装置5の製造方法も、
 第1基板10上に、
 絶縁膜30、
 絶縁膜30上に形成され、マトリクス状に配置された第1電極32、
 第1電極32上を含む全面に形成された有機層33、及び、
 有機層33上を含む全面に形成された第2電極34、
を積層することによって、第1電極32と有機層33と第2電極34から成る発光部50を形成する工程、
を含んでいる。
 そして表示装置5の製造方法にあっては、第1の工程と第2の工程との間に、
 パッド開口部PDOPが形成される領域を包含するように、第1基板10の半導体材料層11を貫通するように開口を設ける工程、及び、
 開口を含む全面に絶縁材料層を形成する工程、
を行う。後述する第6の実施形態ないし第8の実施形態についても同様である。
 以下、表示装置5の製造方法について、詳しく説明する。
  [工程-500]
 先ず、第1の実施形態において説明した[工程-100]ないし[工程-120]を行う(図11参照)。次いで、パッド開口部PDOPが形成される領域を包含するように、第1基板10の半導体材料層11を貫通するように開口OPを設ける(図35参照)。尚、図35では半導体材料層11のみを除去した態様を示したが、下層に位置する層間絶縁層13にエッチングが及ぶ態様であってもよい(図36参照)。その後、半導体材料層11上を含む全面に絶縁膜30を成膜する(図37参照)。これによって、半導体材料層11の断面も絶縁膜30を構成する絶縁材料によって覆われる。
  [工程-510]
 次いで、第1の実施形態において説明した[工程-140]ないし[工程-150]を行う(図38参照)。その後、図38に破線で示す部分を開口してパッド電極26を露出させる。以上の工程によって、図33に示す表示装置5を得ることができる。
[第6の実施形態]
 第6の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図39は、第6の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 第5の実施形態において、半導体材料層11の貫通面は絶縁膜30を構成する絶縁材料によって覆われていた。これに対し、第6の実施形態にあっては、半導体材料層11の貫通面は保護膜40を構成する絶縁材料によって覆われている点が相違する。貫通面を覆う部分を符号40Bで表した。
 以下、表示装置6の製造方法について、詳しく説明する。
  [工程-600]
 先ず、第3の実施形態において説明した[工程-300]および[工程-310]を行う(図24参照)。
  [工程-610]
 次いで、パッド開口部PDOPが形成される領域を包含するように、第1基板10の半導体材料層11を貫通するように開口OPを設ける(図40参照)。尚、図40では絶縁膜30および半導体材料層11のみを除去した態様を示したが、下層に位置する層間絶縁層13にエッチングが及ぶ態様であってもよい(図41参照)。その後、絶縁膜30上を含む全面に保護膜40を成膜する(図42参照)。これによって、半導体材料層11の断面も保護膜40を構成する絶縁材料によって覆われる。
  [工程-620]
 次いで、第1の実施形態において説明した[工程-150]を行う(図43、図44参照)。その後、図44に破線で示す部分を開口してパッド電極26を露出させる。以上の工程によって、図39に示す表示装置6を得ることができる。
[第7の実施形態]
 第7の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図45は、第7の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 第6の実施形態において、半導体材料層11の貫通面は保護膜40を構成する絶縁材料によって覆われていた。これに対し、第6の実施形態にあっては、半導体材料層11の貫通面はカラーフィルタ41を構成する絶縁材料によって覆われている点が相違する。貫通面を覆う部分を符号41Bで表した。
 以下、表示装置7の製造方法について、詳しく説明する。
  [工程-700]
 先ず、第4の実施形態において説明した[工程-400]および[工程-410]を行う(図29参照)。
  [工程-710]
 次いで、パッド開口部PDOPが形成される領域を包含するように、第1基板10の半導体材料層11を貫通するように開口OPを設ける(図46参照)。尚、図46では保護層40、絶縁膜30および半導体材料層11のみを除去した態様を示したが、下層に位置する層間絶縁層13にエッチングが及ぶ態様であってもよい(図47参照)。その後、絶縁膜30上を含む全面に保護膜40を成膜する(図42参照)。これによって、半導体材料層11の断面も保護膜40を構成する絶縁材料によって覆われる。
  [工程-720]
 次いで、表示領域80及びパッド領域90を含む全面に、カラーフィルタ41を形成する(図48参照)。その後、全面にマイクロレンズ42を形成した後、表示領域80に対応する部分について、封止樹脂43を介して対向基板44を貼り合わせる(図49参照)。次いで、図49に破線で示す部分を開口してパッド電極26を露出させる。以上の工程によって、図45に示す表示装置7を得ることができる。
[第8の実施形態]
 第8の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図50は、第8の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 第7の実施形態において、半導体材料層11の貫通面はカラーフィルタ41を構成する絶縁材料によって覆われていた。これに対し、第8の実施形態にあっては、半導体材料層11の貫通面はマイクロレンズ42を構成する絶縁材料によって覆われている点が相違する。貫通面を覆う部分を符号42Bで表した。
 以下、表示装置8の製造方法について、詳しく説明する。
  [工程-800]
 先ず、第4の実施形態において説明した[工程-400]および[工程-410]を行う(図29参照)。次いで、表示領域80に対応する部分について、全面にカラーフィルタ41を形成する(図51参照)。
  [工程-810]
 その後、パッド開口部PDOPが形成される領域を包含するように、第1基板10の半導体材料層11を貫通するように開口OPを設ける(図52参照)。尚、図46では保護層40、絶縁膜30および半導体材料層11のみを除去した態様を示したが、下層に位置する層間絶縁層13にエッチングが及ぶ態様であってもよい(図53参照)。
  [工程-820]
 次いで、表示領域80及びパッド領域90を含む全面にマイクロレンズ42を形成した後、表示領域80に対応する部分について、封止樹脂43を介して対向基板44を貼り合わせる(図54参照)。これによって、半導体材料層11の断面もマイクロレンズ42を構成する絶縁材料によって覆われる。その後、図54に破線で示す部分を開口してパッド電極26を露出させる。以上の工程によって、図50に示す表示装置8を得ることができる。
[第9の実施形態]
 第9の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図55は、第9の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 表示装置9Aは、パッド開口部PDOPにおいて半導体材料層11の断面が露出した構成である。但し、半導体材料層には、パッド電極26の露出領域よりも広い領域の開口が設けられている。
 表示装置9Aの製造方法も、
 発光部50を駆動するためのトランジスタが形成された半導体材料層11を有する第1基板10と、所定の回路を有する第2基板20とを、それぞれの接合面JSが対向するように貼り合わせる第1の工程、及び、
 接合面JS側に設けられたパッド電極26が底面に露出するように、第1基板10側からパッド電極26に向けてパッド開口部PDOPを設ける第2の工程、
を含んでいる。そして、第1の工程と第2の工程との間に、
 半導体材料層11にパッド電極26の露出領域よりも広い領域の開口を設ける工程、
を行う。
 例えば、接続プラグ31の形成時にパッド領域90における半導体材料層11に開口を設け、後に、これよりも小さい開口を設けて底部にパッド電極26を露出させる。上述した2つの開口のオフセット料は例えば5ミクロンメートル程度とする。パッド開口部PDOPにおいて半導体材料層11の断面は後退しているので、プローピングによる測定やワイヤードンディング工程などに起因する半導体材料層11のダメージは軽減される。結果として、パッド電極26間におけるリークも抑制される。
[第10の実施形態]
 第10の実施形態も、本開示に係る、表示装置および表示装置の製造方法、並びに、電子機器に関する。
 図56は、第10の実施形態に係る表示装置の表示領域における画素を含む部分とパッド領域の部分の模式的な一部断面図である。
 表示装置9Bは、絶縁膜30上に、パッド電極26Aが形成されている。そして、パッド電極26Aとパッド電極26とは、接続プラグ31Aを介して電気的に接続されている。
 この構成によれば、パッド電極26Aが絶縁膜30上に位置する構造であるので、パッド電極間のリークや有機層33の吸湿を軽減することができる。
[電子機器の説明]
 以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部(表示装置)として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ(頭部装着型ディスプレイ)等の表示部として用いることができる。
 本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、表示領域に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から表示領域への信号等を入出力するための回路部やフレキシブルプリントサーキット(FPC)などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ、及び、ヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
(具体例1)
 図57は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図57Aにその正面図を示し、図57Bにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部(カメラボディ)411の正面右側に交換式の撮影レンズユニット(交換レンズ)412を有し、正面左側に撮影者が把持するためのグリップ部413を有している。
 そして、カメラ本体部411の背面略中央にはモニタ414が設けられている。モニタ414の上部には、ビューファインダ(接眼窓)415が設けられている。撮影者は、ビューファインダ415を覗くことによって、撮影レンズユニット412から導かれた被写体の光像を視認して構図決定を行うことが可能である。
 上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ415として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ415として本開示の表示装置を用いることによって作製される。
(具体例2)
 図58は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部511の両側に、使用者の頭部に装着するための耳掛け部512を有している。このヘッドマウントディスプレイにおいて、その表示部511として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部511として本開示の表示装置を用いることによって作製される。
(具体例3)
 図59は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ611は、本体部612、アーム613および鏡筒614で構成される。
 本体部612は、アーム613および眼鏡600と接続される。具体的には、本体部612の長辺方向の端部はアーム613と結合され、本体部612の側面の一側は接続部材を介して眼鏡600と連結される。なお、本体部612は、直接的に人体の頭部に装着されてもよい。
 本体部612は、シースルーヘッドマウントディスプレイ611の動作を制御するための制御基板や、表示部を内蔵する。アーム613は、本体部612と鏡筒614とを接続させ、鏡筒614を支える。具体的には、アーム613は、本体部612の端部および鏡筒614の端部とそれぞれ結合され、鏡筒614を固定する。また、アーム613は、本体部612から鏡筒614に提供される画像に係るデータを通信するための信号線を内蔵する。
 鏡筒614は、本体部612からアーム613を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ611を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ611において、本体部612の表示部に、本開示の表示装置を用いることができる。
[その他]
 なお、本開示の技術は以下のような構成も取ることができる。
[A1]
 画素を構成する発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、
 所定の回路を有する第2基板と、
を含んでおり、
 第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている、
表示装置。
[A2]
 第1基板上には、
 絶縁膜、
 絶縁膜上に形成され、マトリクス状に配置された第1電極、
 第1電極上を含む全面に形成された有機層、及び、
 有機層上を含む全面に形成された第2電極、
が積層されて形成されており、
 発光部は、第1電極と有機層と第2電極によって構成される、
上記[A1]に記載の表示装置。
[A3]
 パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
 パッド開口部の周囲に位置する半導体材料層は、各パッド開口部の周囲に沿って半導体材料層を貫通するように設けられた絶縁構造物によって区分されている、
上記[A2]に記載の表示装置。
[A4]
 絶縁構造物は絶縁膜を構成する絶縁材料によって形成されている、
上記[A3]に記載の表示装置。
[A5]
 第2電極の上には保護膜が形成されており、
 絶縁構造物は保護膜を構成する絶縁材料によって形成されている、
上記[A3]に記載の表示装置。
[A6]
 第2電極の上にはカラーフィルタが形成されており、
 絶縁構造物はカラーフィルタを構成する絶縁材料によって形成されている、
上記[A3]に記載の表示装置。
[A7]
 第2電極の上にはマイクロレンズが形成されており、
 絶縁構造物はマイクロレンズを構成する絶縁材料によって形成されている、
上記[A3]に記載の表示装置。
[A8]
 パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
 半導体材料層の貫通面は絶縁材料によって覆われている、
上記[A2]に記載の表示装置。
[A9]
 半導体材料層の貫通面は絶縁膜を構成する絶縁材料によって覆われている、
上記[A8]に記載の表示装置。
[A10]
 第2電極の上には保護膜が形成されており、
 半導体材料層の貫通面は保護膜を構成する絶縁材料によって覆われている、
上記[A8]に記載の表示装置。
[A11]
 第2電極の上にはカラーフィルタが形成されており、
 半導体材料層の貫通面はカラーフィルタを構成する絶縁材料によって覆われている、
上記[A8]に記載の表示装置。
[A12]
 第2電極の上にはマイクロレンズが形成されており、
 半導体材料層の貫通面はマイクロレンズを構成する絶縁材料によって覆われている、
上記[A8]に記載の表示装置。
[A13]
 半導体材料層には、パッド電極の露出領域よりも広い領域の開口が設けられている、
上記[A1]または[A2]に記載の表示装置。
[A14]
 第1基板の接合面には第1接続電極が設けられており、
 第2基板の接合面には第2接続電極が設けられており、
第1接続電極と第2接続電極とは、接合面において金属接合されている、
上記[A1]ないし[A13]のいずれかに記載の表示装置。
[B1]
 発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、所定の回路を有する第2基板とを、それぞれの接合面が対向するように貼り合わせる第1の工程、及び、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部を設ける第2の工程、
を含む、
表示装置の製造方法。
[B2]
 第1基板上に、
 絶縁膜、
 絶縁膜上に形成され、マトリクス状に配置された第1電極、
 第1電極上を含む全面に形成された有機層、及び、
 有機層上を含む全面に形成された第2電極、
を積層することによって、第1電極と有機層と第2電極から成る発光部を形成する工程、
を含む、
上記[B1]に記載の表示装置の製造方法。
[B3]
 第1の工程と第2の工程との間に、
 パッド開口部の周囲に位置する半導体材料層を、各パッド開口部の周囲に沿って半導体材料層を貫通するように設けられた絶縁構造物によって区分する工程、
を行う、
上記[B2]に記載の表示装置の製造方法。
[B4]
 絶縁膜を構成する絶縁材料によって絶縁構造物を形成する、
上記[B3]に記載の表示装置の製造方法。
[B5]
 第1電極上に保護膜を形成する工程を含んでおり、
 保護膜を構成する絶縁材料によって絶縁構造物を形成する、
上記[B3]に記載の表示装置の製造方法。
[B6]
 第1電極上にカラーフィルタを形成する工程を含んでおり、
 カラーフィルタを構成する絶縁材料によって絶縁構造物を形成する、
上記[B3]に記載の表示装置の製造方法。
[B7]
 第1電極上にマイクロレンズを形成する工程を含んでおり、
 マイクロレンズを構成する絶縁材料によって絶縁構造物を形成する、
上記[B3]に記載の表示装置の製造方法。
[B8]
 第1の工程と第2の工程との間に、
 パッド開口部が形成される領域を包含するように、第1基板の半導体材料層を貫通するように開口を設ける工程、及び、
 開口を含む全面に絶縁材料層を形成する工程、
を行う、
上記[B2]に記載の表示装置の製造方法。
[B9]
 絶縁膜を構成する絶縁材料によって絶縁材料層を形成する、
上記[B8]に記載の表示装置の製造方法。
[B10]
 第1電極上に保護膜を形成する工程を含んでおり、
 保護膜を構成する絶縁材料によって絶縁材料層を形成する、
上記[B3]に記載の表示装置の製造方法。
[B11]
 第1電極上にカラーフィルタを形成する工程を含んでおり、
 カラーフィルタを構成する絶縁材料によって絶縁材料層を形成する、
上記[B3]に記載の表示装置の製造方法。
[B12]
 第1電極上にマイクロレンズを形成する工程を含んでおり、
 マイクロレンズを構成する絶縁材料によって絶縁材料層を形成する、
上記[B3]に記載の表示装置の製造方法。
[B13]
 第1の工程と第2の工程との間に、
 半導体材料層にパッド電極の露出領域よりも広い領域の開口を設ける工程、
を行う、
上記[B3]に記載の表示装置の製造方法。
[C1]
 発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、
 所定の回路を有する第2基板と、
を含んでおり、
 第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、
 接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている、
表示装置を備えた電子機器。
[C2]
 第1基板上には、
 絶縁膜、
 絶縁膜上に形成され、マトリクス状に配置された第1電極、
 第1電極上を含む全面に形成された有機層、及び、
 有機層上を含む全面に形成された第2電極、
が積層されて形成されており、
 発光部は、第1電極と有機層と第2電極によって構成される、
上記[C1]に記載の電子機器。
[C3]
 パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
 パッド開口部の周囲に位置する半導体材料層は、各パッド開口部の周囲に沿って半導体材料層を貫通するように設けられた絶縁構造物によって区分されている、
上記[C2]に記載の電子機器。
[C4]
 絶縁構造物は絶縁膜を構成する絶縁材料によって形成されている、
上記[C3]に記載の電子機器。
[C5]
 第2電極の上には保護膜が形成されており、
 絶縁構造物は保護膜を構成する絶縁材料によって形成されている、
上記[C3]に記載の電子機器。
[C6]
 第2電極の上にはカラーフィルタが形成されており、
 絶縁構造物はカラーフィルタを構成する絶縁材料によって形成されている、
上記[C3]に記載の電子機器。
[C7]
 第2電極の上にはマイクロレンズが形成されており、
 絶縁構造物はマイクロレンズを構成する絶縁材料によって形成されている、
上記[C3]に記載の電子機器。
[C8]
 パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
 半導体材料層の貫通面は絶縁材料によって覆われている、
上記[C2]に記載の電子機器。
[C9]
 半導体材料層の貫通面は絶縁膜を構成する絶縁材料によって覆われている、
上記[C8]に記載の電子機器。
[C10]
 第2電極の上には保護膜が形成されており、
 半導体材料層の貫通面は保護膜を構成する絶縁材料によって覆われている、
上記[C8]に記載の電子機器。
[C11]
 第2電極の上にはカラーフィルタが形成されており、
 半導体材料層の貫通面はカラーフィルタを構成する絶縁材料によって覆われている、
上記[C8]に記載の電子機器。
[C12]
 第2電極の上にはマイクロレンズが形成されており、
 半導体材料層の貫通面はマイクロレンズを構成する絶縁材料によって覆われている、
上記[C8]に記載の電子機器。
[C13]
 半導体材料層には、パッド電極の露出領域よりも広い領域の開口が設けられている、
上記[C1]または[C2]に記載の電子機器。
[C14]
 第1基板の接合面には第1接続電極が設けられており、
 第2基板の接合面には第2接続電極が設けられており、
第1接続電極と第2接続電極とは、接合面において金属接合されている、
上記[C1]ないし[C13]のいずれかに記載の電子機器。
1,2,3,4,5,6,7,8,9A,9B・・・表示装置、10・・・第1基板、11・・・半導体材料層、12・・・各種の電極、13・・・層間絶縁層、14・・・配線層、15・・・第1接続電極、20・・・第2基板、21・・・半導体材料層、22・・・各種の電極、23・・・層間絶縁層、24・・・配線層、25・・・第2接続電極、26,26A・・・パッド電極、30・・・絶縁膜、30A,30B・・・絶縁構造物、30C・・・半導体材料層の断面を覆う絶縁材料、31・・・接続プラグ(ビア)、32・・・第1電極(アノード電極)、33・・・有機層、34・・・第2電極(カソード電極)、40・・・保護膜、40A・・・絶縁構造物、40B・・・半導体材料層の断面を覆う絶縁材料、41・・・カラーフィルタ、41A・・・絶縁構造物、41B・・・半導体材料層の断面を覆う絶縁材料、42・・・マイクロレンズ、42B・・・半導体材料層の断面を覆う絶縁材料、43・・・封止樹脂、44・・・対向基板、50・・・発光部、70・・・画素、71・・・駆動回路、80・・・表示領域、90・・・パッド領域、110・・・ソースドライバ、120・・・垂直スキャナー、130・・・電源部、WS・・・走査線、DTL・・・データ線、PS1・・・給電線、TRW・・・書込みトランジスタ、TRD・・・駆動トランジスタ、CS・・・容量部、CEL・・・発光部の容量、411・・・カメラ本体部、412・・・撮影レンズユニット、413・・・グリップ部、414・・・モニタ、415・・・ビューファインダ、511・・・眼鏡形の表示部、512・・・耳掛け部、600・・・眼鏡、611・・・シースルーヘッドマウントディスプレイ、612・・・本体部、613・・・アーム、614・・・鏡筒

Claims (20)

  1.  画素を構成する発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、
     所定の回路を有する第2基板と、
    を含んでおり、
     第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、
     接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている、
    表示装置。
  2.  第1基板上には、
     絶縁膜、
     絶縁膜上に形成され、マトリクス状に配置された第1電極、
     第1電極上を含む全面に形成された有機層、及び、
     有機層上を含む全面に形成された第2電極、
    が積層されて形成されており、
     発光部は、第1電極と有機層と第2電極によって構成される、
    請求項1に記載の表示装置。
  3.  パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
     パッド開口部の周囲に位置する半導体材料層は、各パッド開口部の周囲に沿って半導体材料層を貫通するように設けられた絶縁構造物によって区分されている、
    請求項2に記載の表示装置。
  4.  絶縁構造物は絶縁膜を構成する絶縁材料によって形成されている、
    請求項3に記載の表示装置。
  5.  第2電極の上には保護膜が形成されており、
     絶縁構造物は保護膜を構成する絶縁材料によって形成されている、
    請求項3に記載の表示装置。
  6.  第2電極の上にはカラーフィルタが形成されており、
     絶縁構造物はカラーフィルタを構成する絶縁材料によって形成されている、
    請求項3に記載の表示装置。
  7.  第2電極の上にはマイクロレンズが形成されており、
     絶縁構造物はマイクロレンズを構成する絶縁材料によって形成されている、
    請求項3に記載の表示装置。
  8.  パッド開口部は第1基板の半導体材料層を貫通するように設けられており、
     半導体材料層の貫通面は絶縁材料によって覆われている、
    請求項2に記載の表示装置。
  9.  半導体材料層の貫通面は絶縁膜を構成する絶縁材料によって覆われている、
    請求項8に記載の表示装置。
  10.  第2電極の上には保護膜が形成されており、
     半導体材料層の貫通面は保護膜を構成する絶縁材料によって覆われている、
    請求項8に記載の表示装置。
  11.  第2電極の上にはカラーフィルタが形成されており、
     半導体材料層の貫通面はカラーフィルタを構成する絶縁材料によって覆われている、
    請求項8に記載の表示装置。
  12.  第2電極の上にはマイクロレンズが形成されており、
     半導体材料層の貫通面はマイクロレンズを構成する絶縁材料によって覆われている、
    請求項8に記載の表示装置。
  13.  半導体材料層には、パッド電極の露出領域よりも広い領域の開口が設けられている、
    請求項2に記載の表示装置。
  14.  第1基板の接合面には第1接続電極が設けられており、
     第2基板の接合面には第2接続電極が設けられており、
    第1接続電極と第2接続電極とは、接合面において金属接合されている、
    請求項1に記載の表示装置。
  15.  発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、所定の回路を有する第2基板とを、それぞれの接合面が対向するように貼り合わせる第1の工程、及び、
     接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部を設ける第2の工程、
    を含む、
    表示装置の製造方法。
  16.  第1基板上に、
     絶縁膜、
     絶縁膜上に形成され、マトリクス状に配置された第1電極、
     第1電極上を含む全面に形成された有機層、及び、
     有機層上を含む全面に形成された第2電極、
    を積層することによって、第1電極と有機層と第2電極から成る発光部を形成する工程、
    を含む、
    請求項15に記載の表示装置の製造方法。
  17.  第1の工程と第2の工程との間に、
     パッド開口部の周囲に位置する半導体材料層を、各パッド開口部の周囲に沿って半導体材料層を貫通するように設けられた絶縁構造物によって区分する工程、
    を行う、
    請求項16に記載の表示装置の製造方法。
  18.  第1の工程と第2の工程との間に、
     パッド開口部が形成される領域を包含するように、第1基板の半導体材料層を貫通するように開口を設ける工程、及び、
     開口を含む全面に絶縁材料層を形成する工程、
    を行う、
    請求項16に記載の表示装置の製造方法。
  19.  第1の工程と第2の工程との間に、
     半導体材料層にパッド電極の露出領域よりも広い領域の開口を設ける工程、
    を行う、
    請求項16に記載の表示装置の製造方法。
  20.  発光部を駆動するためのトランジスタが形成された半導体材料層を有する第1基板と、
     所定の回路を有する第2基板と、
    を含んでおり、
     第1基板と第2基板とは、それぞれの接合面が対向するように貼り合わされており、
     接合面側に設けられたパッド電極が底面に露出するように、第1基板側からパッド電極に向けてパッド開口部が設けられている、
    表示装置を備えた電子機器。
PCT/JP2020/002914 2019-02-01 2020-01-28 表示装置および表示装置の製造方法、並びに、電子機器 WO2020158710A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080010856.0A CN113348729A (zh) 2019-02-01 2020-01-28 显示装置、显示装置制造方法以及电子设备
US17/425,398 US20220102469A1 (en) 2019-02-01 2020-01-28 Display device and method for manufacturing display device, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019016645 2019-02-01
JP2019-016645 2019-02-01

Publications (1)

Publication Number Publication Date
WO2020158710A1 true WO2020158710A1 (ja) 2020-08-06

Family

ID=71840144

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/002914 WO2020158710A1 (ja) 2019-02-01 2020-01-28 表示装置および表示装置の製造方法、並びに、電子機器

Country Status (3)

Country Link
US (1) US20220102469A1 (ja)
CN (1) CN113348729A (ja)
WO (1) WO2020158710A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022041052A (ja) * 2020-08-31 2022-03-11 キオクシア株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288994A (ja) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2013054863A (ja) * 2011-09-01 2013-03-21 Sony Corp 有機el表示装置、有機el表示装置の製造方法および電子機器
JP2014089803A (ja) * 2012-10-29 2014-05-15 Seiko Epson Corp 有機el装置の製造方法、有機el装置、電子機器
JP2015228018A (ja) * 2014-04-25 2015-12-17 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2018116629A1 (ja) * 2016-12-21 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 表示装置の製造方法、表示装置及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
KR101786801B1 (ko) * 2010-12-22 2017-10-19 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
JP5982748B2 (ja) * 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
KR101529934B1 (ko) * 2014-07-01 2015-06-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288994A (ja) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2013054863A (ja) * 2011-09-01 2013-03-21 Sony Corp 有機el表示装置、有機el表示装置の製造方法および電子機器
JP2014089803A (ja) * 2012-10-29 2014-05-15 Seiko Epson Corp 有機el装置の製造方法、有機el装置、電子機器
JP2015228018A (ja) * 2014-04-25 2015-12-17 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2018116629A1 (ja) * 2016-12-21 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 表示装置の製造方法、表示装置及び電子機器

Also Published As

Publication number Publication date
CN113348729A (zh) 2021-09-03
US20220102469A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
KR20210017179A (ko) 표시장치 및 이의 제조방법
US11903285B2 (en) Display device and electronic device with peripheral connection to cathode electrode
JP7184882B2 (ja) 表示装置、表示装置の製造方法、及び、電子機器
US11271058B2 (en) Displaying apparatus in which a leak current between pixels is suppressed
JP6997908B1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
WO2016170856A1 (ja) 表示装置の製造方法、表示装置、及び、電子機器
US11997863B2 (en) Display device, method for manufacturing display device, and electronic device
CN111326673A (zh) 显示装置
WO2020166511A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
WO2020158710A1 (ja) 表示装置および表示装置の製造方法、並びに、電子機器
JP7289831B2 (ja) 表示装置、表示装置の製造方法、及び、電子機器
KR20210086334A (ko) 유기 발광 표시 장치
JP7414183B1 (ja) 表示装置
JP7509110B2 (ja) 表示装置及び電子機器
WO2021225096A1 (ja) 表示装置および表示装置の製造方法、並びに電子機器
WO2023148573A1 (ja) 電子機器
US20230247864A1 (en) Display device and electronic device
WO2021176894A1 (ja) 表示装置及び表示装置の製造方法、並びに、電子機器
JP2024092028A (ja) 表示装置、表示装置の製造方法、及び、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20749652

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20749652

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP