KR20210086334A

KR20210086334A - 유기 발광 표시 장치

Info

Publication number: KR20210086334A
Application number: KR1020190180175A
Authority: KR
Inventors: 김푸름; 강연숙; 공혜진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-31
Filing date: 2019-12-31
Publication date: 2021-07-08
Also published as: US20230329030A1; US11716868B2; US20210202886A1

Abstract

본 명세서의 다양한 예에 따른 유기 발광 표시 장치는, 기판 상에 배치된 절연막, 상기 절연막 상에 배치된 제1 전극, 상기 제1 전극 상에 배치된 유기 발광층, 및 상기 유기 발광층 상에 배치된 제2 전극을 포함하며, 상기 제1 전극은 상기 절연막을 관통하는 컨택홀을 덮는 컨택 영역이 형성되고, 상기 컨택홀의 경계면에서 상기 제1 전극의 상부면으로부터 수직하게 돌출된 돌출부가 형성될 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY APPARATUS}

본 명세서는 유기 발광 표시 장치에 관한 것이다.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정 표시 장치(liquid crystal display; LCD), 플라즈마 표시 장치(plasma display panel; PDP), 유기 발광 표시 장치(organic light emitting display; OLED)와 같은 여러가지 표시 장치가 활용되고 있다.

표시 장치들 중에서 유기 발광 표시 장치는 자체발광형(self-luminance)으로서, 정공(hole) 주입을 위한 전극(anode)과 전자(electron) 주입을 위한 전극(cathode)으로부터 각각 정공과 전자를 발광층 내부로 주입시켜, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하는 유기 발광 소자를 이용한 표시 장치이다.

유기 발광 표시 장치는 빛이 방출되는 방향에 따라서 상부 발광(top emission) 방식, 하부 발광(bottom emission) 방식 및 양면 발광(dual emission) 방식 등으로 나누어지고, 구동 방식에 따라서는 수동 매트릭스형(passive matrix)과 능동 매트릭스형(active matrix) 등으로 나누어질 수 있다.

유기 발광 표시 장치는 액정 표시 장치(liquid crystal display; LCD)와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암비(contrast ratio; CR)도 우수하며, 차세대 디스플레이 장치로서 연구되고 있다.

한편, 최근에는 유기 발광 표시 장치를 포함한 헤드 장착형 디스플레이(head mounted display; HMD)가 개발되고 있으며, 안경이나 헬멧 형태로 착용하여 사용자의 눈 앞에 가까운 거리에 초점이 형성되는 것에 의해 증강 현실(augmented reality; AR)이나 가상 현실(virtual reality; VR) 서비스를 제공할 수 있다. 그러나, 극소형화 및 초고해상도의 유기 발광 표시 장치를 구현하기 위해서는 아직 해결해야 할 문제가 남아 있다.

이상 설명한 배경기술의 내용은 본 명세서의 발명자가 본 명세서의 도출을 위해 보유하고 있었거나, 본 명세서의 도출 과정에서 습득한 기술 정보로서, 반드시 본 명세서의 명세서 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.

본 명세서는 극소형화 및 초고해상도의 유기 발광 표시 장치를 구현함에 있어서, 유기 발광 소자의 컨택 영역을 개선함으로써, 누설 전류로 인해 원하지 않는 서브 픽셀로 발광하는 현상이 최소화될 수 있는 유기 발광 표시 장치를 제공하는 것을 과제로 한다.

위에서 언급된 본 명세서의 과제 외에도, 본 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 명세서의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치의 제조방법은, 기판 상에 트랜지스터를 형성하는 단계, 상기 트랜지스터 상에 하부 컨택홀을 가지는 평탄화층을 형성하는 단계, 상기 평탄화층 상에 상기 하부 컨택홀을 통해 상기 트랜지스터와 전기적으로 연결된 연결 전극을 패턴 형성하는 단계, 상기 연결 전극이 패턴 형성된 상기 평탄화층 상에 컨택홀을 가진 절연막을 형성하는 단계, 상기 절연막 상에 상기 컨택홀을 덮는 컨택 영역이 형성되고, 상기 컨택홀의 경계면에서 수직하게 돌출된 돌출부를 가진 제1 전극을 패턴 형성하는 단계, 상기 제1 전극이 패턴 형성된 상기 절연막 상에 상기 제1 전극의 가장자리 영역을 덮도록 펜스막을 형성하는 단계, 상기 제1 전극과 상기 펜스막 상에 유기 발광층을 형성하는 단계, 및 상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함할 수 있다.

본 명세서에 따른 유기 발광 표시 장치는 유기 발광 소자의 컨택 영역을 개선함으로써, 누설 전류로 인해 원하지 않는 서브 픽셀로 발광하는 현상이 최소화될 수 있다. 또한, 픽셀들 사이의 간격을 최소화할 수 있어 극소형화 및 초고해상도의 유기 발광 표시 장치를 구현할 수 있다.

위에서 언급된 본 명세서의 효과 외에도, 본 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 명세서의 다양한 예에 따른 유기 발광 표시 장치를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연설필름, 회로보드, 및 타이밍 제어부를 나타내는 평면도이다.
도 3a 및 도 3b는 본 명세서의 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도들이다.
도 4는 도 3a의 Ⅰ-Ⅰ'의 일 예를 나타내는 단면도이다.
도 5a 및 도 5b는 도 3a의 Ⅱ-Ⅱ'의 다양한 예를 나타내는 단면도들이다.
도 6a 내지 도 6c는 도 5a 및 도 5b의 A 영역에 대한 다양한 예들을 나타내는 확대도들이다.
도 7a는 본 명세서의 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도이다.
도 7b 및 7c는 도 7a의 Ⅲ-Ⅲ'의 다양한 예를 나타내는 단면도이다.
도 8a는 본 명세서의 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도이다.
도 8b는 도 8a의 Ⅳ-Ⅳ'의 일 예를 나타내는 단면도들이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 다양한 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 다양한 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 다양한 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 명세서의 기술적 사상의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 예는 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 다양한 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서의 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.

"제1 수평 축 방향", "제2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 명세서의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 본 명세서에 따른 플렉서블 디스플레이 장치 및 이를 포함하는 전자 기기의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 그리고, 첨부된 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.

도 1은 본 명세서의 다양한 예에 따른 유기 발광 표시 장치를 개략적으로 나타내는 사시도이다. 도 2는 도 1의 제1 기판, 게이트 구동부, 데이터 드라이브 IC, 연설필름, 회로보드, 및 타이밍 제어부를 나타내는 평면도이다.

도 1 및 도 2를 참조하면, 본 명세서의 다양한 예에 따른 유기 발광 표시 장치(100)는 표시 패널(110), 게이트 구동부(120), 소스 드라이브 IC(integrated circuit)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(10)를 포함할 수 있다.

표시 패널(110)은 제1 기판(111)과 제2 기판(112)을 포함할 수 있다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 또는, 제1 기판(111)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있다. 본 명세서의 다양한 예에서 제2 기판(112)은 생략될 수 있다.

제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 픽셀들이 형성될 수 있다. 픽셀들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련될 수 있다.

픽셀들 각각은 트랜지스터와 제1 전극, 유기 발광층, 및 제2 전극을 구비하는 유기 발광 소자를 포함할 수 있다. 픽셀들 각각은 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급할 수 있다. 이로 인해, 픽셀들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.

표시 패널(110)은 도 2와 같이 픽셀들이 형성되어 화상을 표시하는 표시 영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)에는 게이트 라인들, 데이터 라인들, 및 픽셀들이 형성될 수 있다. 비표시 영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.

게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급할 수 있다. 게이트 구동부(120)는 표시 패널(110)의 표시 영역(DA)의 일측 또는 양측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시 패널(110)의 표시 영역(DA)의 일측 또는 양측 바깥쪽의 비표시 영역(NDA)에 부착될 수도 있다.

소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받을 수 있다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 라인들에 공급할 수 있다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.

표시 패널(110)의 비표시 영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.

회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)까 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받을 수 있다. 타이밍 제어부(160)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생할 수 있다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급할 수 있다.

도 3a 내지 도 3b는 본 명세서의 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도들이다. 도 3a 내지 도 3b에서는 설명의 편의를 위해 적색, 녹색, 및 청색 픽셀들(RP, GP, BP), 비발광 영역(NEA), 컨택 영역(CTA), 및 트렌치(T)만을 도시하였다.

도 3a 및 도 3b를 참조하면, 픽셀들(RP, GP, BP) 각각은 적어도 하나의 트랜지스터와 유기발광소자를 포함할 수 있다.

트랜지스터는 액티브층, 액티브층과 중첩되는 게이트 전극, 액티브층의 일 측에 접속되는 소스 전극, 및 액티브층의 타 측에 접속되는 드레인 전극을 포함할 수 있다. 또는, 트랜지스터는 실리콘 웨이퍼 기판 상에 CMOS(complementary metal-oxide semiconductor) 공정에 의한 CMOS 회로로 구현될 수 있다.

유기발광소자는 애노드 전극에 해당하는 제1 전극, 유기 발광층, 및 캐소드 전극에 해당하는 제2 전극을 포함할 수 있다.

각 픽셀들(RP, GP, BP)은 제1 전극, 유기 발광층, 및 제2 전극이 순차적으로 적층되어 제1 전극으로부터의 정공과 제2 전극으로부터의 전자가 유기 발광층에서 서로 결합되어 소정의 빛을 발광할 수 있다. 픽셀들(RP, GP, BP)은 적색 광을 발광할 수 있는 적색 픽셀(RP), 녹색 광을 발광할 수 있는 녹색 픽셀(GP), 및 청색 광을 발광할 수 있는 청색 픽셀(BP)을 포함할 수 있다.

비발광 영역(NEA)은 픽셀들(RP, GP, BP) 각각의 테두리에 마련되어, 픽셀들(RP, GP, BP)을 구획할 수 있다. 본 명세서에 따른 비발광 영역(NEA)에는 펜스막이 배치될 수 있다. 즉, 픽셀들(RP, GP, BP)은 펜스막에 의해 구획될 수 있다.

컨택 영역(CTA)은 트랜지스터의 소스 또는 드레인 전극과 유기발광소자의 제1 전극 간에 컨택(전기적인 연결)이 이루어지는 부분이다. 컨택 영역(CTA)에는 트랜지스터와 전기적 연결을 위한 컨택홀이 형성되고, 제1 전극이 컨택홀을 덮는 형태로 형성될 수 있다. 컨택홀의 경계면에서 제1 전극의 상부면으로부터 수직하게 돌출된 돌출부가 형성될 수 있다. 펜스막은 컨택 영역을 덮도록 연장되어 형성될 수 있다. 도 3a에 도시된 바와 같이, 컨택 영역(CTA)은 각 픽셀들(RP, GP, BP)의 제1 방향(X 방향)으로 연장된 하나의 컨택홀로 구현될 수 있다. 또는, 도 3b에 도시된 바와 같이, 컨택 영역(CTA)은 각 픽셀들(RP, GP, BP)의 제1 방향(X 방향)으로 복수 개소의 컨택홀이 배치되어 구현될 수 있다. 컨택 영역(CTA)의 구체적인 구조에 대한 설명은 도 5a 및 도 5b와 도 6a 내지 도 6c를 결부하여 후술한다.

트렌치(T)는 각 픽셀들(RP, GP, BP) 사이의 비발광 영역(NEA)에 제2 방향(Y 방향)으로 일정 깊이 및 폭을 형성하며 표면으로 함몰된 형태로 형성될 수 있다. 예를 들어, 트렌치(T)는 적색 픽셀(RP)과 녹색 픽셀(GP) 사이의 비발광 영역(NEA)에 마련되어 적색 픽셀(RP)과 녹색 픽셀(GP) 간의 영역을 구분할 수 있고, 또한, 녹색 픽셀(GP)과 청색 픽셀(BP) 사이의 비발광 영역(NEA)에 마련되어 녹색 픽셀(GP)과 청색 픽셀(BP) 간의 영역을 구분할 수 있다. 트렌치(T)의 구체적인 구조에 대한 설명은 도 4를 결부하여 후술한다.

본 명세서의 다양한 예에서는 유기 발광층이 적색, 녹색, 및 청색 화소들(RP, GP, BP)에 공통층으로 형성되어 백색 광을 발광할 수 있다. 이 경우, 적색 픽셀(RP)가 적색 광을 발광할 수 있고, 녹색 픽셀(GP)가 녹색 광으로 발광할 수 있고, 청색 픽셀(BP)가 청색 광을 발광하기 위해서는 컬러필터들이 필요할 수 있다. 예를 들어, 적색 컬러필터가 적색 픽셀(RP)에 대응되게 배치되고, 녹색 컬러필터가 녹색 픽셀(GP)에 대응되게 배치되고, 청색 컬러필터가 청색 픽셀(BP)에 대응되게 배치될 수 있다. 도 3A 및 도 3B와 같이, 적색 픽셀(RP), 녹색 픽셀(GP), 및 청색 픽셀(BP)이 존재하는 경우, 적색 픽셀(RP), 녹색 픽셀(GP), 및 청색 픽셀(BP)은 하나의 단위 픽셀로 정의될 수 있다. 하지만, 본 실시예의 예는 이에 한정되지 않으며, 백색 서브 픽셀이 추가될 수도 있다. 이 경우, 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀 및 백색 서브 픽셀이 하나의 단위 픽셀로 정의될 수 있다.

도 4는 도 3a 및 도 3b의 Ⅰ-Ⅰ'의 일 예를 나타내는 단면도이다. 도 4에서는, 컨택 영역(CTA)이 중첩되지 않는 영역에서의 픽셀들(RP, GP, BP)의 단면 구조를 도시하였다.

도 4를 참조하면, 본 명세서의 다양한 예에 따른 유기 발광 표시 장치는, 제1 기판(111), 평탄화막(115), 연결 전극(220), 절연막(116), 제1 전극(230), 펜스막(240), 유기 발광층(250), 제2 전극(260), 봉지층(117), 컬러필터층(RC, GC, BC), 및 제2 기판(112)을 포함할 수 있다.

유기 발광 표시 장치는 제1 기판(111)과 제2 기판(112)을 포함할 수 있다. 제1 기판(111)은 트랜지스터 기판 또는 백플레인(backplane)으로 지칭될 수 있다. 제2 기판(112)은 컬러필터 기판 또는 대향기판으로 지칭될 수 있다. 본 명세서의 다양한 예에서 제2 기판(112)은 생략될 수 있다.

제1 기판(111)은 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판이거나, 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 기판(111)은 게이트 라인들, 데이터 라인들, 및 트랜지스터들을 포함할 수 있다. 게이트 라인들과 데이터 라인들은 서로 교차하도록 배치될 수 있다. 게이트 라인들은 게이트 구동부에 연결되어 게이트 신호들을 공급받을 수 있고, 데이터 라인들은 데이터 구동부에 연결되어 데이터 전압들을 공급받을 수 있다. 본 명세서의 다양한 예에서, 제1 기판(111)이 실리콘 웨이퍼 기판인 경우, 제1 기판(111)은 COMS(complementary metal-oxide semiconductor) 공정에 의해, 게이트 라인들, 데이터 라인들, 및 트랜지스터가 집적화된 CMOS 회로로 구현될 수 있다. 제1 기판(111) 상에는 트랜지스터를 보호하며, 기판(111)의 상부를 평탄화하는 평탄화막(115)이 형성될 수 있다.

평탄화막(115) 상에는 연결 전극(220)이 형성될 수 있다. 도 4에서는 컨택 영역(CTA)이 중첩되지 않는 영역으로, 해당되는 단면 영역에는 연결 전극(220)이 배치되지 않을 수 있다. 평탄화막(115)과 연결 전극(220) 상에는 절연막(116)이 형성될 수 있다.

제1 전극(230)은 절연막(116) 상에 형성될 수 있다. 제1 전극(230)은 애노드(anode) 전극일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 형성되어 유기 발광층(250)으로 정공을 공급하는 역할을 할 수 있다. 제1 전극(230)은 광을 투과시킬 수 있는 투명 전극층과 반사 전극층을 포함하는 다층 구조일 수 있다. 예를 들어, 제1 전극(230)은 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등과 같은 물질로 형성된 투명 전극층과 반사 효율이 우수한 반사 도전물, 예들 들면, 알루미늄(Al), 은(Ag), 구리(Cu), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(Ag/Pd/Cu)으로 이루어진 반사 전극층이 차례로 적층된 다층 구조일 수 있다.

제1 전극(230)의 가장자리 영역에는 제1 전극(230)의 모서리를 덮는 펜스막(240)이 형성될 수 있다. 즉, 제1 전극(230)의 측면과 상면의 일부를 덮는 펜스막(240)이 형성될 수 있다. 펜스막(240)은 비발광 영역(NEA)에 위치한 제1 전극(230)을 덮으며, 펜스막(240)에 의해 각 픽셀들(RP, GP, BP)이 구획될 수 있다.

제1 전극(230)과 펜스막(240) 상에는 유기 발광층(250)이 형성될 수 있다. 유기 발광층(250)은 도 4의 부분 확대 부분에 도시된 바와 같이, 정공 수송층(hole transporting layer)(250a), 발광층(light emitting layer)(250b), 및 전자 수송층(electron transporting layer)(250c)을 포함할 수 있다. 이 경우, 제1 전극(230)과 제2 전극(260)에 전압이 인가되면 정공과 전자가 각각 정공 수송층(250a)과 전자 수송층(250c)을 통해 발광층(250b)으로 이동하게 되며, 발광층(250b)에서 서로 결합하여 발광하게 된다.

유기 발광층(250)은 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 유기 발광층(250)은 각 픽셀들(RP, GP, BP)들에 공통적으로 형성되는 공통층일 수 있다. 유기 발광층(250)이 백색 발광층인 경우, 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(250a), 적어도 하나의 발광층(250b), 및 전자 수송층(250c)을 포함할 수 있다. 또한, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)을 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해 줄 수 있다. N형 전하 생성층은 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있다. P형 전하 생성층은 정공수송능력이 있는 유기물질에 도펀트가 도핑되어 이루어질 수 있다.

한편, 유기 발광층(250)은 적색 광, 녹색 광, 및 청색 광 자체를 각각 발광하는 발광층으로 이루어질 수도 있으며, 이 경우에는 컬리필터층(RC, GC, BC)이 생략될 수도 있다.

제2 전극(260)은 유기 발광층(250) 상에 형성될 수 있다. 제2 전극(260)은 각 픽셀들(RP, GP, BP)들에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(260)은 광을 투과시킬 수 있는 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등과 같은 투명한 금속물질(transparent conductive material; TCP), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(semi-transmissive conductive material)로 형성될 수 있다. 제2 전극(260)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 효과가 얻어질 수 있다.

제2 전극(260) 상에는 봉지층(117)이 형성될 수 있다. 봉지층(117)은 유기 발광층(250)과 제2 전극(260)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 이를 위해, 봉지층(117)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.

봉지층(117) 상에는 컬러필터층(RC, GC, BC)가 형성될 수 있다. 컬러필터층(RC, GC, BC) 각각은 각 픽셀들(RP, GP, BP)에 대응되게 배치될 수 있다. 예를 들어, 적색 컬러필터(RC)는 적색 픽셀(RP)에 대응되게 배치되고, 녹색 컬러필터(GC)는 녹색 픽셀(GP)에 대응되게 배치되고, 청색 컬러필터(BC)는 청색 픽셀(BP)에 대응되게 배치될 수 있다. 컬러필터층(RC, GC, BC) 상에는 제2 기판(112)이 배치될 수 있다.

본 명세서의 다양한 예에 따르면, 각 픽섹들(RP, GP, BP) 사이의 비발광 영역(NEA)에 트렌치(T)가 형성될 수 있다. 트렌치(T)는 절연막(116)과 평탄화막(115)의 적어도 일부를 관통하여 움푹하게 파이도록 형성될 수 있다. 본 명세서의 다양한 예에서, 트렌치(T)는 절연막(116)의 일부만을 움푹하게 파이도록 형성되거나, 절연막(116)과 평탄화막(115)을 모두 관통하도록 형성될 수도 있다. 트렌치(T)는 적색 픽셀(RP)과 녹색 픽셀(GP) 사이의 비발광 영역(NEA)에 마련되어 적색 픽셀(RP)과 녹색 픽셀(GP) 간의 영역을 구분할 수 있고, 또한, 녹색 픽셀(GP)과 청색 픽셀(BP) 사이의 비발광 영역(NEA)에 마련되어 녹색 픽셀(GP)과 청색 픽셀(BP) 간의 영역을 구분할 수 있다.

트렌치(T)는 각 픽셀들(RP, GP, BP) 사이의 경계, 즉, 인접하는 제1 전극(230)들 사이에 형성함으로써, 제1 전극(230) 상에 공통층으로 형성되는 유기 발광층(250)의 누설 전류를 최소화할 수 있다. 예를 들어, 트렌치(T)의 측벽에서의 유기 발광층(250)과 상기 트랜치(T)의 바닥에서의 유기 발광층(250) 사이가 단락되도록 형성될 수 있다. 즉, 유기 발광층(250)은 트랜치(T)를 지나감에 따라 전류 누설 경로의 길이가 트랜치(T)가 없는 경우에 비해 길게 할 수 있다. 또한, 트랜치(T)의 측벽에서의 유기 발광층(250)과 트랜치(T)의 바닥에서의 유기 발광층(250) 사이가 단락되도록 형성할 수 있으므로, 유기 발광층(250)을 통한 누설 전류를 최소화할 수 있다.

이와 같이, 유기 발광층(250)은 트렌치(T)에 의해 각 픽셀들(RP, GP, BP) 사이의 경계에서 전류 누설 경로의 길이가 길어질 수 있는 형태 또는 전류 누설 경로를 단락시킬 수 있는 형태를 가질 수 있다. 유기 발광층(250)이 백색 광을 발광하기 위한 복수의 발광층이 적층된 탠덤 구조인 경우에는, 도 4의 부분 확대 부분에 도시된 바와 같이, 제1 스택(250a), 전하 생성층(250b) 및 제2 스택(250c)으로 구분되는 다층 구조로 형성될 수 있다. 구체적으로, 상기 유기 발광층(250)은 제1 스택(250a), 제2 스택(250b), 및 제1 스택(250a)과 제2 스택(250c) 사이에 구비된 전하 생성층(carrier generation layer; CGL)(250b)을 포함하여 이루어질 수 있다. 상기 유기 발광층(250)은 트랜치(T) 내부 및 트랜치(T) 위쪽에 형성될 수 있다. 다양한 예에 따르면, 유기 발광층(250)이 트랜치(T) 내부에 형성될 때, 유기 발광층(250)의 적어도 일부가 단절됨으로써, 인접하는 픽셀들(RP, GP, BP) 사이에서의 누설전류 발생이 방지될 수 있다.

상기 유기 발광층(250)을 구성하는 제1 스택(250a), 제2 스택(250c), 또는 전하 생성층(250c) 중 적어도 하나 또는 둘 이상의 층은 트랜치(T) 내부의 측면에 형성되며, 상기 트렌치(T) 내부의 하면에도 형성될 수 있다.

이때, 상기 트렌치(T)의 중앙부를 기준으로 하여, 상기 트렌치(T) 내부의 일 측면, 예로서 좌측 측면에 형성된 제1 스택(250a)의 제1 부분과 상기 트렌치(T) 내부의 다른 측면, 예로서 우측 측면에 형성된 제1 스택(250a의 제2 부분은 서로 연결되지 않고 단절되어 있다. 또한, 상기 트렌치(T) 내부의 하면에 형성된 제1 스택(250a)의 제3 부분은 상기 트렌치(T) 내부의 측면에 형성된 제1 스택(250a)의 제1 부분 및 제2 부분과 서로 연결되지 않고 단절되어 있다. 이에 따라, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 픽셀들(RP, GP, BP) 사이에서는 상기 제1 스택(250a)을 통해 전하가 이동할 수는 없다.

또한, 상기 전하 생성층(250b)은 상기 제1 스택(250a) 상에 형성되어 있다. 이때, 상기 전하 생성층(250b)은 상기 트렌치(T) 내부까지 연장되지 않고 상기 트렌치(T)의 위쪽에만 형성될 수 있다. 즉, 상기 전하 생성층(250b)은 상기 트렌치(T)에 의해 관통된 절연막(116)의 일단의 상면, 다시 말하면 상기 트렌치(T)와 접하는 상기 절연막(116)의 일단의 상면보다 위쪽에 형성될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 전하 생성층(250b)이 상기 트렌치(T) 내부까지 연장되는 것도 가능하다.

이때, 상기 트렌치(T)의 중앙부를 기준으로 하여, 상기 트렌치(T)의 일 측, 예로서 좌측에 형성된 전하 생성층(250b)의 제1 부분과 상기 트렌치(T)의 다른 측, 예로서 우측에 형성된 전하 생성층(250b)의 제2 부분은 서로 연결되지 않고 단절되어 있다. 상기 전하 생성층(250b)의 제1 부분은 상기 제1 스택(250a)의 제1 부분 상에 형성되고, 상기 전하 생성층(250b)의 제2 부분은 상기 제1 스택(250a)의 제2 부분 상에 형성된 것이다.

이에 따라, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(P1, P2, P3) 사이에서는 상기 전하 생성층(720)을 통해 전하가 이동할 수는 없다.

또한, 상기 제2 스택(730)은 상기 전하 생성층(720) 상에서 상기 트렌치(T)를 사이에 두고 인접하게 배치된 픽셀들(RP, GP, BP) 사이에서 단절되지 않고 서로 연결될 수 있다. 즉, 상기 트렌치(T)의 중앙부를 기준으로 하여, 상기 트렌치(T)의 일 측, 예로서 좌측에 형성된 제2 스택(250c)의 제1 부분과 상기 트렌치(T)의 다른 측, 예로서 우측에 형성된 제2 스택층(250c)의 제2 부분은 서로 연결되어 있다. 따라서, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 픽셀들(RP, GP, BP) 사이에서는 상기 제2 스택(250c)을 통해 전하가 이동할 수는 있다.

이때, 상기 전하 생성층(250b)이 단절된 상기 트렌치(T) 영역에 대응하는 제2 스택(250c) 부분의 두께는, 상기 트렌치(T)와 중첩되지 않는 영역에 대응하는 상기 제2 스택(250c) 부분의 두께 보다 얇게 형성될 수 있다. 다시 말하면, 상기 전하 생성층(250b)의 제1 부분과 제2 부분의 사이 영역과 중첩되는 상기 제2 스택(250c) 부분의 제1 두께는, 상기 절연막(116)과 중첩되는 상기 제2 스택(250c)의 제1 부분 또는 제2 부분의 제2 두께 보다 얇게 형성될 수 있다.

이와 같이 상기 제2 스택(250c) 부분의 제1 두께가 상대적으로 얇게 형성되는 이유는 상기 제2 스택(250c)이 상기 전하 생성층(250b)의 제1 부분 및 제2 부분의 상면 각각에서부터 서로 이격된 상태로 증착되다가 서로 만나면서 형성될 수 있기 때문이다. 따라서, 상대적으로 얇은 두께로 형성되는 상기 제2 스택(250c) 부분의 하부 일부는 상기 트렌치(T) 위쪽에서 단절되도록 구성될 수 있다. 즉, 상기 제2 스택(250c)의 제1 부분의 하부 일부와 상기 제2 스택층(250c)의 제2 부분의 하부 일부는 서로 단절될 수 있다.

이상과 같은 제1 스택(250a), 전하 생성층(250b), 및 제2 스택(250c)의 구조에 의해서 상기 트렌치(T) 내에는 공극이 형성된다. 상기 공극은 상기 절연층(116) 및 상기 유기 발광층(250)에 의해서 정의되며, 따라서, 공극은 상기 유기 발광층(250) 아래에 마련될 수 있다. 상기 전하 생성층(250b)은 상기 제1 스택(250a) 및 상기 제2 스택(250c)에 비하여 도전성이 크다. 특히, 상기 전하 생성층(250b)을 구성하는 N형 전하 생성층은 금속 물질을 포함하여 이루어질 수 있기 때문에, 상기 제1 스택(250a) 및 상기 제2 스택(250b)에 비하여 도전성이 크다. 따라서, 서로 인접하게 배치된 픽셀들(RP, GP, BP) 사이에서의 전하의 이동은 주로 전하 생성층(250b)을 통해 이루어지고, 상기 제2 스택(250c)을 통해서 이루어지는 전하의 이동량은 미미하다. 따라서, 상기 전하 생성층(250b)을 상기 트렌치(T) 내부에서 단절되도록 구성함으로써 서로 인접하게 배치된 픽셀들(RP, GP, BP) 사이에서의 전하의 이동을 줄여서 누설전류 발생을 방지할 수 있다.

한편, 트렌치(T)는 서로 다른 색상을 발광하는 적색 픽셀(RP)와 녹색 픽셀(GP), 녹색 픽셀(GP)와 청색 픽셀(BP), 또는 청색 픽셀(BP)와 적색 픽셀(RP) 사이의 경계 영역에는 적용이 가능할 수 있으나, 표시 패널이 극소형화로 구현될 경우, 동일 색상을 발광하는 적색 픽셀(RP)와 적색 픽셀(RP), 녹색 픽셀(GP)와 녹색 픽셀(GP), 또는 청색 픽셀(BP)와 청색 픽셀(BP) 사이의 경계 영역에는 공간적 한계로 인해, 트렌치(T)를 적용하는 것이 어려울 수 있다. 즉, 서로 다른 색상의 픽셀들 사이의 경우, 트렌치(T) 구조의 적용으로 인접 픽셀들 사이의 누설전류를 차단하는 것이 가능할 수 있으나, 동일 색상의 픽셀들 사이에는 누설전류가 발생하는 문제가 있을 수 있다.

이하에서는, 본 명세서의 다양한 예에 따라 동일 픽셀들 사이 또는 픽셀들 사이의 간격을 좁아지게 설계하면서도 누설 전류가 최소화될 수 있도록 하는 유기 발광 표시 장치에 대해서 살펴본다.

도 5a 및 도 5b는 도 3a의 Ⅱ-Ⅱ'의 다양한 예를 나타내는 단면도들이다. 도 5a 및 도 5b에서는, 누설 전류의 최소화를 위해 개선된 컨택 영역(CTA)이 적용되는 픽셀들(GP)의 단면 구조를 도시하였다.

도 5a 및 도 5b를 참조하면, 본 명세서의 다양한 예에 따른 유기 발광 표시 장치는, 제1 기판(111), 트랜지스터(210), 게이트 절연막(113), 층간 절연막(114), 평탄화막(115), 연결 전극(220), 절연막(116), 제1 전극(230), 펜스막(240), 유기 발광층(250), 제2 전극(260), 봉지층(117), 컬러필터층(GC), 및 제2 기판(112)을 포함할 수 있다.

제1 기판(111)은 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판이거나, 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 기판(111)은 게이트 라인들, 데이터 라인들, 및 트랜지스터들(210)을 포함할 수 있다. 기판(111) 상에는 기판(111) 및 외부로부터의 불순 원소의 침투를 차단하고 유기 발광 표시 장치의 다양한 구성 용소들을 보호하기 위한 버퍼층(미도시)이 형성될 수 있다. 버퍼층은 예를 들어, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 복수층 구조로 형성될 수 있다. 버퍼층은 유기 발광 표시 장치의 구조나 특성에 따라 생략될 수 있다. 본 명세서의 다양한 예에서, 제1 기판(111)이 실리콘 웨이퍼 기판인 경우, 제1 기판(111)은 COMS(complementary metal-oxide semiconductor) 공정에 의해, 게이트 라인들, 데이터 라인들, 및 트랜지스터가 집적화된 CMOS 회로로 구현될 수 있다.

제1 기판(111) 상에는 트랜지스터(210)가 형성될 수 있다. 트랜지스터(210)는 액티브층(211), 게이트 전극(212), 소스 전극/드레인 전극(213, 214)을 포함할 수 있다. 도 5a 및 도 5b에서 트랜지스터(210)는 게이트 전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음을 주의하여야 한다. 즉, 트랜지스터(210)는 게이트 전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다. 또는, 트랜지스터(210)는 실리콘 웨이퍼 기판 상에 COMS(complementary metal-oxide semiconductor) 공정에 의해, 게이트 라인들, 데이터 라인들, 및 트랜지스터가 집적화된 CMOS 회로의 일 부분일 수 있다.

제1 기판(111) 상에는 액티브층(211)이 형성될 수 있다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 액티브층(211) 상에는 게이트 절연막(113)이 형성될 수 있다. 게이트 절연막(113)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 게이트 절연막(113) 상에는 게이트 전극(212)이 형성될 수 있다.

게이트 전극(212)은 게이트 절연막(113)을 사이에 두고, 액티브층(211)과 중첩될 수 있다. 게이트 전극(212은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 중 적어도 하나 이상의 금속 또는 합금으로 이루어질 수 있고, 상기 금속 또는 물질의 단일층 또는 복수층 구조로 형성될 수 있으나, 이에 한정되는 것은 아니다.

층간 절연막(114)은 게이트 전극(212) 상에 형성될 수 있다. 층간 절연막(114)은 게이트 절연막(113)과 동일한 무기절연물질로 이루어질 수 있으나, 이에 한정되지 않는다.

소스/드레인 전극(213, 214)은 층간 절연막(114) 상에 서로 이격되게 배치될 수 있다. 소스/드레인 전극(213, 214)은 층간 절연막(114)을 관통하는 컨택홀을 통해 액티브층(211)의 일단 영역 및 타단 영역에 각각 접속될 수 있다. 소스/드레인 전극(213, 214)은 알루미늄(Al), 몰리브덴(Mo), 티탄늄(Ti), 구리(Cu) 중 적어도 하나 이상의 금속 또는 합금으로 이루어질 수 있고, 상기 금속 또는 물질의 단일층 또는 복수층 구조로 형성될 수 있으나, 이에 한정되는 것은 아니다.

평탄화막(115)은 트랜지스터(210) 상에 형성될 수 있다. 평탄화막(115)은 제1 기판(111)의 상부를 평탄화하는 층으로 기능할 수 있다. 평탄화막(115) 상에는 연결 전극(220)이 형성될 수 있다. 연결 전극(220)은 트랜지스터(210)과 제1 전극(230) 사이를 전기적으로 연결시키는 역할을 할 수 있다. 연결 전극(220) 하부의 평탄화막(115)에는 트랜지스터(210)의 소스/드레인 전극(213, 214)의 상면을 노출시키는 제1 컨택홀(CNT1)이 형성될 수 있다. 제1 컨택홀(CNT1)을 통하여, 트랜지스터(210)의 소스/드레인 전극(213, 214)과 연결 전극(220)이 전기적으로 연결될 수 있다.

절연막(116)은 연결 전극(220) 상에 형성될 수 있다. 절연막(116)을 사이에 두고 제1 전극(230)이 형성될 수 있다. 절연막(116)에는 연결 전극(220)의 상면을 노출시키는 제2 컨택홀(CNT2)이 형성될 수 있다. 제2 컨택홀(CNT2)을 통하여, 연결 전극(220)과 제1 전극(230)이 전기적으로 연결될 수 있다. 결과적으로, 제1 전극(230)은 제1 컨택홀(CNT1), 연결 전극(220), 및 제2 컨택홀(CNT2)을 통해서, 트랜지스터(210)의 소스/드레인 전극(213, 214)과 전기적으로 연결될 수 있다.

본 명세서의 다양한 예에 따르면, 제1 전극(230)을 위해 절연막(116)에 형성된 제2 컨택홀(CNT2)의 폭은 연결 전극(220)의 위해 평탄화막(115)에 형성된 제1 컨택홀(CNT1)의 폭 보다 넓게 형성될 수 있다. 제1 전극(230)은 제1 컨택홀(CNT1) 보다 폭이 넓은 제2 컨택홀(CNT2)을 덮는 컨택 영역(CTA)이 형성될 수 있다. 제1 전극(230)의 컨택 영역(CNT)에서 제2 컨택홀(CNT2)의 경계면에는 제1 전극(230)의 상부면으로부터 수직하게 돌출된 돌출부(235)가 형성될 수 있다. 돌출부(235)의 보다 구체적인 구조에 대한 설명은 도 6a 내지 도 6c를 결부하여 후술한다.

본 명세서의 일 예에 따르면, 도 5a에 도시된 바와 같이, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)은 중첩되게 형성될 수 있다. 또한, 연결 전극(220)이 제1 전극(230)과 같이, 평탄화막(115) 상의 일부에만 패턴 형성될 수 있다.

본 명세서의 다른 예에 따르면, 도 5b에 도시된 바와 같이, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)은 중첩되지 않도록 형성될 수 있다..

제1 전극(230)의 가장자리 영역에는 제1 전극(230)의 모서리를 덮는 펜스막(240)이 형성될 수 있다. 즉, 제1 전극(230)의 측면과 상면의 일부를 덮는 펜스막(240)이 형성될 수 있다. 펜스막(240)은 비발광 영역(NEA)에 위치한 제1 전극(230)을 덮으며, 펜스막(240)에 의해 인접 픽섹들(GP)이 구획될 수 있다. 펜스막(240)은 제1 전극(230)의 컨택 영역(CTA)을 덮도록 연장되어 형성될 수 있다. 펜스막(240)은 제1 전극(230)의 컨택 영역(CTA)을 덮도록 형성됨으로써, 제1 전극(230)과 펜스막(240) 상에 형성될 유기 발광층(250)의 과전류를 방지할 수 있다.

제1 전극(230)과 펜스막(240) 상에는 유기 발광층(250)이 형성될 수 있다. 유기 발광층(250)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(230)과 제2 전극(260)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.

유기 발광층(250)이 백색 발광층인 경우, 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층, 적어도 하나의 발광층, 및 전자 수송층을 포함할 수 있다. 또한, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)을 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해 줄 수 있다. N형 전하 생성층은 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있다. P형 전하 생성층은 정공수송능력이 있는 유기물질에 도펀트가 도핑되어 이루어질 수 있다.

유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA) 상에도 형성될 수 있다. 즉, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)에서 제2 컨택홀(CNT2)의 경계면에 형성된 돌출부(235)와, 돌출부(235) 안쪽의 제2 컨택홀(CNT2)에 따른 내부 공간을 따르는 경로 상에 형성될 수 있다. 유기 발광층(250)은 증착 공정 또는 용액 공정으로 형성될 수 있으며, 증착 공정으로 형성되는 경우 증발 증착법(evaporation)으로 형성될 수 있다. 증발 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 좋지 않다. 이에 따라, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)의 측벽에서의 두께가 컨택 영역(CTA)의 바닥에서의 두께 보다 얇게 형성될 수 있다. 즉, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)을 지나감에 따라 전류 누설 경로의 길이가 제1 전극(230)의 컨택 영역(CTA)이 없는 경우에 비해 길게 할 수 있다. 또한, 컨택 영역(CTA)의 측벽에서의 유기 발광층(250)과 컨택 영역(CTA)의 바닥에서의 유기 발광층(250) 사이가 단락되는 형태로 형성할 수 있으므로, 유기 발광층(250)을 통한 누설 전류를 최소화할 수 있다.

유기 발광층(250) 상에는 제2 전극(260)이 형성될 수 있다. 제2 전극(260)은 각 픽셀들(RP, GP, BP)들에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(260)은 광을 투과시킬 수 있는 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등과 같은 투명한 금속물질(transparent conductive material; TCP), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(semi-transmissive conductive material)로 형성될 수 있다. 제2 전극(260)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 효과가 얻어질 수 있다.

제2 전극(260)은 제1 전극(230)의 컨택 영역(CTA) 상에도 형성될 수 있다. 제2 전극(260)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 스퍼터링법과 같은 물리적 기상 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 우수할 수 있다. 제2 전극(260)은 제1 전극(230)의 컨택 영역(CTA)에서 유기 발광층(250)의 형성됨에 의한 에어 갭(air gap) 상에 형성될 수 있다.

봉지층(117) 상에는 컬러필터층(GC)가 형성될 수 있다. 컬러필터층(GC)은 동일 색상의 픽셀들(GP)이 연속되는 영역에서는 단일 색상 즉, 녹색 컬러필터층(GC)이 연속적으로 배치될 수 있다.

도 6a 내지 도 6c는 도 5a 및 도 5b의 A 영역에 대한 다양한 예들을 나타내는 확대도들이다. 도 6a 내지 도 6c에서는, 누설 전류의 최소화를 위해 개선된 컨택 영역(CTA)에 대한 다양한 예들을 도시하였다. 도 6a 내지 도 6c에 도시된 컨택 영역(CTA)의 다양한 예들은 전술한 도 3a 및 도 3b에 동일하게 적용될 수 있으며, 그 반대의 개념으로도 적용될 수 있음은 물론이다. 또한, 도 6a의 예는 도 6b, 6c로 치환될 수 있다.

도 6a를 참조하면, 본 명세서의 일 예에 따른 제1 전극(230)은, 반사 전극층(231), 투명 전극층(232), 및 돌출부(235a)를 포함할 수 있다.

반사 전극층(231)은 절연막(116) 상에 형성될 수 있다. 절연막(116)에는 연결 전극(220)의 상면을 노출시키는 제2 컨택홀(CNT2)이 형성될 수 있다. 반사 전극층(231)은 절연막(116)의 제2 컨택홀(CNT2)을 덮도록 형성될 수 있다. 반사 전극층(231)은 제2 컨택홀(CNT2)에 따른 내부 공간을 덮는 형태로 형성될 수 있다. 반사 전극층(231)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 반사 전극층(231)은 제2 컨택홀(CNT2)의 경계면에서 수직하게 돌출된 돌출부(235a)가 형성될 수 있다. 이를 위해, 반사 전극층(231)은 돌출부(235a)의 두께에 상응하는 두께로 절연막(116)과 제2 컨택홀(CNT2) 상에 형성한 후, 하프톤 마스크를 이용하여, 상기 제2 컨택홀(CNT2)의 경계면에서 수직하게 돌출된 돌출부(235a)의 두께는 유지하고, 나머지 영역의 두께를 식각하는 것에 의해, 제2 컨택홀(CNT2)의 경계면에 돌출부(235a)를 형성할 수 있다.

투명 전극층(232)은 반사 전극층(231)에 균일한 두께로 형성될 수 있다. 투명 전극층(232)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 스퍼터링법과 같은 물리적 기상 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 우수하므로, 투명 전극층(232)이 증착된 두께만큼 돌출부(235a)의 두께가 증가될 수 있다. 이때, 반사 전극층(231)의 두께는 투명 전극층(232)의 두께보다 두껍게 형성될 수 있다. 투명 전극층(232)의 두께는 반사 전극층(231)에 초기 형성된 돌출부(235a)의 높이보다 얇은 두께로 형성될 수 있다. 예를 들어, 반사 전극층(231)의 상면으로부터의 투명 전극층의 구께는 상기 반사 전극층(231)의 상부면으로부터의 돌출부(234의 높이 보다 얇게 형성될 수 있다.

유기 발광층(250)은 제1 전극(230)의 투명 전극층(232) 상에 형성될 수 있다. 유기 발광층(250)은 반사 전극층(231)과 투명 전극층(232)이 적층된 제1 전극(230)의 돌출부(235a)와 제2 컨택홀(CNT2)에 의해 정의된 컨택 영역(CTA) 상에도 형성될 수 있다. 즉, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)에서 제2 컨택홀(CNT2)의 경계면에 형성된 돌출부(235a)와, 돌출부(235a) 안쪽의 제2 컨택홀(CNT2)에 따른 내부 공간을 따르는 경로 상에 형성될 수 있다. 또한, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)의 측벽에서의 두께가 컨택 영역(CTA)의 바닥에서의 두께 보다 얇게 형성될 수 있다. 또한, 유기 발광층(250) 복수의 층이 적층된 다층 구조일 수 있다. 예를 들어, 유기 발광층(250)은 정공 수송층(250a), 발광층(250b) 및 전자 수송층(250c)을 포함할 수 있다. 트랜치(T)의 측면에는 유기 발광층(250)의 정공 수송층(250a)이 형성될 수 있으며, 트랜치(T)의 바닥에는 유기 발광층(250)의 잔류물이(250d)가 형성될 수 있다. 즉, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)을 사이에 두고, 양측이 단락된 형태를 가질 수 있다.

제2 전극(260)은 유기 발광층(250) 상에 형성될 수 있다. 제2 전극(260)은 제1 전극(230)의 컨택 영역(CTA) 상에도 형성될 수 있다. 제2 전극(260)은 제1 전극(230)의 컨택 영역(CTA)에서 유기 발광층(250)의 형성됨에 의한 에어 갭(air gap) 상에 형성될 수 있다.

도 6B를 참조하면, 본 명세서의 다른 예에 따른 제1 전극(230)은, 반사 전극층(231), 투명 전극층(232), 및 돌출부(235b)를 포함할 수 있다. 반사 전극층(231)은 절연막(116) 상에 형성될 수 있다. 절연막(116)에는 연결 전극(220)의 상면을 노출시키는 제2 컨택홀(CNT2)이 형성될 수 있다. 반사 전극층(231)은 절연막(116)의 제2 컨택홀(CNT2)을 덮도록 형성될 수 있다. 반사 전극층(231)은 제2 컨택홀(CNT2)에 따른 내부 공간을 덮는 형태로 형성될 수 있다. 반사 전극층(231)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 반사 전극층(231)은 제2 컨택홀(CNT2)의 경계면에서 수직하게 돌출된 돌출부(235b)가 형성될 수 있다. 이를 위해, 절연막(116)은 제2 컨택홀(CNT2)의 형성 과정에서 제2 컨택홀(CNT2)의 경계면에 유기 블록(236)이 배치되도록 형성될 수 있다. 유기 블록(236)은 절연막(116)과 상이한 물질로 이루어질 수 있다. 예를 들어, 절연막(116) 상에 제2 컨택홀(CNT2)가 형성될 위치가 개방된 포토 레지스트 패턴을 형성하고, 포토 레지스트 패턴에 의해 덮이지 않고 노출된 절연막(116)을 식각하여 제2 컨택홀(CNT2)을 형성할 수 있다. 이때, 포토 레지스트 패턴을 제거할 때, 제2 컨택홀(CNT2)의 경계면에 유기 블록(236)을 남길 수 있다. 그런 다음, 반사 전극층(231)은 절연막(116)과 경계면에 유기 블록(236)이 있는 제2 컨택홀(CNT2) 상에 형성할 수 있다. 이를 통해, 반사 전극층(231)은 제2 컨택홀(CNT2)의 경계면에 돌출부(235b)를 형성할 수 있다.

투명 전극층(232)은 반사 전극층(231)에 균일한 두께로 형성될 수 있다. 투명 전극층(232)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 스퍼터링법과 같은 물리적 기상 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 우수하므로, 투명 전극층(232)이 증착된 두께만큼 돌출부(235b)의 두께가 증가될 수 있다. 이때, 반사 전극층(231)의 두께는 투명 전극층(232)의 두께보다 두껍게 형성될 수 있으며, 투명 전극층(232)의 두께는 반사 전극층(231)에 초기 형성된 돌출부(235b)의 높이보다 얇은 두께로 형성될 수 있다.

유기 발광층(250)은 제1 전극(230)의 투명 전극층(232) 상에 형성될 수 있다. 유기 발광층(250)은 반사 전극층(231)과 투명 전극층(232)이 적층된 제1 전극(230)의 돌출부(235b)와 제2 컨택홀(CNT2)에 의해 정의된 컨택 영역(CTA) 상에도 형성될 수 있다. 즉, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)에서 제2 컨택홀(CNT2)의 경계면에 형성된 돌출부(235b)와, 돌출부(235b) 안쪽의 제2 컨택홀(CNT2)에 따른 내부 공간을 따르는 경로 상에 형성될 수 있다. 또한, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)의 측벽에서의 두께가 컨택 영역(CTA)의 바닥에서의 두께 보다 얇게 형성될 수 있다.

도 6C를 참조하면, 본 명세서의 또 다른 예에 따른 제1 전극(230)은, 반사 전극층(231), 투명 전극층(232), 및 돌출부(235c)를 포함할 수 있다. 반사 전극층(231)은 절연막(116) 상에 형성될 수 있다. 절연막(116)에는 연결 전극(220)의 상면을 노출시키는 제2 컨택홀(CNT2)이 형성될 수 있다. 반사 전극층(231)은 절연막(116)의 제2 컨택홀(CNT2)을 덮도록 형성될 수 있다. 반사 전극층(231)은 제2 컨택홀(CNT2)에 따른 내부 공간을 덮는 형태로 형성될 수 있다. 반사 전극층(231)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 반사 전극층(231)은 제2 컨택홀(CNT2)의 경계면에서 수직하게 돌출된 돌출부(235c)가 형성될 수 있다. 이를 위해, 절연막(116)은 제2 컨택홀(CNT2)의 형성 과정에서 제2 컨택홀(CNT2)의 경계면에 절연막(116)의 일부가 돌출된 볼록부(237)가 형성될 수 있다. 예를 들어, 절연막(116) 상에 하프톤 마스크를 이용하여, 상기 제2 컨택홀(CNT2)의 경계면에 절연막(116)의 일부가 돌출된 볼록부(237)의 두께가 남도록 제2 컨택홀(CNT2)를 식각하는 것에 의해, 제2 컨택홀(CNT2)의 경계면에 절연막(116)의 볼록부(237)를 형성할 수 있다. 그런 다음, 반사 전극층(231)은 제2 컨택홀(CNT2)의 경계면에 볼록부(237)가 있는 절연막(116) 상에 형성할 수 있다. 이를 통해, 반사 전극층(231)은 제2 컨택홀(CNT2)의 경계면에 돌출부(235c)를 형성할 수 있다.

투명 전극층(232)은 반사 전극층(231)에 균일한 두께로 형성될 수 있다. 투명 전극층(232)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 스퍼터링법과 같은 물리적 기상 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 우수하므로, 투명 전극층(232)이 증착된 두께만큼 돌출부(235c)의 두께가 증가될 수 있다. 이때, 반사 전극층(231)의 두께는 투명 전극층(232)의 두께보다 두껍게 형성될 수 있으며, 투명 전극층(232)의 두께는 반사 전극층(231)에 초기 형성된 돌출부(235c)의 높이보다 얇은 두께로 형성될 수 있다.

유기 발광층(250)은 제1 전극(230)의 투명 전극층(232) 상에 형성될 수 있다. 유기 발광층(250)은 반사 전극층(231)과 투명 전극층(232)이 적층된 제1 전극(230)의 돌출부(235c)와 제2 컨택홀(CNT2)에 의해 정의된 컨택 영역(CTA) 상에도 형성될 수 있다. 즉, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)에서 제2 컨택홀(CNT2)의 경계면에 형성된 돌출부(235c)와, 돌출부(235c) 안쪽의 제2 컨택홀(CNT2)에 따른 내부 공간을 따르는 경로 상에 형성될 수 있다. 또한, 유기 발광층(250)은 제1 전극(230)의 컨택 영역(CTA)의 측벽에서의 두께가 컨택 영역(CTA)의 바닥에서의 두께 보다 얇게 형성될 수 있다.

상술한 본 명세서의 다양한 예에서는 서로 다른 색상을 발광하는 픽셀들 사이에 트렌치 구조를 적용하고, 개선된 컨택 영역을 동일 색상을 발광하는 픽셀들 사이에 적용되는 것으로 설명되었으나, 본 명세서가 이에 한정되는 것은 아니며, 동일 색상의 픽셀들 사이는 물론이고, 서로 다른 색상의 픽셀들 사이에도 트렌치 구조를 배제하면서도, 누설 전류의 차단을 위해서, 본 명세서의 다양한 예에 따른 개선된 컨택 영역을 적용할 수 있다.

도 7a는 본 명세서의 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도이고, 도 7b 및 도 7c는 도 7a의 Ⅲ-Ⅲ'의 다양한 예를 나타내는 단면도들이다.

도 7a 내지 도 7c를 참조하면, 픽셀들(RP, GP, BP) 각각은 적어도 하나의 트랜지스터와 유기발광소자를 포함할 수 있다.

각 픽셀들(RP, GP, BR) 사이에는 트랜치(T')가 형성될 수 있다. 이때, 트랜치(T')는 제1 전극(230)과 연결 전극(220) 사이의 단차 영역에 형성될 수 있다.

도 7b를 참조하면, 제1 전극(230)과 절연막(116)은 단층이 없는 일직선으로 트랜치(T')가 형성될 수 있다. 예를 들어, 평탄화막(115) 상의 전면에 연결 전극(220)을 형성하고, 연결 전극(220) 상에 절연막(116)이 형성되고, 절연막(116) 상에 패턴화된 제1 전극(230)을 형성할 수 있다. 그리고, 제1 전극(230)을 마스크 패턴으로 절연막(116)을 식각하는 것에 의해 제1 전극(230)들 사이에 트랜치(T')를 형성할 수 있다.

도 7c를 참조하면, 제1 전극(230)과 절연막(116에 단층(S)이 있는 트랜치(T')가 형성될 수 있다. 예를 들어, 평탄화막(115) 상의 전면에 연결 전극(220)을 형성하고, 연결 전극(220) 상에 절연막(116)이 형성되고, 절연막(116) 상에 패턴화된 제1 전극(230)을 형성할 수 있다. 그리고, 제1 전극(230)을 마스크 패턴으로 절연막(116)을 식각할 때, 에칭비를 조절하거나, 별도의 마스크를 추가하는 것에 의해 절연막(116)과 제1 전극(230)에 단층(S)가 형성된 형태로 트랜치(T')를 형성할 수 있다. 이 경우, 제1 전극(230)들 사이에 폭이 넓어질 수 있어, 제1 전극(230) 상에 형성된 유기 발광층(250)의 단락이 더 효과적으로 형성될 수 있다.

도 8a는 본 명세서으 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도이고, 도 8b는 도 8a의 IV-IV'의 일 예를 나타내는 단면도이다. 도 8a는 컨택 영역(CTA) 세로 방향으로 추가되고, 트랜치가 제거될 수 있다는 점을 제외하면, 상술한 도 3a, 도 3b, 및 도 7a와 유사한 구성일 수 있다.

도 8a 및 도 8b를 참조하면, 픽셀들(RP, GP, BP) 각각은 적어도 하나의 트랜지스터와 유기발광소자를 포함할 수 있다.

각 픽셀들(RP, GP, BR) 사이에는 트랜치를 형성하지 않고, 컨택 영역(CTA)를 가로 방향뿐만 아니라 세로 방향에도 형성할 수 있다. 도 8a에는 컨택 영역(CTA)가 복수의 개소로 배치되는 것으로 설명되었지만, 이에 한정되는 것은 아니며, 컨택 영역(CTA)이 픽셀의 가로 방향 및/또는 세로 방향으로 길게 연장된 적어도 하나의 컨택홀로 구현될 수도 있다.

도 8b를 참조하면, 상술한 예들에서 동일 색상의 픽셀 사이에 적용되었던 컨택 영역(CTA)를 다른 색상의 픽셀 사이에도 적용된 것으로, 그 구조에 있어서는 전술된 컨택 영역(CAT)과 실질적으로 동일할 수 있다.

즉, 도 8a 및 도 8b의 예에서는 기존 트랜치 구조를 제거하여 픽셀들 간의 간격을 보다 좁힐 수 있고, 이로 인해 유발될 수 있는 누설 전류를 컨택 영역(CTA)에 의해 보완할 수 있도록 구현된 것이다.

도 7b는 컨택 영역(CTA)가 비발광 영역(NEA)에 위치하는 것을 예시한 것으로, 컨택 영역(CTA)와 연결 전극(220)의 제1 컨택홀이 상호 중첩되지 않게 배치될 수 있다. 또한, 컨택 영역(CTA)이 비발광 영역(NEA)에 배치됨에 따라, 픽셀의 개구율이 향상될 수 있는 장점이 있다.

도 8a는 본 명세서의 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도이고, 도 8b 및 도 8c는 도 8a의 Ⅳ-Ⅳ'의 다양한 예를 나타내는 단면도들이다. 도 8a는 제1 전극(230)과 연결 전극(220)의 단차를 이용하여 트랜치(T')가 형성된다는 점을 제외하면, 상술한 도 3a, 도 3b 및 도 7a와 유사한 구성일 수 있다.

도 8a 내지 도 8c를 참조하면, 픽셀들(RP, GP, BP) 각각은 적어도 하나의 트랜지스터와 유기발광소자를 포함할 수 있다.

도 8b를 참조하면, 제1 전극(230)과 절연막(116)은 단층이 없는 일직선으로 트랜치(T')가 형성될 수 있다. 예를 들어, 평탄화막(115) 상의 전면에 연결 전극(220)을 형성하고, 연결 전극(220) 상에 절연막(116)이 형성되고, 절연막(116) 상에 패턴화된 제1 전극(230)을 형성할 수 있다. 그리고, 제1 전극(230)을 마스크 패턴으로 절연막(116)을 식각하는 것에 의해 제1 전극(230)들 사이에 트랜치(T')를 형성할 수 있다.

도 8c를 참조하면, 제1 전극(230)과 절연막(116)에 단층(S)이 있는 트랜치(T')가 형성될 수 있다. 예를 들어, 평탄화막(115) 상의 전면에 연결 전극(220)을 형성하고, 연결 전극(220) 상에 절연막(116)이 형성되고, 절연막(116) 상에 패턴화된 제1 전극(230)을 형성할 수 있다. 그리고, 제1 전극(230)을 마스크 패턴으로 절연막(116)을 식각할 때, 에칭비를 조절하거나, 별도의 마스크를 추가하는 것에 의해 절연막(116)과 제1 전극(230)에 단층(S)가 형성된 형태로 트랜치(T')를 형성할 수 있다. 이 경우, 제1 전극(230)들 사이에 폭이 넓어질 수 있어, 제1 전극(230) 상에 형성된 유기 발광층(250)의 단락이 더 효과적으로 형성될 수 있다.

도 9a는 본 명세서으 다양한 예에 따른 표시 영역의 서브 화소들을 나타내는 평면도이고, 도 9b는 도 9a의 Ⅴ-Ⅴ'의 일 예를 나타내는 단면도이다. 도 9a는 컨택 영역(CTA) 세로 방향으로 추가되고, 트랜치가 제거될 수 있다는 점을 제외하면, 상술한 도 3a, 도 3b, 도 7a 및 도 8a와 유사한 구성일 수 있다.

도 9a 및 도 9b를 참조하면, 픽셀들(RP, GP, BP) 각각은 적어도 하나의 트랜지스터와 유기발광소자를 포함할 수 있다.

각 픽셀들(RP, GP, BR) 사이에는 트랜치를 형성하지 않고, 컨택 영역(CTA)를 가로 방향뿐만 아니라 세로 방향에도 형성할 수 있다. 도 9a에는 컨택 영역(CTA)가 복수의 개소로 배치되는 것으로 설명되었지만, 이에 한정되는 것은 아니며, 컨택 영역(CTA)이 픽셀의 가로 방향 및/또는 세로 방향으로 길게 연장된 적어도 하나의 컨택홀로 구현될 수도 있다.

도 9b를 참조하면, 상술한 예들에서 동일 색상의 픽셀 사이에 적용되었던 컨택 영역(CTA)를 다른 색상의 픽셀 사이에도 적용된 것으로, 그 구조에 있어서는 전술된 컨택 영역(CAT)과 실질적으로 동일할 수 있다.

즉, 도 9a 및 도 9b의 예에서는 기존 트랜치 구조를 제거하여 픽셀들 간의 간격을 보다 좁힐 수 있고, 이로 인해 유발될 수 있는 누설 전류를 컨택 영역(CTA)에 의해 보완할 수 있도록 구현된 것이다.

본 명세서의 예에 따른 유기 발광 표시 장치는 아래와 같이 설명될 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 제1 전극의 가장자리 영역과 상기 컨택 영역을 덮도록 형성된 펜스막을 더 포함할 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 제1 전극의 상기 컨택 영역 내에는 상기 펜스막, 상기 유기 발광층, 상기 제2 전극이 순차적으로 배치되고, 상기 제1 전극의 상기 컨택 영역의 측벽에서의 유기 발광층과 상기 컨택 영역의 바닥에서의 유기 발광층 사이가 단락될 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 제1 전극은, 상기 절연막 상에 형성되는 반사 전극층, 및 상기 반사 전극층 상에 형성되는 투명 전극층을 포함할 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 반사 전극층의 두께는 상기 투명 전극층의 두께보다 두껍게 형성될 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 반사 전극층의 상면으로부터의 상기 투명 전극층의 두께는 상기 반사 전극층의 상면으로부터의 상기 돌출부의 높이 보다 얇게 형성될 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 기판 상에 배치된 트랜지스터, 및 상기 트랜지스터 상에 배치된 평탄화막을 더 포함할 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 평탄화막과 상기 절연막 사이에 배치되고, 상기 절연막의 상기 컨택홀을 통해 상기 제1 전극의 컨택 영역과 접속되는 연결 전극을 더 포함할 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 연결 전극은 상기 평탄화막을 관통하는 하부 컨택홀을 통해 상기 트랜지스터와 전기적으로 연결고, 상기 절연막을 관통하는 상기 컨택홀을 덮는 상기 컨택 영역을 통해 상기 제1 전극과 전기적으로 연결될 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 제1 전극의 컨택 영역과 상기 연결 전극의 하부 컨택홀은 서로 중첩될 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 제1 전극의 컨택 영역과 상기 연결 전극의 하부 컨택홀은 서로 중첩되지 않을 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 기판은 발광 영역과 상기 발광 영역을 둘러싸는 비발광 영역을 갖는 복수의 서브 픽셀들이 정의되고, 인접하는 서브 픽셀들 사이의 상기 비발광 영역에 형성되는 트렌치를 더 포함할 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치에 따르면, 상기 트렌치 상에서 상기 인접하는 서브 픽셀들에 대응하는 상기 유기 발광층들이 서로 분리될 수 있다.

본 명세서의 다양한 에에 따른 유기 발광 표시 장치에 따르면, 상기 절연막의 상부에는 상기 컨택홀과의 경계면에 유기 블록이 배치되고, 상기 유기 블록의 높이에 대응하여 상기 제1 전극의 돌출부가 형성될 수 있다.

본 명세서의 다양한 예에 따르면, 상기 유기 블록은 상기 절연막과 상이한 물질로 이루어질 수 있다.

본 명세서의 다양한 예에 따르면, 상기 절연막은 상기 컨택홀과의 경계면에 볼록부가 형성되고, 상기 볼록부의 높이에 대응하여 상기 제1 전극의 돌출부가 형성될 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치의 제조방법에 따르면, 상기 제1 전극을 패턴 형성하는 단계는, 상기 절연막 상에 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴에 의해 덮이지 않고 노출된 절연막을 식각하여 상기 컨택홀을 형성하는 단계, 상기 포토 레지스트 패턴을 제거하는 단계, 상기 절연막 상에 반사 전극층을 형성하는 단계, 상기 반사 전극층 상에 하프톤 마스크를 이용하여, 상기 컨택홀의 경계면에서 수직하게 돌출된 돌출부를 형성하는 단계, 및 상기 돌출부를 가진 상기 반사 전극층 상에 투명 전극층을 형성하는 단계를 포함할 수 있다.

본 명세서의 다양한 예에 따른 유기 발광 표시 장치의 제조방법에 따르면, 상기 제1 전극을 패턴 형성하는 단계는, 상기 절연막 상에 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴에 의해 덮이지 않고 노출된 절연막을 식각하여 상기 컨택홀을 형성하는 단계, 상기 컨택홀의 경계면에 유기 블록을 남기면서, 상기 포토 레지스트 패턴을 제거하는 단계, 상기 절연막 상에 반사 전극층을 형성하는 단계, 및 상기 반사 전극층 상에 투명 전극층을 형성하는 단계를 포함하며, 상기 반사 전극층은 상기 컨택홀의 경계면에 남겨진 유기 블록에 의해 상기 컨택홀의 경계면에서 수직하게 돌출된 돌출부가 형성될 수 있다.

상술한 본 명세서의 다양한 예에 설명된 특징, 구조, 효과 등은 본 명세서의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 명세서의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 명세서가 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 명세서의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 본 명세서는 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 명세서의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 명세서의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 명세서의 범위에 포함되는 것으로 해석되어야 한다.

100: 유기 발광 표시 장치
110: 표시 패널
111: 제1 기판
112: 제2 기판
210: 트랜지스터
220: 연결 전극
230: 제1 전극
235: 돌출부
240: 펜스막
250: 유기 발광층
260: 제2 전극

Claims

기판 상에 배치된 절연막;
상기 절연막 상에 배치된 제1 전극;
상기 제1 전극 상에 배치된 유기 발광층; 및
상기 유기 발광층 상에 배치된 제2 전극을 포함하며,
상기 제1 전극은 상기 절연막을 관통하는 컨택홀을 덮는 컨택 영역이 형성되고, 상기 컨택홀의 경계면에서 상기 제1 전극의 상부면으로부터 수직하게 돌출된 돌출부가 형성되는, 유기 발광 표시 장치.
제1항에 있어서,
상기 제1 전극의 가장자리 영역과 상기 컨택 영역을 덮도록 형성된 펜스막을 더 포함하는, 유기 발광 표시 장치.
.
제2항에 있어서,
상기 제1 전극의 상기 컨택 영역 내에는 상기 펜스막, 상기 유기 발광층, 상기 제2 전극이 순차적으로 배치되고,
상기 제1 전극의 상기 컨택 영역의 측벽에서의 유기 발광층과 상기 컨택 영역의 바닥에서의 유기 발광층 사이가 단락되는, 유기 발광 표시 장치.
제1항에 있어서,
상기 제1 전극은,
상기 절연막 상에 형성되는 반사 전극층; 및
상기 반사 전극층 상에 형성되는 투명 전극층을 포함하는, 유기 발광 표시 장치.
제4항에 있어서,
상기 반사 전극층의 두께는 상기 투명 전극층의 두께보다 두껍게 형성되는, 유기 발광 표시 장치.
제5항에 있어서,
상기 반사 전극층의 상면으로부터의 상기 투명 전극층의 두께는 상기 반사 전극층의 상부면으로부터의 상기 돌출부의 높이 보다 얇게 형성되는, 유기 발광 표시 장치.
제1항에 있어서,
상기 기판 상에 배치된 트랜지스터; 및
상기 트랜지스터 상에 배치된 평탄화막을 더 포함하는, 유기 발광 표시 장치.
제7항에 있어서,
상기 평탄화막과 상기 절연막 사이에 배치되고, 상기 절연막의 상기 컨택홀을 통해 상기 제1 전극의 컨택 영역과 접속되는 연결 전극을 더 포함하는, 유기 발광 표시 장치.
제8항에 있어서,
상기 연결 전극은 상기 평탄화막을 관통하는 하부 컨택홀을 통해 상기 트랜지스터와 전기적으로 연결되고,
상기 절연막을 관통하는 상기 컨택홀을 덮는 상기 컨택 영역을 통해 상기 제1 전극과 전기적으로 연결되는, 유기 발광 표시 장치.
제9항에 있어서,
상기 제1 전극의 컨택 영역과 상기 연결 전극의 하부 컨택홀은 서로 중첩되는, 유기 발광 표시 장치.
제10항에 있어서,
상기 제1 전극의 컨택 영역과 상기 연결 전극의 하부 컨택홀은 서로 중첩되지 않는, 유기 발광 표시 장치.
제1항에 있어서,
상기 기판은 발광 영역과 상기 발광 영역을 둘러싸는 비발광 영역을 갖는 복수의 서브 픽셀들이 정의되고,
인접하는 서브 픽셀들 사이의 상기 비발광 영역에 형성되는 트렌치를 더 포함하는, 유기 발광 표시 장치.
제12항에 있어서,
상기 트렌치 상에서 상기 인접하는 서브 픽셀들에 대응하는 상기 유기 발광층들이 서로 분리되는, 유기 발광 표시 장치.
제1항에 있어서,
상기 절연막의 상부에는 상기 컨택홀과의 경계면에 유기 블록이 배치되고,
상기 유기 블록의 높이에 대응하여 상기 제1 전극의 돌출부가 형성되는, 유기 발광 표시 장치.
제14항에 있어서,
상기 유기 블록은 상기 절연막과 상이한 물질로 이루어진, 유기 발광 표시 장치.
제1항에 있어서,
상기 절연막은 상기 컨택홀과의 경계면에 볼록부가 형성되고,
상기 볼록부의 높이에 대응하여 상기 제1 전극의 돌출부가 형성되는, 유기 발광 표시 장치.
기판 상에 트랜지스터를 형성하는 단계;
상기 트랜지스터 상에 하부 컨택홀을 가지는 평탄화층을 형성하는 단계;
상기 평탄화층 상에 상기 하부 컨택홀을 통해 상기 트랜지스터와 전기적으로 연결된 연결 전극을 패턴 형성하는 단계;
상기 연결 전극이 패턴 형성된 상기 평탄화층 상에 컨택홀을 가진 절연막을 형성하는 단계;
상기 절연막 상에 상기 컨택홀을 덮는 컨택 영역이 형성되고, 상기 컨택홀의 경계면에서 수직하게 돌출된 돌출부를 가진 제1 전극을 패턴 형성하는 단계;
상기 제1 전극이 패턴 형성된 상기 절연막 상에 상기 제1 전극의 가장자리 영역을 덮도록 펜스막을 형성하는 단계;
상기 제1 전극과 상기 펜스막 상에 유기 발광층을 형성하는 단계; 및
상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하는, 유기 발광 표시 장치의 제조방법.
제17항에 있어서,
상기 제1 전극을 패턴 형성하는 단계는,
상기 절연막 상에 포토 레지스트 패턴을 형성하는 단계;
상기 포토 레지스트 패턴에 의해 덮이지 않고 노출된 절연막을 식각하여 상기 컨택홀을 형성하는 단계;
상기 포토 레지스트 패턴을 제거하는 단계;
상기 절연막 상에 반사 전극층을 형성하는 단계;
상기 반사 전극층 상에 하프톤 마스크를 이용하여, 상기 컨택홀의 경계면에서 수직하게 돌출된 돌출부를 형성하는 단계; 및
상기 돌출부를 가진 상기 반사 전극층 상에 투명 전극층을 형성하는 단계를 포함하는, 유기 발광 표시 장치의 제조방법.
제17항에 있어서,
상기 제1 전극을 패턴 형성하는 단계는,
상기 절연막 상에 포토 레지스트 패턴을 형성하는 단계;
상기 포토 레지스트 패턴에 의해 덮이지 않고 노출된 절연막을 식각하여 상기 컨택홀을 형성하는 단계;
상기 컨택홀의 경계면에 유기 블록을 남기면서, 상기 포토 레지스트 패턴을 제거하는 단계;
상기 절연막 상에 반사 전극층을 형성하는 단계; 및
상기 반사 전극층 상에 투명 전극층을 형성하는 단계를 포함하며,
상기 반사 전극층은 상기 컨택홀의 경계면에 남겨진 유기 블록에 의해 상기 컨택홀의 경계면에서 수직하게 돌출된 돌출부가 형성되는, 유기 발광 표시 장치의 제조방법.
제19항에 있어서,
상기 유기 블록은 상기 절연막과 상이한 물질로 이루어지는, 유기 발광 표시 장치의 제조방법.