CN104425531B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104425531B
CN104425531B CN201410415433.3A CN201410415433A CN104425531B CN 104425531 B CN104425531 B CN 104425531B CN 201410415433 A CN201410415433 A CN 201410415433A CN 104425531 B CN104425531 B CN 104425531B
Authority
CN
China
Prior art keywords
substrate
light receiving
receiving element
capacitor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410415433.3A
Other languages
English (en)
Other versions
CN104425531A (zh
Inventor
柏原庆朗
柏原庆一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104425531A publication Critical patent/CN104425531A/zh
Application granted granted Critical
Publication of CN104425531B publication Critical patent/CN104425531B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，在该半导体器件中，具有后侧照射型结构的固态图像传感元件、以及将从光接收元件提供的电荷中的一些存储在其内的电容器元件具有进一步改善的可靠性。在半导体器件的图像传感元件中，第一衬底和第二衬底在接合表面处接合在一起。第一衬底形成有光电二极管。第二衬底形成有电容器元件。光电二极管和电容器元件彼此相对地布置。在第一衬底中，布置有用于耦合至第二衬底的第一耦合部。在第二衬底中，布置有用于耦合至第一衬底的第二耦合部。第一耦合部之间的第一间隙部与第二耦合部之间的第二间隙部以与第一阻光膜重叠的方式布置。

Description

半导体器件及其制造方法
相关申请的交叉引用
将2013年8月21日提交的日本专利申请2013-171344号的公开的包括说明书、附图和摘要的全部内容引入本文作为参考。
技术领域
本发明涉及半导体器件及其制造方法，特别涉及具备所谓后侧反射型的光接收元件的固态图像传感元件及其制造方法。
背景技术
固态图像传感元件是在半导体衬底的正表面之上形成有电极、互连和光接收元件例如光电二极管的半导体器件。固态图像传感元件通常具有所谓的前侧照射型结构，在该结构中从上方(其前侧)朝向光接收元件照射光电转换用的光。
然而，由于从形成在前侧照射型光接收元件上方的金属互连的上方朝向前侧照射型光接收元件照射光，因此，会产生光的一部分被金属互连等反射并且光不能有效地到达光接收元件的问题。为了解决该问题，已经开发了具有所谓后侧照射型结构的固态图像传感元件，其中从光接收元件下方(从其后侧)朝向光接收元件照射光电转换用的光。具有后侧照射型结构的固态图像传感元件在例如专利文献1中进行了描述。
专利文献1示出了作为特别是具有全局电子快门功能的CMOS(互补金属氧化物半导体)图像传感器的固态图像传感元件。在作为具有全局电子快门功能的CMOS图像传感器的固态图像传感元件中，同时提供给各光接收元件的光通过光电转换被同时转换成信号电荷，并且被存储在耦合至各光接收元件的电容器元件中。由于包括彼此同时的信号的电荷被存储在电容器元件中，因此当信号电荷被依次读取时，能够抑制时滞所导致的图像失真。
在专利文献1中，形成有光接收元件的第一衬底和形成有电容器元件的第二衬底在接合表面接合在一起，以便电容器元件以在平面图中与光接收元件(包括光接收元件的像素)重叠的方式布置。如此，通过从光接收元件侧接收光，可以实现上述的后侧照射，并且还抑制由于电容器元件占用衬底的表面积而造成的布置光接收元件的区域的面积的减少。这使得其中光接收元件占用衬底的表面积当中的一大部分面积的高性能固态图像传感元件能够形成。
除此之外，在具有例如所谓的宽动态范围性能的固态图像传感元件中，同样地信号电荷被存储在耦合至各光接收元件的电容器元件中。具体而言，固态图像传感元件设置有电容器元件，该电容器元件具有将信号电荷(例如存储在光接收元件中的电子、或者在光接收元件和与之关联的浮动扩散层电容器中超过各个光接收元件的饱和电荷电容而产生的电子)暂时存储并且保持在其内的功能。
如果提供给光接收元件的光照射了将信号电荷存储在其内的电容器元件，则存储在电容器元件内的信号电荷可能漏至电容器元件的外部。例如，如果由全局电子快门功能所存储的信号电荷在读取操作前漏至电容器元件的外部，则在读取操作期间不能读取到正确的图像信号。如此，对于电容器元件优选地配置用于抑制前述照射的阻光膜。
具有通过在电容器元件上方设置阻光膜来抑制光入射至电容器元件上的构造的固态图像传感元件，在例如专利文献2中进行了公开。专利文献2公开了将用于在防止光入射至有效像素上的状态下从有效像素输出暗电流的信号电荷存储在其内的电容器元件。
如此，作为CMOS图像传感器的固态图像传感元件大多设置有用于暂时存储从光接收元件提供的信号的电容器元件。
[现有技术文献]
[专利文献]
[专利文献1]
日本特开2011-166171号公报
[专利文献2]
日本特开2011-228621号公报
发明内容
在专利文献1中，在具有光接收元件的第一衬底与具有电容器元件的第二衬底接合在一起的接合表面，形成有各个电容器元件的其中一个电极。如此，如果用于使第一和第二衬底在接合表面接合在一起的应力被施加于电容器元件的电极并且使电极变形，则光会非意图性地朝向将信号电荷存储在其内的电容器元件行进，有可能导致电容器元件中的信号电荷泄漏至电容器元件的外部。
此外，在专利文献中，增加各个电容器元件的面积以增加能够存储在电容器元件中的电荷数。其结果是，在形成有电容器元件的电极的表面，作为除了形成有电极的区域以外的区域的间隙部的面积比率减小了。
在专利文献1中，各个电容器元件的其中一个电极形成在接合表面，使得该电极直接电耦合至形成在具有光接收元件的第一衬底中的电极部。由于在接合表面该电极的面积大并且间隙部的面积小，因此减小了在第一和第二衬底的电极部彼此耦合时的对准期间所容许的不对准量。如此，在对准期间要求高精度，有可能会降低加工效率。
另外，在专利文献1中，在形成前述第二衬底时，形成金属互连层然后在互连层上方形成电容器元件。如此，电容器元件需要由这样的材料形成，其能够在不超过作为金属层的互连层形成时的温度的温度下形成的形成。即，在互连层为金属层时，形成电容元件的电极也需要由例如金属层形成。这就减少了能够选择来特别是形成电容器元件的电极的材料的种类数。即，通过将两个衬底接合在一起，可以形成其中例如在高温下形成的构件位于在低温下形成的构件上方的构造，但是该优点在专利文献1中未被利用。
专利文献2既未公开具有后侧照射型结构的固态图像传感元件，也未公开将形成有光接收元件的衬底与形成有电容器元件的衬底接合在一起的技术。
本发明的其他问题和创新特征将从本说明书的陈述和附图中而变得显而易见。
在根据一个实施方式的半导体器件中，包括光接收元件的第一衬底与包括电容器元件的第二衬底在接合表面彼此接合。电容器元件在第二衬底的远离对应于接合表面的表面的位置。第一衬底包括光接收元件侧的阻光膜，其阻挡提供给各个光接收元件的光。光接收元件侧的阻光膜以与间隙部重叠的方式布置，该间隙部布置在多个耦合部之间以使得在垂直于接合表面的方向上将第一衬底与第二衬底彼此电耦合。
在根据另一个实施方式的半导体器件中，包括光接收元件的第一衬底与包括电容器元件的第二衬底在接合表面彼此接合。电容器元件在远离第二衬底的对应于接合表面的表面的位置。半导体器件包括以在垂直于接合表面的方向上与光接收元件重叠、并且阻挡从各个光接收元件朝向第二衬底行进的光的方式设置在光接收元件与电容器元件之间的光接收元件侧阻光膜。
在根据再一个实施方式的制造半导体器件的方法中，准备包括光接收元件的第一衬底，并且准备包括电容器元件的第二衬底。将第一衬底与第二衬底电接合在一起。在准备第一衬底的步骤中，将第一耦合部形成在与第二衬底的接合表面。在准备第二衬底的步骤中，将第二耦合部形成在与第一衬底的接合表面。在接合步骤中，以使第一耦合部与第二耦合部彼此接触的方式，将第一衬底的对应于接合表面的表面与第二衬底的对应于接合表面的表面接合在一起。形成在第二衬底中的电容器元件在远离第二衬底的对应于接合表面的表面的位置。
在根据本实施方式和其他实施方式的各个半导体器件中，光接收元件侧阻光膜或者电容器元件侧阻光膜可靠地抑制了光对电容器元件的照射。这就抑制了存储在电容器元件中的电荷的泄漏。该效果通过远离衬底之间的接合表面的电容器的位置，而进一步得到增强。
在根据又一个实施方式的制造半导体器件的方法，形成电容器元件然后在电容器元件之上形成第二互连层。这使电容器元件能够通过在更高的温度下执行处理的工艺来形成。如此，可以拓宽形成电容器元件的材料的选择范围，并且提高电容器元件的可靠性。
附图说明
图1是以晶片的形式示出本发明的实施方式的半导体器件的状态的示意平面图；
图2是示出作为该实施方式的半导体器件的固态图像传感元件的部分构造的电路图；
图3是部分示出在图2的电路图中所示的固态图像传感元件中的像素的构造的示意平面图；
图4是示出实施方式1中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图5是用于限定图4中的像素间距和半间距的示意截面图；
图6A是用于限定平面图中的其中一个像素的尺寸的示意平面图，图6B是示出第一和第二耦合部的布局的第一例的示意平面图，并且图6C是示出第一和第二耦合部的布局的第二例的示意平面图；
图7是示出实施方式1中的半导体器件的制造方法的第一步骤的示意截面图；
图8是示出实施方式1中的半导体器件的制造方法的第二步骤的示意截面图；
图9是示出实施方式1中的半导体器件的制造方法的第三步骤的示意截面图；
图10是示出实施方式1中的半导体器件的制造方法的第四步骤的示意截面图；
图11是示出实施方式1中的半导体器件的制造方法的第五步骤的示意截面图；
图12是示出实施方式1中的半导体器件的制造方法的第六步骤的示意截面图；
图13是示出实施方式1中的半导体器件的制造方法的第七步骤的示意截面图；
图14是示出实施方式1中的半导体器件的制造方法的第八步骤的示意截面图；
图15是示出实施方式1中的半导体器件的制造方法的第九步骤的示意截面图；
图16是示出实施方式1中的半导体器件的制造方法的第十步骤的示意截面图；
图17是示出实施方式1中的半导体器件的制造方法的第十一步骤的示意截面图；
图18是示出实施方式1中的半导体器件的制造方法的第十二步骤的示意截面图；
图19是示出实施方式1中的半导体器件的制造方法的第十三步骤的示意截面图；
图20是示出实施方式1中的半导体器件的制造方法的第十四步骤的示意截面图；
图21是示出实施方式1中的半导体器件的制造方法的第十五步骤的示意截面图；
图22是示出实施方式1中的半导体器件的制造方法的第十六步骤的示意截面图；
图23是示出实施方式1中的半导体器件的制造方法的第十七步骤的示意截面图；
图24是示出实施方式1中的半导体器件的制造方法的第十八步骤的示意截面图；
图25是示出实施方式1中的半导体器件的制造方法的第十九步骤的示意截面图；
图26是示出实施方式1中的半导体器件的制造方法的第二十步骤的示意截面图；
图27是示出实施方式1中的半导体器件的制造方法的第二十一步骤的示意截面图；
图28是示出实施方式2中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图29是示出实施方式2中的半导体器件的制造方法的第一步骤的示意截面图；
图30是示出实施方式2中的半导体器件的制造方法的第二步骤的示意截面图；
图31是示出实施方式2中的半导体器件的制造方法的第三步骤的示意截面图；
图32是示出实施方式2中的半导体器件的制造方法的第四步骤的示意截面图；
图33是示出实施方式3的第一例中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图34是示出实施方式3的第一例中的半导体器件的制造方法的第一步骤的示意截面图；
图35是示出实施方式3的第一例中的半导体器件的制造方法的第二步骤的示意截面图；
图36是示出实施方式3的第一例中的半导体器件的制造方法的第三步骤的示意截面图；
图37是示出实施方式3的第二例中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图38是示出实施方式3的第二例中的半导体器件的制造方法的第一步骤的示意截面图；
图39是示出实施方式3的第二例中的半导体器件的制造方法的第二步骤的示意截面图；
图40是示出实施方式3的第二例中的半导体器件的制造方法的第三步骤的示意截面图；
图41是示出实施方式3的第二例中的半导体器件的制造方法的第四步骤的示意截面图；
图42是示出实施方式4中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图43是示出实施方式4中的半导体器件的制造方法的第一步骤的示意截面图；
图44是示出实施方式4中的半导体器件的制造方法的第二步骤的示意截面图；
图45是示出实施方式5的第一例中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图46是示出实施方式5的第一例中的半导体器件的制造方法的第一步骤的示意截面图；
图47是示出实施方式5的第一例中的半导体器件的制造方法的第二步骤的示意截面图；
图48是示出沿着图3中的线IV-IV的实施方式5的第二例中的半导体器件的部分的构造的示意截面图；
图49是示出实施方式5的第二例中的半导体器件的制造方法的第一步骤的示意截面图；
图50是示出实施方式5的第二例中的半导体器件的制造方法的第二步骤的示意截面图；
图51是示出实施方式5的第二例中的半导体器件的制造方法的第三步骤的示意截面图；
图52是示出实施方式6中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图53是示出实施方式6中的半导体器件的制造方法的第一步骤的示意截面图；
图54是示出实施方式7中的半导体器件的部分的构造的沿着图3中的线IV-IV的示意截面图；
图55是示出实施方式的构造的要点的示意截面图的第一例；
图56是示出实施方式的构造的要点的示意截面图的第二例。
具体实施方式
下面将基于附图描述实施方式。
(第1实施方式)
参考图1，本实施方式中的半导体器件形成在半导体晶片SW中。在半导体晶片SW中，形成了图像传感器用的多个芯片区域IMC。各个具有矩形二维形状的芯片区域IMC以矩阵图案配置。半导体晶片SW经过在切割线区域DLR切割而被切断成各个具有例如矩形二维形状的单个芯片区域IMC。
参考图2，在对应于由图1中的虚线正方形所包围的区域II和III的多个芯片区域IMC的各个中，形成有包括多个像素PE并且具有上述的全局电子快门功能或者宽动态范围性能的固态图像传感元件。各个像素PE具有：光电二极管PD，其作为执行光电转换的光接收元件；转移(ransfer)晶体管TX，其将从光电二极管PD的转换所得到的电信号(电荷)转移；以及放大器AM1，其将从光电二极管PD的转换而得到的电信号放大；以及称为浮动扩散区FD的电容区域，其将从转移晶体管TX转移的电荷存储在其内。前述的像素PE还具有除了浮动扩散区FD以外的电容器元件CD。
当固态图像传感元件具有全局电子快门功能时，电容器元件CD被用来存储在同时从所有光电二极管PD所提供的电荷中所包括的信号。当固态图像传感元件具有宽动态范围性能时，电容器元件CD被用来存储从光电二极管PD过剩地提供给浮动区域FD的电荷。
参考图2以及示出图2的电路图的具体二维结构的图3，多个像素PE在各个芯片区域IMC之上以行和列的矩阵图案配置。特别地参考图2，当假定图中的横向是行方向并且其中的纵向是列方向时，多个转移晶体管TX的栅极电极电连接至行信号线RW(1)、RW(2)和RW(3)，这些行信号线各个耦合至例如省略了图示的行检测器。各个前述转移晶体管TX的源极区域以大体对应于光电二极管PD的方式耦合。晶体管TX的漏极区域以大体对应于浮动扩散区FD以及不同于浮动扩散区FD的电容器元件CD的方式耦合。
注意到，在图2中，浮动区域FD和电容器元件CD耦合至放大器AM1的下游侧。然而，浮动区域FD和电容器元件CD也可以耦合至放大器AM1的上游侧。
列信号线CL(1)、CL(2)和CL(3)以基本正交于行信号线RW(1)至RW(3)的方式耦合。列信号线CL(1)至CL(3)经由列放大器AM2和A/D转换器ADC而耦合至数字信号输出部DOT。
开关SWT耦合至前述转移晶体管TX的各个的漏极区域的下游侧。在表示从各个像素的光电二极管PD输出的电荷的信号(在电荷中所包括的信号被转换成表示电压等的电子信号时表示电压等的信号)当中，仅仅来自由开关SWT所选择的像素PE的信号经过列信号线CL(1)至CL(3)，以被列放大器AM2放大。接着，该信号经过A/D转换器ADC而从数字信号输出部DOT作为数字信号输出。
在图2和图3中，示出作为固态图像传感区域的芯片区域IMC，其中以横三行纵三列的矩阵图案配置像素PE(光电二极管PD)，但该配置仅仅是示例性的。以固态图像传感元件配置的像素PE(光电二极管PD)的数目是任意的。
参考图4和图5，下面详细地描述各个像素PE的包括图3中省略的部件的构造。
参考图4，形成芯片区域IMC的半导体晶片SW构成这样的衬底，其中第一衬底P1与第二衬底P2通过在接合表面JS被接合在一起而结合，该接合表面JS对应于第一衬底P1的最上表面与第二衬底P2的最上表面的各个。
具体而言，第一衬底P1是位于图4中的接合表面JS的上方的区域，并且具有由例如硅制成的半导体层SL。在半导体层SL中，形成多个(例如图4中的三个)光电二极管PD，以形成多个像素PE的主要部分。
另一方面，第二衬底P2是位于图4中的接合表面JS的下方的区域，并且具有由例如硅制成的支撑衬底SS。在支撑衬底SS的之上，形成有电容器元件CD。各个电容器元件CD也可以包括支撑衬底SS的内部的一部分。在图4中，形成电容器元件CD的第一电极EDs1的各个的一部分是形成在支撑衬底SS中的。电容器元件CD形成在第二衬底P2中的远离接合表面JS的位置(图4中在接合表面JS的下方)。
作为第一衬底P1与第二衬底P2接合在一起的结果，形成在第一衬底P1中的像素PE的特别是光电二极管PD、以及形成在第二衬底P2中的其电容器元件CD，以在垂直于接合表面JS的方向(图中的竖直方向)上彼此相对的方式布置。换言之，由于第一衬底P1和第二衬底P2在接合表面JS接合在一起，因此各个像素PE具有电容器元件CD层叠在光电二极管PD之上的构造。
接着，将更详细地描述第一衬底P1的构造。首先将描述半导体层SL的后侧(上侧)的构造。
在第一衬底P1中，在形成有光电二极管PD的半导体层SL的后侧(光电二极管PD的与第二衬底P2所处的一侧相反的一侧，即图4中的上侧)的主表面之上，依次层叠薄氧化硅膜FOx(silicon oxide film)、抗反射膜ARF和层间绝缘膜II。
层间绝缘膜II和薄氧化硅膜FOx的各个由氧化硅膜形成，并且抗反射膜ARF以夹设在其间的方式形成。抗反射膜ARF由具有在硅单晶的折射率与氧化硅膜的折射率之间的值的折射率的材料形成。
例如，如果不布置抗反射膜ARF，则由于在层间绝缘膜II和薄氧化硅膜FOx的各个与位于其之下的半导体层SL(硅单晶)之间的折射率差异，入射在该区域上的光会以高比率被反射。然而，通过设置由具有在氧化硅膜的折射率与硅单晶的折射率之间的值的折射率的材料形成的抗反射膜例如氮化硅膜，能够减小上述的反射的比率。这使所期望的光能够更有效地入射至光电二极管PD上。
在层间绝缘膜II的后侧(上侧)，层叠有平坦化层FF和第一阻光膜LSF1。在与平坦化层FF相同的层中，在沿着半导体层SL的主表面的方向(沿着接合表面JS的方向)上在一些区域中，形成有第一阻光膜LSF1作为光接收元件侧的阻光膜。注意到，这里“光提供侧”是指图4中的上侧，光电转换用的光在该处被提供给光电二极管PD。
从图4中的上侧朝向光电二极管PD提供(照射)有光电转换用的光。第一阻光膜LSF1布置在光被提供给光二极管PD的一侧(即图4中的上侧)。光电二极管PD以从半导体层SL的前侧(光电二极管PD的其中衬底P2所处的一侧，即图4中的下侧)的主表面形成至半导体层SL中、在沿着半导体层SL的主表面的方向上彼此间隔的方式形成。在沿着半导体层SL的主表面的方向上彼此相邻的光电二极管PD之间，形成隔离绝缘膜SPT，以在彼此相邻并且包括彼此相邻的一对光电二极管PD的像素之间设置电绝缘。
如果位于光电二极管PD的后侧(上侧)的第一阻光膜LSF1布置在与光电二极管PD在平面图中重叠的位置，则难以将光从上方提供给光电二极管PD。如此，第一阻光膜LSF1优选地形成在夹设在彼此相邻的一对光电二极管PD之间、并且在平面图中不形成光电二极管PD的区域中，并且优选地在与光电二极管PD在平面图中重叠的区域中具有开口。就抑制光朝向位于光电二极管PD的前侧(下侧)的电容器元件CD行进而言，优选地不用照射至光电二极管PD的光照射不布置光电二极管PD的区域。
如此，第一阻光膜LSF1以阻挡向特别不期望被照射的、电容器元件CD等所处的区域行进的光的方式形成。第一阻光膜LSF1由薄膜形成，该薄膜由对照射至光电二极管PD的光表现出阻光特性的材料制成，例如铝或者钨的薄膜。
平坦化层FF由例如涂布式氧化硅膜例如SOG(玻璃上旋涂)形成。在平坦化层FF的后侧(上侧)，形成有有色滤光器FLT，各个包括红色滤光器、绿色滤光器和蓝色滤光器。在有色滤光器FLT的后侧(上侧)，形成有片上透镜LNS(光接收透镜)。各个上述的有色滤光器FLT和片上透镜LNS形成在基本与光电二极管PD在平面图中重叠的位置。入射至片上透镜LNS上的光经过片上透镜LNS而提供给光电二极管PD。
接着，将描述半导体层SL的前侧(图4中的下侧)的构造。在沿着半导体层SL的主表面的方向上的光电二极管PD的侧方(图4中的左侧)，形成有各个转移晶体管TX的栅极绝缘膜GI和栅极电极TG并且形成有如稍后将描述的低浓度扩散区域LD和n型扩散区域ND。在形成有低浓度扩散区域LD和n型扩散区域ND的部分周围，形成有图3中的浮动扩散区FD，尽管在图4中未清楚示出。
在半导体层SL的前侧(下侧)，形成有层间绝缘膜II和第一互连层MLa。层间绝缘膜II由例如氧化硅膜形成。层间绝缘膜II以在其内层叠有多个层的方式形成。第一互连层MLa以夹设在层叠的各层之间的方式(以邻接于层叠的层间绝缘膜II中的各层的方式)形成。
作为各个第一互连层MLa，以减小与接合表面JS的距离的次序(以图中的降序)层叠有三个互连层ML1、ML2和ML3，但是这三个互连层仅仅是示例性的。层叠的互连层的数目是任意的。各个互连层ML1、ML2和ML3以配置成在沿着半导体层SL的主表面的方向上彼此间隔的多个薄膜的图案形成。如此，在不布置互连层的与互连层ML1、ML2和ML3相同层中的各个区域中，布置有层间绝缘膜II。
在形成第一互连层MLa的多个互连层ML1、ML2和ML3当中，更靠近光电二极管PD的互连层ML1和ML2不主动地布置于在垂直于接合表面JS的方向上与光电二极管PD重叠的区域中。然而，与光电二极管PD相距最远的互连层ML3以在垂直于接合表面JS的方向上与发光二极管PD重叠的方式布置。
各个由一般公知的金属材料制成的互连层ML1至ML3阻挡了提供给光电二极管PD的光。特别是图4中的互连层ML3的一部分发挥作为电容器元件侧阻光膜的第二阻光膜LSF2的功能，其通过阻断已经经过光电二极管PD的光、以及看起来会以绕着各个光电二极管PD的周围的方式行进并且进一步从光电二极管PD朝向第二衬底P2行进的光的行进来阻挡光。这里假定电荷提供侧是指图中的下侧，因为在光电转换后由光电二极管PD所产生的电荷从第一互连层MLa提供给第二衬底P2。
与第一阻光膜LSF1类似，第二阻光膜LSF2由对照射至光电二极管PD的光表现阻光特性的材料的薄膜例如铝或者钨的薄膜形成。如此，形成第一互连层MLa的互连层ML1至ML3的各个也优选地由例如铝或者钨的薄膜形成(因为互连层ML3与第二阻光膜LSF2相同)。
层间绝缘膜II也布置在图4中的互连层ML3之下，并且在与层间绝缘膜II相同的层中，形成有接触CT1和第一耦合部JML1。
接触CT1是将互连层ML3与第一耦合部JML1彼此电耦合的导电部，并且以在图中的竖直方向上贯通部分层间绝缘膜II而延伸的方式形成。接触CT1优选地由金属材料例如钨形成。
第一耦合部JML1在用于将从光电二极管PD产生的信号电荷所包括的信号向第二衬底P2输出的导电性薄膜的图案中。第一耦合部JML1形成在位于第一衬底P1的最前侧(下侧)的接合表面JS。各个第一耦合部JML1由与第一互连层MLa类似的一般公知的金属材料(例如铝或者钨)形成。
接着，更详细地描述第二衬底P2的构造。如上所描述，第二衬底P2在远离接合表面JS(接合表面JS的前侧(下侧))的位置具有电容器元件CD。各个电容器元件CD具有第一电极EDs1、电介质层CI和第二电极EDm2。
各个第一电极EDs1形成在支撑衬底SS的在其后侧(上侧)的主表面的一部分中。第一电极EDs1布置在支撑衬底SS中。第一电极EDs1是通过将导电性杂质注入至支撑衬底SS中并且使导电性杂质在其内扩散而形成的半导体区域。电介质层CI以覆盖第一电极EDs1的上主表面的至少一部分(变为与第一电极EDs1的上主表面的一部分接触)的方式形成。作为(氮化钛等的)金属层的第二电极EDm2以覆盖电介质层CI的上主表面的至少一部分的方式形成。如此，本实施方式中的各个电容器元件CD具有所谓的MOS层叠结构。然而，在本实施方式中，作为第二电极EDm2，也可以使用作为含有导电性杂质的半导体层的多晶硅层来替代金属层。
各个电容器元件CD与像素PE一一对应地布置，并且布置在大体与光电二极管PD和片上透镜LNS二维重叠的位置。多个电容器元件CD以在沿着支撑衬底SS的主表面的方向(沿着接合表面JS的方向)上彼此间隔的方式形成。在沿着支撑衬底SS的主表面的方向上彼此相邻的一对电容器元件CD之间，形成有隔离绝缘膜SPT以在彼此相邻的一对电容器元件CD之间设置电绝缘。
在支撑衬底SS和电容器元件CD的各个的后侧(上侧)，形成有层间绝缘膜II、接触CT2和第二耦合部JML2。与第一衬底P1的层间绝缘膜II类似，第二衬底P2的层间绝缘膜II由例如氧化硅膜形成。第二耦合部JML2由与第一耦合部JML1类似的一般公知的金属膜(例如铝或者钨)形成。
已经形成的多个接触CT2的各个以将第一电极EDs1或者第二电极EDm2中的任一个耦合至第二耦合部JML2的方式布置。其结果是，第一电极EDs1和第二电极EDm2的各个电耦合至第二耦合部JML2。与接触CT1类似，接触CT2优选地由金属材料例如钨形成。
第二耦合部JML2在用于将从光电二极管PD产生的信号电荷所包括的信号从第一衬底P1输入的导电性薄膜的图案中。第二耦合部JML2形成于接合表面JS，该接合表面JS形成在第一衬底P1中的最下侧位置处。第二耦合部JML2在接合表面JS电耦合至第一耦合部JML1，以在第一衬底P1与第二衬底P2之间设置电耦合。
如上所描述，为了抑制照射光电二极管PD的光朝向电容器元件CD行进，作为本实施方式的半导体器件的固态图像传感元件具有，(在后侧)位于不与光电二极管PD二维重叠的位置处的第一阻光膜LSF1、以及(在前侧)位于与光电二极管PD二维重叠的位置处的第二阻光膜LSF2。
多个第一耦合部JML1彼此间隔地配置在第一衬底P1的接合表面JS。这里，当着眼于作为前述间隔的第一间隙部GP1时，第一间隙部GP1以与第一阻光膜LSF1在平面图中重叠的方式定位，其中该前述间隔形成在与光电二极管PD在平面图中重叠的区域以外的区域中。换言之，第一间隙部GP1以在图中的垂直于接合表面JS的竖直方向上与第一阻光膜LSF1重叠的方式定位。
同样地，多个第二耦合部JML2彼此间隔地配置在接合表面JS。当着眼于作为前述间隔的第二间隙部GP2时，第二间隙部GP2以与第一阻光膜LSF1在平面图中重叠的方式定位，其中该前述间隔形成在与光电二极管PD在平面图中重叠的区域以外的区域中。换言之，第二间隙部GP2以在图中的垂直于接合表面JS的竖直方向上与第一阻光膜LSF1重叠的方式定位。
另一方面，第二阻光膜LSF2以与光电二极管PD的至少一部分在平面图中(在垂直于接合表面JS的方向上)重叠的方式，在图中的垂直于接合表面JS的竖直方向上定位于光电二极管PD与电容器元件CD之间。然而，如图4所示，第二阻光膜LSF2也可以以与光电二极管PD在图中的垂直于接合表面JS的竖直方向上完全重叠的方式定位。
当第一衬底P1与第二衬底P2接合在一起时，有必要将第一衬底P1和第二衬底P2彼此对准，以使第一耦合部JML1与跟其相对的第二耦合部JML2彼此接触。然而，此时存在容许的不对准量。参考图5和图6，将对此进行描述。
参考图5，在图4中省略了与例如互连层ML1和互连层ML2耦合的接触CT1。然而，在实际情形下，各互连层之间的电耦合由接触CT1(与上述同样地，各个由金属材料例如钨形成)提供。从未图示的转移晶体管TX和浮动扩散区FD到电容器元件CD的信号电荷的路径包括互连层ML1至ML4、接触CT1和CT2、以及第一和第二耦合部JML1和JML2。注意到，图5与图4的不同在于，互连层ML5形成在第二衬底P2中、以及互连层ML1至ML3的布局。然而，图4和图5中的构造各个是示例性的并且可以使用两种构造任一种。
如使用图2和图3所描述的，在本实施方式中的固态图像传感元件中，多个像素PE以在平面图中配置成行和列的方式(栅格图案)布置。即，在图5中由箭头所示的像素间距PT的单元中，各相同像素PE的构造在沿着接合表面JS的方向上重复。
假定在像素间距PT中，布置有光电二极管PD的区域以及不布置光电二极管PD的区域以具有在图5中的横向方向上、各个对应于像素间距PT的一半的尺寸的方式形成。由于第一耦合部JML1与第二耦合部JML2接合在一起的接合部耦合至电容器元件CD的两个电极的各个，因此为各个像素布置了两个接合部。如此，假定对于一个像素而言的第一耦合部JML1和第二耦合部JML2的图案，以在图5中的横向方向上具有对应于半间距HPT的一半的尺寸(对应于像素间距PT的1/4的尺寸)的方式形成。
在该情况下，各个第一耦合部JML1与待跟其接合的第二耦合部JML2之间、在图中的横向方向上，不对准的容许量是像素间距PT的1/4。
在图5中，已经通过仅考虑图中的横向方向(在一个维度上)而研究了该结构。然而，在通过二维观察像素来二维研究该结构的情况下，也得到相同结构。参考图6A，当二维观察各个像素PE时，其竖直方向和横向方向的尺寸的各个对应于像素间距PT，并且像素PE具有正方形二维形状。假定图5中第一耦合部JML1待经由接触CT1而电耦合至其的节点NOD(用于将电信号从衬底P1传输至衬底P2的节点)存在于图中的位置。
此时，参考图6B，在第一衬底P1中，配置第一耦合部JML1，使得存在于各个像素PE中的两个第一耦合部JML1在图中的横向方向上具有各个对应于像素间距PT的1/4的尺寸a和b，并且使得在图中的横向方向上彼此相邻的一对第一耦合部JML1也在其间具有各个对应于像素间距PT的1/4的间隔c和d。
各个前述尺寸a至d的方向(图中的横向方向)与图5中的横向方向(像素间距PT等的方向)相同。与此相反，图6B中的竖直方向表示图5中的深度方向。各个第一耦合部JML1在图中的竖直方向上具有对应于像素间距PT的3/4的尺寸，并且布局第一耦合部JML1以使得表示在彼此相邻的第一耦合部JML1之间的间隔的尺寸e和f的各个对应于像素间距PT的1/4。注意到，形成在第二衬底P2中的第二耦合部JML2也以具有与图6B中的第一耦合部JML1相同的布局的方式配置，尽管在图中未图示。尺寸c至f各个表示第一耦合部JML1之间的间隔，尺寸c至f的矢量的方向的各个都是沿着图6B中像素PE排成行和列的方向的方向。
在该情况下，由于尺寸c至f的各个对应于像素间距的1/4，因此在第一衬底P1与第二衬底P2接合在一起时，各个在第一耦合部JML1和(待跟其耦合的)第二耦合部JML2之间的不对准量都应该被控制在小于像素间距的1/4。当不对准量被控制在小于像素间距的1/4时，可以防止这样的问题，例如由在其中一个第一耦合部JML1与待耦合至相邻于该第一耦合部的另一个第一耦合部JML1的第二耦合部JML2之间的电耦合所导致的短路。
参考图6C，像素PE中的节点NOD的位置与图6B的相同，但是第一耦合部JML1的形状和尺寸与图6B的不同。即，各个第一耦合部JML1以在对于像素PE排成行和列的方向倾斜的方向上延伸的方式布置。这里，第一耦合部JML1的各侧的尺寸为a和b(a与b相等)。
在图6C中，在平面图中彼此相邻的一对第一耦合部JML1之间的第一间隙部GP1(见图4)的最短长度的矢量、与在平面图中彼此相邻的一对第二耦合部JML2之间的第二间隙部GP2(见图4)的最短距离的矢量，以与第一耦合部JML1的图案同样的方式，在图中的倾斜方向上延伸。即，图6C中的尺寸c和d的各个表示各个前述间隙部的最短长度，并且最短长度的矢量在对于像素PE排成矩阵的方向倾斜的方向上延伸。注意到，尺寸a至d的矢量方向相对于像素PE排列的竖直方向和横向方向倾斜45°。
这里，在各个前述尺寸a至d的方向(倾斜方向)上彼此相邻的一对耦合部JML1的节点NOD之间的距离，是在图中的横向方向和竖直方向的各个方向上彼此相邻的一对耦合部JML1的节点NOD之间的距离的2倍的平方根。如此，尺寸a至d的各个是像素间距PT的2/4倍的平方根。注意到，形成在第二衬底P2中的第二耦合部JML2也以与图6C中的第一耦合部JML1具有相同布局的方式配置。
如此，如果耦合部JML1和JML2配置在对于像素PE被对准的方向倾斜的方向(45°的方向)上，则即使节点NOD的位置是相同的，但是第一耦合部JML1与第二耦合部JML2之间的不对准容许量比在耦合部JML1和JML2配置成待沿着像素PE被对准的方向定位的情况下更大(大2倍的平方根)。
接着，将使用图7至图27描述作为本实施方式的半导体器件的制造方法的固态图像传感元件的制造方法。
首先，将使用图7至图15描述第二衬底P2的制造方法。参考图7，首先准备由例如具有n型杂质的硅单晶所制成的支撑衬底SS。
参考图8，在支撑衬底SS的其中一个主表面中，彼此间隔地形成多个隔离绝缘膜SPT。各个隔离绝缘膜SPT可以通过例如所谓的结隔离法或者LOCOS(局部硅氧化)法来形成，或者可以是所谓的STI(浅槽隔离)。
在形成隔离绝缘膜SPT之后，在支撑衬底SS的主表面中形成用于形成第一电极EDs1的导电性杂质区域。其结果是，在支撑衬底SS中，形成作为扩散有导电性杂质的半导体区域的第一电极。
具体而言，使用典型的离子注入技术，将导电性杂质(例如硼)离子注入至支撑衬底SS中的所期望的内部区域(在平面图中除了形成有隔离绝缘膜SPT的区域以外的区域)中，以形成杂质扩散区域DFR。
参考图9，将在图8的步骤中所形成的杂质扩散区域DFR用作形成了最终要形成的电容器元件的第一电极EDs1。以覆盖第一电极EDs1的上表面的至少一部分的方式，通过例如典型的热氧化法形成各个作为由例如氧化硅膜制成的电介质层的绝缘膜CI。绝缘膜CI也可以形成在支撑基板SS的整个主表面之上，包括形成有第一电极EDs1的部分之上；或者可以通过例如典型的光刻技术和蚀刻而被处理，以在平面图中仅仅在所期望的区域中余留。
接着，使用例如典型的CVD法、典型的光刻技术、和蚀刻，在平面图中所期望的区域中，以覆盖绝缘膜CI的上表面的至少一部分的方式，形成各个作为由一般公知材料例如氮化钛制成的金属层的第二电极EDm2，其中该绝缘膜CI是以覆盖第一电极EDs1的上表面的方式形成的。然而，在本实施方式中，作为第二电极EDm2，也可以形成作为各个含有导电性杂质的半导体层的多晶硅层来替代金属层。
参考图10，以覆盖在图9的步骤中所形成的结构的上表面的方式，通过例如典型的CVD法形成由例如氮化硅膜制成的绝缘膜HI。
参考图11，通过在绝缘膜HI上执行典型的回刻工艺，以在第二电极EDm2的侧壁之上余留的方式形成侧壁绝缘膜SWI。如此，在支撑衬底SS中形成电容器元件CD。
参考图12，以覆盖在图11的步骤中所形成的结构的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II1。优选地，在各个下列步骤中，通过例如CMP(化学机械抛光)对所形成的层间绝缘膜的最上表面进行抛光，以便使其平坦化。
形成贯通孔，其从层间绝缘膜II1的最上表面在图中的向下方向上延伸，经由层间绝缘膜II1而分别到达第一电极EDs1或者第二电极EDs2的任一个。以被嵌入至贯通孔中的方式，通过例如典型的CVD法在层间绝缘膜II1之上形成例如钨的薄膜。通过由CMP除去层间绝缘膜II1之上的钨的薄膜，形成各个具有在贯通孔中形成有钨的薄膜的构造的接触CT2。
参考图13，以覆盖层间绝缘膜II2的上表面和接触CT2的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II2。
参考图14，通过在层间绝缘膜II2上执行典型的光刻工艺和蚀刻，形成从层间绝缘膜II2的最上表面到达接触CT2的上表面的多个沟槽部DTR。换言之，以从层间绝缘膜II2的最上表面延伸至其最下表面、贯通层间绝缘膜II2的方式，形成沟槽部DTR。在图中的横向方向上彼此间隔地形成多个沟槽部DTR。
接着，以被嵌入至各个沟槽部DTR中的方式，通过例如典型的溅射法在层间绝缘膜II2之上形成铝或钨的薄膜作为嵌入金属膜BML。
参考图15，通过CMP除去层间绝缘膜II2之上的嵌入金属膜BML，以形成各个具有在沟槽部DTR中形成铝或钨的薄膜的构造的第二耦合部JML2。
将在上述步骤的各个中所形成的层间绝缘膜II1和II2的组合对应于图4中所示的层间绝缘膜II(第二层间绝缘膜)。另外，在通过例如CMP而平坦化之后，层间绝缘膜II2的最上表面充当第二衬底P2与第一衬底P1之间的接合表面JS。即，第二耦合部JML2形成在接合表面JS处。如此，形成图4所示的构造，即具有将从光电二极管PD提供的电荷存储在其内的电容器元件CD的第二衬底P2。
接着，将使用图16至图22描述第二衬底P2的制造方法。参考图16，首先准备半导体衬底SIS。以将由例如氧化硅膜制成的绝缘膜嵌入至半导体衬底SIS中的方式，形成半导体衬底SIS。即，在绝缘膜层Ox的一对主表面(图16中的上主表面和下主表面)的其中一个之上，形成由硅单晶制成的半导体层SL，而在其另一个主表面之上，形成由硅单晶制成的基础(underlying)衬底SSL。举例来说，假定半导体层SL和基础衬底SSL各自由具有n型杂质的硅单晶制成。如此，具有依次层叠有基础衬底SSL、绝缘膜Ox和半导体层SL的结构的作为所谓的SOI(绝缘体上硅)衬底的半导体衬底SIS得以准备。
参考图17，首先，与图8的步骤同样地，将多个隔离绝缘膜SPT在与绝缘膜层Ox相对的半导体层SL的主表面(上表面)彼此间隔地形成。在形成隔离绝缘膜SPT之后，使用典型的离子注入技术将例如硼(B)等注入至半导体层SL中，以形成p型阱区域PWL。注意到也可以在形成隔离绝缘膜SPT之前形成p型阱区域PWL。也可以在形成p型阱区域PWL之后，形成隔离绝缘膜SPT然后再次引入P型阱区域PWL。
接着，为了形成各个光电二极管PD用的n型区域NR，例如使用典型的离子注入技术将作为n型杂质的磷(P)离子引入p型阱区域PWL的预定区域。如此，在半导体层SL中形成(多个)光电二极管PD。
接着，通过例如典型的热氧化法，在半导体层SL的与绝缘膜层Ox相对的主表面之上形成由氧化硅膜制成的绝缘膜GI。
接着，通过例如CVD法，以覆盖半导体层SL的形成有绝缘GI的主表面的方式，形成例如多晶硅的薄膜。这里，优选地引入例如磷化氢(PH3)气体然后执行CVD工艺。其结果是，形成含有n型杂质的多晶硅层。注意到，替代多晶硅层，也可以形成所谓的非晶硅膜。可选地，也可以使用先形成不含杂质的多晶硅层或非晶硅膜、然后使用典型的离子注入方法使薄膜掺杂杂质的方法。
如此，通过典型的光刻技术和蚀刻，形成多晶硅层作为栅极电极TG。
参考图18，当形成前述栅极电极TG时，也可以以除去除了位于栅极电极TG的正下方的部分以外的绝缘膜GI、并且剩余的绝缘膜GI充当栅极绝缘膜GI的方式，形成栅极电极TG。
接着，通过例如离子注入法将用于形成漏极区域的杂质引入至半导体层SL中的所期望的区域中。其结果是，形成低浓度扩散区域LD作为最终要形成的晶体管的所谓的LDD(轻掺杂漏极)区域。低浓度扩散区域LD作为漏极区域的一部分形成。如此，形成具有栅极电极TG、栅极绝缘膜GI、源极区域(光电二极管PD)和漏极区域(低浓度扩散区域)的转移晶体管TX结构。
参考图19，以覆盖在图18的步骤中所形成的结构的上表面的方式，通过例如典型的CVD法形成例如氮化硅膜，并且通过例如典型的光刻技术和蚀刻将该氮化硅膜形成为侧壁绝缘膜SWI。使用侧壁绝缘膜SWI作为硬掩膜，根据典型的离子注入技术，将作为n型杂质的例如磷(P)离子特别地注入至半导体层SL中的位于低浓度扩散区域LD与隔离绝缘膜SPT之间的区域中。其结果是，形成(具有比低浓度扩散区域更高的杂质浓度的)n型扩散区域ND。
参考图20，以覆盖在图19的步骤中所形成的结构的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜的层间绝缘膜II1。在层间绝缘膜II1之上，通过例如典型的溅射法、典型的光刻技术、和蚀刻，形成各个由例如铝的薄膜制成的互连层ML1。
接着，在层间绝缘膜II1之上，以覆盖互连层ML1的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II2。在层间绝缘膜II2之上，通过例如典型的溅射法、典型的光刻技术、和蚀刻，形成各个由例如铝的薄膜构成的互连层ML2。此外，在层间绝缘膜II2之上，以覆盖互连层ML2的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II3。在层间绝缘膜II3之上，通过例如典型的溅射法、典型的光刻技术、和蚀刻，形成各个由例如铝的薄膜制成的互连层ML3。
此时，优选地以与在图中的垂直于半导体层SL等的主表面的竖直方向(即垂直于最终要形成的接合表面的方向)上与光电二极管PD的至少部分重叠的方式，形成互连层ML3的图案。形成以与光电二极管PD重叠的方式布置的互连层ML3，作为第二阻光膜LSF2。当将第一衬底P1与第二衬底P2最终接合在一起时，优选地将作为第二阻光膜LSF2形成的互连层ML3形成在位于光电二极管PD与电容器元件CD之间的位置。更优选地，以在垂直于最终要形成的接合表面的方向上与光电二极管PD完全重叠的方式，形成第二阻光膜LSF2。
参照图21，在层间绝缘膜II3之上，以覆盖互连层ML1的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II4。接着，使用典型的光刻技术和典型的蚀刻技术，以到达互连层ML3的上表面的方式在层间绝缘膜II4中形成接触孔。
在层间绝缘膜II4之上，通过例如CVD法，以嵌入至各个接触孔的方式形成钨的薄膜。通过由CMP除去层间绝缘膜II4之上钨的薄膜，形成各个具有在接触孔中形成钨的薄膜的构造的接触CT1。
接着，通过例如典型的CVD法，以覆盖层间绝缘膜II4的上表面和接触CT1的上表面的方式，形成由例如氧化硅膜制成的层间绝缘膜II5。接着，与图14的步骤同样地，通过将层间绝缘膜II5经过典型的光刻工艺和蚀刻，以从层间绝缘膜II5的最上表面延伸并且到达接触CT1的上表面的方式，形成多个沟槽部DTR。
接着，通过例如典型的溅射法，以填充(嵌入)沟槽部DTR的方式，在层间绝缘膜II5之上形成铝或者钨的薄膜作为嵌入金属膜BML。
在各个前述步骤中所形成的层间绝缘膜II1至II5的组合对应于图4所示的层间绝缘膜II(第一层间绝缘膜)。另一方面，互连层ML1、ML2和ML3的组合对应于各个互连层ML(第一互连层)，其中多个互连层以使第一层间绝缘膜II夹设在其间的方式层叠。
参考图22，与图15的步骤同样地，通过CMP除去在层间绝缘膜II5之上的嵌入金属膜BML，以形成各个具有在沟槽部DTR中形成铝或者钨的薄膜的构造的第一耦合部JML1。
在由CMP平坦化之后的层间绝缘膜II5的最上表面充当第一衬底P1与第二衬底P2之间的接合表面。即，在接合表面JS形成第一耦合部JML。如此，形成了具有光电二极管PD并且形成各个像素PE(除了形成像素PE的电容器元件CD等以外)的至少一部分的第一衬底P1(尽管还未形成第一阻光膜等)。
参考图23，使用一般公知的接合法，将第一衬底P1的对应于接合表面JS的表面与第二衬底P2的对应于接合表面JS的表面接合在一起。此时，以使得在第一衬底P1的对应于接合表面JS的表面的第一耦合部JML1与待跟其接合的、形成在第二衬底P2的对应于接合表面JS的表面的第二耦合部JML2至少部分地彼此接触的方式，进行接合。这就在第一耦合部JML1与第二耦合部JML2之间设置了电耦合。
当将第一耦合部JML1与待跟其接合的第二耦合部JML2这样接合在一起时所容许的不对准量，在如图6C那样配置前述耦合部JML1和JML2时，比在如图6B那样配置前述耦合部JML1和JML2时更大。如此，更优选地以这样的方式形成第一和第二耦合部JML和JML2，其中在平面图中彼此相邻的一对第一耦合部JML1之间的第一间隙部GP1的最短长度的矢量的方向、以及在平面图中彼此相邻的一对第二耦合部JML2之间的第二间隙部GP2的最短长度的矢量的方向，在相对于以栅格图案配置多个像素所排列的方向倾斜的方向上延伸。
参考图24，通过抛光除去基础衬底SSL，以使绝缘膜层Ox的至少上表面露出。在通过这里进行的抛光的去除中，首先通过典型的研磨处理(粗处理)除去基础衬底SSL。接着，通过CMP，对基础衬底SSL进行处理以使其比前述粗处理更高精度地除去，从而使所处理表面更平坦。通过使用碱性溶液的典型湿法蚀刻基本上完全除去基础衬底SSL的所剩余部，以使绝缘膜层Ox的具有高平坦度的表面露出。此时，绝缘膜层Ox发挥蚀刻停止层的功能。
接着，使用氢氟酸类的化学溶液除去由氧化硅膜制成的绝缘膜层Ox，并且使半导体层SL的主表面(在已经形成绝缘膜层Ox的一侧)露出。
参考图25，通过典型的CVD法，在通过图24所示的处理而露出的半导体层SL的主表面之上，形成薄氧化硅膜FOx。接着，以覆盖薄氧化硅膜Fox的方式依次层叠抗反射膜ARF、层间绝缘膜II和层叠金属膜LML。
抗反射膜ARF夹设在薄氧化硅膜Fox与由氧化硅膜制成的层间绝缘膜II之间，并且由例如氮化硅膜或者金属氧化膜的材料形成，氮化硅膜或者金属氧化膜各个具有在硅单晶的折射率与氧化硅膜的折射率之间的值的折射率。
例如，如果不布置抗反射膜ARF，则由于在层间绝缘膜II和薄氧化硅膜FOx的各个与位于其下方的半导体层SL(硅单晶)之间的折射率差异，入射在该区域上的光以高比率被反射。然而，通过设置由具有在氧化硅膜的折射率与硅单晶的折射率之间的值的折射率的材料形成的抗反射膜，例如氮化硅膜，能够减小上述反射的比率。这就使得所期望的光能够更有效地入射在光电二极管PD上。
以形成稍后描述的第一阻光膜的方式形成层叠金属膜LML。例如，层叠金属膜LML由对照射至光电二极管PD的光表现阻光特性的材料制成的薄膜(例如铝或者钨的薄膜)形成。
参考图26，通过典型的光刻技术和蚀刻，对层叠金属膜LML进行图案化以充当第一阻光膜LSF1。这里，多个第一耦合部JML1以及多个第二耦合部JML2在接合表面JS彼此间隔地形成。以在垂直于接合表面JS的方向上与第一阻光膜LSF1重叠的方式，形成夹设在第一耦合部JML1之间的第一隙部GP1、以及夹设在第二耦合部JML2之间的第二间隙部GP2，其中第一耦合部JML1和第二耦合部JML2存在于(在垂直于接合表面JS的方向上，即在平面图中)与光电二极管PD重叠的区域的外部。
参考图27，在层间绝缘膜II之上，以覆盖第一阻光膜LSF1的上表面的方式形成平坦化层FF。通过将涂布式氧化硅膜诸如例如SOG(玻璃上旋涂)涂覆于各个层间绝缘膜II和阻光膜LSF的上表面、并且旋转层间绝缘膜II和阻光膜LSF的上表面，来形成平坦化层FF。在通过上述旋转形成平坦化层FF之后，平坦化层FF的上表面具有得以减小的粗糙度并且是平坦的。
此后，在平坦化层FF的上表面(后表面)之上，形成有色滤光器FLT和片上透镜LNS，由此形成具有图4所示的构造的固态图像传感元件。
接着，将描述本实施方式的功能/效果。
一般而言，照射至光电二极管PD以在其内引起光电转换的光，高比率地透过绝缘膜(氧化硅膜)例如层间绝缘膜II，并且被作为形成第一阻光膜LSF1和第一耦合部JML1的各个的(铝等)的金属薄膜高比率地反射。其结果是，光很可能被第一和第二耦合部JML1和JML2、互连层MLa等反射。另一方面，光很可能透过夹设在一对第一耦合部JML1与一对第二耦合部JML2之间的第一和第二间隙部GP1和GP2等(因为其内没有布置金属薄膜)。
如此，在本实施方式的固态图像传感元件中，以与覆盖存在于与光电二极管PD在平面图中重叠的区域外部的第一和第二间隙部GP1和GP2重叠的方式，布置第一阻光膜LSF1。其结果是，从固态图像传感元件的后侧(上侧)在垂直于接合表面JS的方向上入射至的光，被在第一和第二间隙部GP1和GP2的正上方的第一阻光膜LSF1阻挡，并且被抑制进一步从第一和第二间隙部GP1和GP2朝向位于其下侧(前侧)的电容器元件行进。这就增强了抑制产生例如由于光入射在电容器元件CD上而导致存储在电容器元件CD中的信号电荷的泄漏的问题的效果。
在垂直于接合表面JS的方向上形成有光电二极管PD的区域的正上方的区域(与光电二极管PD在平面图中重叠的区域)，应该透射要到达光电二极管PD的光，因而在其内不布置第一阻光膜LSF1。另一方面，在与光电二极管PD在平面图中重叠的区域的正上方的区域以外的区域中，第一阻光膜LSF1优选地设置在光电二极管PD的上侧(后侧)。这能够抑制光从除了光电二极管PD以外的区域朝向电容器元件CD行进。
接着，在本实施方式中，在光电二极管PD和电容器元件CD各自形成在不同的衬底P1和P2中之后，第一衬底P1与第二衬底P2接合在一起。其结果是，光电二极管PD和电容器元件CD以在垂直于接合表面JS的方向上彼此相对的方式定位。如此，在衬底的主表面中被光电二极管PD和电容器元件CD占用的面积，能够减小至比光电二极管PD和电容器元件CD在沿着其主表面的方向上在相同衬底中并排配置的情形更小。这就使得像素的高度集成化容易。
在光电二极管PD和电容器元件CD这样彼此相对地布置的固态图像传感元件中，第一阻光膜LSF1不布置在形成由光电二极管PD的正上方。然而，在垂直于接合表面JS的方向上在光电二极管PD的正下方(前侧)，第二阻光膜LSF2以与光电二极管PD重叠的方式布置。如此，在垂直于接合表面JS的方向上行进并且透过光电二极管PD的光，被第二阻光膜LSF2阻挡。其结果是，该光被抑制朝向第二阻光膜LSF2的下侧(前侧)的电容器元件CD进一步行进。这就增强了对于例如由于光入射至电容器元件CD上而导致存储在电容器元件CD中的信号电荷的泄漏的问题的发生的抑制效果。这种效果通过在垂直于接合表面JS的方向上在光电二极管PD与电容器元件CD之间设置第二阻光膜LSF2而得到增强，并且通过以完全覆盖光电二极管PD的方式形成第二阻光膜LSF2而得到进一步增强。
电容器CD形成在远离第二衬底P2的对应于接合表面JS的表面的位置。具体而言，电容器元件CD形成在接合表面JS的下侧(前侧)。即，电容器元件CD的第一和第二电极形成在远离接合表面JS的位置。
这就能够抑制由于以下作用而造成的电容器元件CD中的信号电荷的泄漏出，该作用为：在第一和第二衬底P1和P2在接合表面JS接合在一起时施加于电容器元件CD的第一和第二电极的应力，所引起的电容器元件CD的第一和第二电极的变形，所导致的光朝向电容器元件CD的非意图的行进。
由于电容器元件CD不是形成在第二衬底P2的对应于接合表面JS的表面，因此可以增加在接合表面JS的第一或者第二耦合部JML1和JML2之间的间隙部GP1或者GP2的面积(大小)。这是因为，如果电容器元件CD形成在接合表面JS，则通过在增加电容器元件CD的电容量的方面上增加各个电容器元件CD的面积，可以容易地减小间隙部GP1或GP2的面积(大小)。
由于能够增加第一或者第二间隙部GP1和GP2的面积(大小)，因此可以提高在第一和第二衬底P1和P2接合在一起时不对准的容许量，并且提高处理精度。
此外，如果第一耦合部JML1和第二耦合部JML2以间隙部的矢量方向在与如图6C所示像素排列的方向倾斜的方向上延伸的方式配置，则可以增加当第一和第二耦合部JML1和JML2接合在一起时所容许的不对准量(比间隙部的最短长度的延伸方向沿着像素排列的方向的情况要更大)。这就进一步简化了第一衬底P1与第二衬底P2的接合一起的工艺并且提高了处理效率。
注意到，取决于在第一耦合部JML1与第二耦合部JML2接合在一起期间所产生的不对准量，第一阻光膜LSF1与第二间隙部GP2之间的位置关系变化。然而，与该变化无关地，第一阻光膜LSF1优选地以覆盖第二间隙部GP2的方式布置。
此外，在本实施方式中，当形成第二衬底P2时，首先形成电容器元件CD然后形成第二耦合部JML2。这就使电容器元件CD的第一和第二电极能够在比第二耦合部JML2更高的温度条件下形成。其结果是，即使如本实施方式那样第一电极EDs1是支撑衬底SS中的、扩散有导电性杂质的半导体区域，也能够形成高可靠性的电容器元件而不导致例如各个电极的功能由于后续步骤的加热而减弱的问题。
在本实施方式中，通过将具有光电二极管PD的第一衬底P1与具有电容器元件CD的第二衬底P2接合在一起，固态图像传感元件得以形成。与固态图像传感元件的全部部件形成在一个衬底中的情况相比，这就使得在形成其他元件例如互连之前在高温条件下可以更容易地形成电容器元件CD。
(实施方式2)
在作为实施方式1的半导体器件的固态图像传感元件中，如图4和图5所示，第二阻光膜LSF2形成在与第一衬底P1中的各个互连层ML3的相同层中。另一方面，参考图28，在作为实施方式2的半导体器件的固态图像传感元件中，第二阻光膜LSF2形成在与第二衬底P2的各个互连层ML4相同的层中。在这点上，本实施方式与实施方式1有所不同。
第二阻光膜LSF2可以如实施方式1那样形成在第一衬底P1中，或者也可以如本实施方式那样形成在第二衬底P2中。与实施方式1的第二阻光膜LSF2类似，这里所使用的第二阻光膜LSF2也能够抑制，透过发光二极管PD并且朝向前表面侧(下侧)的光到达电容器元件CD。在本实施方式中由第一阻光膜LSF1实现的、抑制光到达电容器元件CD的效果，也与实施方式1的相同。
注意到，除此以外，本实施方式的构造与图5所示的实施方式1的构造基本相同。因此，类似的部件由类似的标号标注并且将不重复对其的描述。
接着，将使用图29至图32描述作为本发明的半导体器件的制造方法的固态图像传感元件的制造方法。这里，特别将描述本实施方式中的第二衬底P2的制造方法。
参考图29，在进行与实施方式1中的图7至图12相同的处理之后，通过典型的溅射法，以覆盖层间绝缘膜II1和接触CT2的上表面的方式形成由例如铝的薄膜制成的层叠金属膜LML。
参考图30，通过典型的光刻技术和蚀刻，对层叠金属膜LML进行图案化以充当互连层ML4。优选地，以在图中的垂直于支撑衬底SS的主表面的竖直方向(即垂直于最终要形成的接合表面的方向)上与光电二极管PD的至少一些重叠的方式，形成互连层ML4的图案。通过这样被形成，通过后续将第一和第二衬底P1和P2接合在一起，互连层ML4的图案将与光电二极管PD的至少一些相对。形成以与光电二极管PD重叠的方式布置的互连层ML4，作为大体在电容器元件CD的正上方的位置的第二阻光膜LSF2。
参考图31，与图21的步骤同样地，在层间绝缘膜II1之上，以覆盖互连层ML4的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II2。接着，使用典型的光刻技术和典型的蚀刻技术，以到达互连层ML4的上表面的方式，在层间绝缘膜II1中形成接触孔。其后，通过例如CVD法，在层间绝缘膜II4之上形成例如钨的薄膜。通过由CMP除去层间绝缘膜II4之上的钨的薄膜，形成各个具有在接触孔中形成钨的薄膜的构造的接触CT2。
参考图32，与图21的步骤所示同样地，以覆盖层间绝缘膜II2的上表面和接触CT2的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II3。接着，通过进行与图13和图14的处理，以从层间绝缘膜II3的最上表面延伸并且到达接触CT2的上表面的方式形成多个沟槽部DTR，并且以嵌入其内的方式形成嵌入金属膜BML。后续步骤与实施方式1的图15相同。图29至图32中的前述步骤与具有实施方式1中的图5所示的构造的第二衬底P2的制造方法相同。层间绝缘膜II1至II3的组合对应于图28所示的第二衬底P2中的层间绝缘膜II(第二层间绝缘膜)。
(实施方式3)
参考图33，在作为本实施方式的第一例的半导体器件的固态图像传感元件中，形成电容器元件CD的第一和第二电极EDp1和EDp2的各个由含有导电性杂质的半导体层例如多晶硅层形成。即，各个电容器元件CD包括由含有导电性杂质的多晶硅制成的第一电极EDp1、覆盖第一电极EDp1的上表面的至少一部分的电介质层CI、以及由含有导电性杂质的多晶硅制成并且覆盖电介质层CI的上表面的至少一部分的第二电极EDp2。注意到，电容器元件CD形成在支撑衬底SS之上，该支撑衬底SS形成具有被夹设在其间的绝缘膜II的第二衬底P2。在第一电极EDp1的侧壁之上，形成侧壁绝缘膜SWI。
注意到，除此之外，本实施方式的构造与图4所示的实施方式1的构造基本相同。因此，类似的部件用类似的标号标注，并且将不重复对其的描述。图33中的第二衬底P2也可以具有与图5中的第二衬底P2同样的(具有互连层ML4)形式。
接着，将使用图34至图36描述作为本实施方式的第一例中的半导体器件的制造方法的固态图像传感元件的制造方法。这里，特别将描述在前述第一例中的第二衬底P2的制造方法。
参考图34，在以与图7的步骤同样的方式所制备的支撑衬底SS的主表面的其中一个之上，形成作为例如氧化硅膜的层间绝缘膜II。
参考图35，在层间绝缘膜II之上，通过例如典型的CVD法形成含有导电性杂质的半导体层例如多晶硅层，并且通过典型的光刻技术和蚀刻对该半导体层进行图案化，以形成第一电极EDp1。接着，与图10的步骤同样的方式形成绝缘膜例如氮化硅膜。通过与图11同样地在绝缘膜上进行典型的回刻处理，以在第一电极EDp1之上余留的方式形成侧壁绝缘膜SWI。
参考图36，通过例如典型的热氧化法，以覆盖第一电极EDs1的上表面的至少部分的方式，形成各自作为由例如氧化硅膜制成的电介质层的绝缘膜CI。该工艺与图9中的电介质层CI的形成工艺相同。
接着，以覆盖在上一个步骤所形成的结构的上表面的方式，通过例如CVD法形成含有导电性杂质的半导体层例如多晶硅层。通过典型的光刻技术和蚀刻对半导体层图案化，以形成第二电极EDp2。这里，以覆盖电介质层CI的上表面的至少部分的方式，形成第二电极EDp2，该电介质层CI是以覆盖第一电极EDs1的至少上表面的方式形成的。如此，形成本实施方式的第一例中的电容器元件CD。
参考图37，在作为本实施方式的第二例的半导体器件的固态图像传感元件中，与图33中的第一例的固态图像传感元件同样地，第一和第二电极EDp1和EDp2的各个由作为含有导电性杂质的半导体层的多晶硅形成。然而，在图37中，各个第一电极EDp1具有(在垂直于接合表面JS的方向上)比图33中的各个第一电极EDp1更大的厚度。如此，图37中的各个电容器元件CD具有比图33中的各个电容器元件CD总体更立体的结构。注意到，如图37所示，覆盖第一电极EDp1的上表面的电介质层CI也可以以覆盖第一电极EDp1的上表面和侧表面的方式，从第一电极EDp1之上连续地延伸到第一电极EDp1的侧表面之上。
注意到，在图37中，在支撑衬底SS的在其后侧(上侧)的主表面之上，以与实施方式1(图4)中的支撑衬底SS同样的方式，形成隔离绝缘膜SPT和杂质扩散区域DFR(在图4中用作第一电极EDs1)。各个含有导电性杂质的杂质扩散区域DFR经由以延伸贯通层间绝缘膜II的方式形成的接触CT2，而电耦合至第一电极EDp1和耦合部JML1和JML2。
支撑衬底SS可以具有图37所示的构造或者可以也具有图33所示的更简单的构造。同样在图33中，可以使用具有与图37相同构造的支撑衬底SS。
注意到，除此之外，图37所示的本实施方式的第二例中的构造与图33所示的本实施方式的第一例基本相同。因此，类似的部件用类似的标号标注并且不重复对其的描述。
接着，将使用图38至图41描述作为本实施方式的第二例中的半导体器件的制造方法的固态图像传感元件的制造方法。这里，特别将描述前述第二实施方式中的第二衬底P2的制造方法。
参考图38，在以与图7的步骤同样的方式准备的支撑衬底SS的主表面的其中一个中，与图8的步骤同样地形成隔离绝缘膜SPT和杂质扩散区域DFR。以覆盖形成有隔离绝缘膜SPT和杂质扩散区域DFR的支撑衬底SS的主表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II。
参考图39，以在图中的向下方向上、从支撑衬底SS之上的层间绝缘膜II的最上表面延伸贯通层间绝缘膜II而到达杂质扩散区域DFR的方式，形成贯通孔。接着，在层间绝缘膜II之上，以被嵌入至各个贯通孔中的方式，通过例如典型的CVD法形成作为例如含有导电性杂质的半导体层的多晶硅薄膜。这里，将多晶硅的薄膜形成得比例如图35的步骤中所形成的各个第一电极EDp1更厚。
通过在多晶硅的薄膜上进行典型的光刻工艺和蚀刻，形成各个由多晶硅的薄膜制成的第一电极EDp1的图案。这里，以覆盖各个由嵌入的多晶硅薄膜制成的接触CT2的方式，形成第一电极EDp1。以与接触CT2结合、并且电耦合至杂质扩散区域DFR的方式，形成第一电极EDp1。另一方面，这样形成各个由嵌入在贯通孔中的多晶硅的薄膜制成的接触CT2，使其上表面露出。
参考图40，以覆盖在图39的步骤中所形成的结构的上表面的方式，通过例如典型的热氧化法形成作为由例如氧化硅膜制成的电介质层的绝缘膜CI。以覆盖第一电极EDp1的上表面和侧表面的至少部分、并且在沿着支撑衬底SS的主表面的方向上在与第一电极EDp1邻接的区域中覆盖层间绝缘膜II的上表面的方式，通过光刻技术和蚀刻对绝缘膜CI图案化。然而，绝缘膜CI不需要必须具有这样的形式，并且也可以以例如覆盖第一电极EDp1的上表面的至少部分的方式形成。
接着，以覆盖在上一个步骤中所形成的结构的上表面的方式，通过例如CVD法形成含有导电性杂质的半导体层例如多晶硅层。通过典型的光刻技术和蚀刻对半导体层进行图案化，以形成第二电极EDp2。在图40中，以覆盖绝缘膜CI的上表面的方式形成第二电极EDp2。然而，第二电极EDp2不需要必须具有这样形式，并且也可以以例如覆盖绝缘膜CI的上表面的至少部分的方式形成。
参考图41，以覆盖图40的步骤中所形成的结构的上表面的方式，形成层间绝缘膜II1(图37中的层间绝缘膜II)。以延伸贯通层间绝缘膜II1而到达接触CT2或者第二电极EDp1的方式，形成贯通孔。在贯通孔中嵌入金属材料例如钨，以在层间绝缘膜II中形成接触CT2。此外，与图30的步骤同样地，通过例如典型的溅射法、典型的光刻技术、和蚀刻形成互连层ML4，以覆盖接触CT2的上表面。
接着，将描述本实施方式的功能/效果。
同样在本实施方式中，与实施方式1和2同样地，在形成第二衬底P2时，首先形成电容器元件CD，然后形成例如互连层ML4的层(以低于金属材料的温度形成)。如此，在形成电容器CD的电极的步骤中，能够使用在比在形成金属材料例如各个互连层ML4的步骤中所使用的温度更高的温度下的处理。如此，可以将具备具有各个由多晶硅形成的第一和第二电极的高可靠性的电容器元件CD的固态图像传感元件，应用于已经通过将两个衬底接合在一起而高度集成化的固态图像传感元件。具备由多晶硅形成的电极的各个电容器元件CD，可以具有比具备各个由金属层形成的电极的电容器元件CD更高的性能。
注意到，在本实施方式中的第一和第二阻光膜LSF1和LSF2也与实施方式1和2的各个中的第一和第二阻光膜LSF1和LSF2同样地实现了抑制光朝向电容器元件CD行进的效果。
(实施方式4)
参考图42，在作为本实施方式的半导体器件的固态图像传感元件中，替代图37的固态图像传感元件的第二电极EDp2，而形成各个作为由例如氮化钛制成的金属层的第二电极EDp2。在这点上，图42与图37有所不同。
如此，作为第二电极EDm2，替代多晶硅层的图案，也可以使用金属层的图案。金属层在比多晶硅层的形成温度条件更低的温度条件下形成，但是这不会出现问题；除了在形成第二电极EDm2之后的用于形成第二衬底P2的各个步骤中、以及在将第一和第二衬底P1和P2接合在一起的步骤中，超过了形成第二电极EDm2的步骤中的处理温度。
除此之外，本实施方式IDE构造与图5所示的实施方式1的构造基本相同。因此，类似的部件由类似的标号标注并且将不重复对其的描述。
参考图43至图44，在作为本实施方式的半导体器件的制造方法的固态图像传感元件的制造方法中，将各个作为金属层的第二电极EDm2用作在图40和图41所示的实施方式3的第二例中的制造方法中所形成的第二电极EDp2的替代物。除此之外，本实施方式的制造方法与实施方式3的第二例的制造方法基本上相同。例如，优选地通过典型的CVD法形成各个作为由氮化钛制成的金属层的第二电极EDm2。
(实施方式5)
参考图45，在作为本实施方式的第一例的半导体器件的固态图像传感元件中，形成电容器元件CD的第一和第二电极EDm1和EDm2的各个由金属层形成，并且各个电容器元件CD具有所谓的MIM型层叠结构。即，电容器元件CD具有作为金属层的第一电极EDm1、覆盖第一电极EDm1的上表面的至少一部分的电介质层CI、以及覆盖电介质层CI的上表面的至少一部分的作为金属层的第二电极EDm2。
图45中的各个电容器元件是二维地使用各个作为金属层的第一和第二电极EDm1和EDm2的MIM型电容器元件。即，仅薄电介质层CI夹设在第一和第二电极EDm1与EDm2之间。第一和第二电极EDm1和EDm2以在平面图中占用较大的面积的方式二维地延伸。
注意到，除此之外本实施方式与例如图33所示的实施方式3的第一例的构造基本相同。因此，类似的部件由类似的标号标注并且将不重复对其的描述。图45中的第二衬底P2也可以具有与图4中的第二衬底P2相同的形式(不具有互连层ML4)。
接着，将使用图46和图47描述作为本实施方式的第一例中的半导体器件的制造方法的固态图像传感元件的制造方法。这里，特别将描述前述第一例中的第二衬底P2的制造方法。
参考图46，与例如图34的步骤同样地，在支撑衬底SS的主表面的其中一个之上，形成作为例如氧化硅膜的层间绝缘膜II。
参考图47，在层间绝缘膜II之上，通过例如CVD法形成氮化钛等的金属层。通过典型的光刻技术和蚀刻对金属层进行图案化以形成第一电极EDm1。接着，以覆盖所得到的结构的上表面的方式，通过例如典型的热氧化法，形成作为由氧化硅膜等制成的电介质层的绝缘膜CI。以覆盖各个第一电极EDm1的上表面的至少一部分的方式，对绝缘膜CI1进行图案化。接着，以覆盖在上一个步骤中所形成的结构的上表面的方式，通过例如CVD法形成氮化钛等的金属层。以覆盖各个绝缘膜CI的上表面的至少一部分的方式对金属层进行图案化，以形成第二电极EDm2。如此，形成本实施方式的第一例中的电容器元件CD。
参考图48，在作为本实施方式中的第二例中的半导体器件的固态图像传感元件中，与图45中的第一例中的图像传感元件同样地，形成电容器元件CD的第一和第二电极EDm1和EDm2的各个由金属膜形成，并且各个电容器元件CD具有所谓的MIM型层叠结构。
图48中的各个电容器元件CD称为边缘电容器，由彼此相对的一对互连层、以及作为夹设在一对互连层之间的电介质层的层间绝缘膜形成。具体而言，在作为第二衬底P2中的(由例如氧化硅膜制成)第二层间绝缘膜II的一部分的层间绝缘膜II2的前侧(下侧)，以使层间绝缘膜II2夹设在其间的方式形成多个互连层ML4的图案。另一方面，在层间绝缘膜II2的后侧(上侧)，以使层间绝缘膜II2夹设在其间的方式形成多个互连层ML5的图案。互连层ML4和ML5各个包括在第二互连层MLb中，该第二互连层MLb由与包括上述的互连层ML1至ML3的第一互连层MLa同样的、一般公知的金属材料(例如铝或者钨)形成。
当着眼于彼此间隔而形成的多个互连层ML4的其中一个时，互连层ML5以与互连层ML4在平面图中重叠的方式，从在垂直于接合表面JS的方向上的(其后侧)正上方，与互连层ML4相对。第二层间绝缘膜II夹设在前述的互连层ML4与跟其相对的互连层ML5之间。
假定互连层ML4(作为形成各个第二互连层MLb的层的其中一个)对应于第一电极EDm1，互连层ML5(作为形成第二互连层MLb的前述层以外的形成第二互连层MLb的层的另一个)对应于第二电极EDm2，并且在这两个电极之间的层间绝缘膜对应于覆盖第一电极EDm1的上表面的至少一部分的层间绝缘膜II2(作为形成第二层间绝缘膜II的电介质层)。如此，这两个电极和层间绝缘膜形成各个电容器元件CD。
然而，任何互连层ML4都可以也具有通过夹设在互连层ML4与位于其正上方的互连层ML5之间的接触CT2而电耦合至互连层ML5的构造。
注意到，除此之外，图48所示的本实施方式的第二例中的构造与图45所示的本实施方式的第一例基本相同。因此，类似的部件由类似的标号标注并且将不重复对其的描述。
接着，将使用图49至图51描述作为本实施方式的第二例的半导体器件的制造方法的固态图像传感元件的制造方法。这里，特别将描述前述第二例中的第二衬底P2的制造方法。
参考图49，与例如图46的步骤同样地，在支撑衬底SS的主表面的其中一个之上，形成层间绝缘膜II1诸如例如氧化硅膜。在层间绝缘膜II之上，通过例如典型的溅射法、典型的光刻技术、和蚀刻，形成各个由例如铝的薄膜制成的第一电极EDm1。第一电极EDm1是互连层ML4，各个互连层ML4作为形成图48的各个第二互连层MLb的多个(分层的)互连层的其中一个。
参考图50，在层间绝缘膜II1之上，以覆盖互连层ML4的上表面的方式，通过例如典型的CVD法形成由例如氧化硅膜制成的层间绝缘膜II2。接着，以到达互连层ML4的一些的上表面的方式，使用典型的光刻技术和典型的蚀刻技术在层间绝缘膜II2中形成接触孔。接着，以嵌入至上述的接触孔的方式形成例如钨的薄膜，以形成接触CT2。
以覆盖未被除去以形成接触CT2的互连层ML4上表面(其至少部分)的方式形成的层间绝缘膜II的部分，充当最终要形成的电容器元件CD的电介质层。
参考图51，通过例如典型的溅射法、典型的光刻技术、和蚀刻，以覆盖层间绝缘膜II2上表面和接触CT2的上表面的方式，形成各个由例如铝的薄膜制成的第二电极EDm2。各个第二电极EDm2对应于，作为形成图48中的各个第二互连层MLb的多个互连层的、与前述互连层ML4不同的其中一个的，互连层ML5。
前述层间绝缘膜II1和II2的组合对应于图48所示的第二衬底P2中的层间绝缘膜II(第二层间绝缘膜)。作为第二层间绝缘膜的第二互连层MLb包括以使层间绝缘膜II夹设在其间的方式层叠的多个互连。层间绝缘膜II、以及作为在第二互连层MLb中一层和另一层形成的互连层ML4和ML5，形成各个电容器元件CD。
与实施方式1和2的各个中的第一和第二阻光膜LSF1和LSF2类似地，本实施方式中的第一和第二阻光膜LSF1和LSF2也实现了抑制光朝向电容器元件CD行进的效果。同样在第一和第二电极形成为金属层的本实施方式中，电容器元件CD形成在第二衬底P2中，然后第二衬底P2接合至形成有光电二极管PD的第一衬底P1。这就能够形成高可靠性的固态图像传感元件，而不被各部件的形成期间的处理温度约束。
(实施方式6)
参考图52，在作为本实施方式中的半导体器件的固态图像传感元件中，在第一衬底P1中所形成的第二阻光膜LSF2不仅作为互连层ML3的一些形成，而且也作为互连层ML1的一些形成。注意到，第二阻光膜LSF2也可以仅作为互连层ML1形成。
如此，本实施方式与实施方式1的不同在于，在第一衬底P1中，各个包括以使层间绝缘膜II夹设在其间的方式层叠的多个(例如三个)互连层ML1至ML3的第一互连层MLa当中，最接近光电二极管PD互连层ML1的一些用作第二阻光膜LSF2。
注意到，除此之外，本实施方式的构造与图4所示的实施方式1基本相同。因此，类似的部件由类似的标号标注并且将不重复对其的描述。
接着，将使用图53描述作为本实施方式的半导体器件的制造方法的固态图像传感元件的制造方法。这里，特别将描述第一衬底P1的制造方法。
参考图53，进行与实施方式1中的图16至图20基本相同的处理。即，在进行与图16至图19所示的各个步骤相同的处理之后，以覆盖层间绝缘膜II1的上表面的方式，使用典型的溅射法、典型的光刻技术、和蚀刻，形成层间绝缘膜II1并且形成互连层ML1的图案。接着，以与形成层间绝缘膜II1和互连层ML1的步骤同样的方式，形成层间绝缘膜II2和II3以及互连层ML2和ML3。如此，形成作为第一层间绝缘膜II的层间绝缘膜II1至II3、以及以使层间绝缘膜II1至II3夹设在其间的方式层叠的多个互连层ML1至ML3。
这里，以与光电二极管在平面图中重叠的方式形成最接近光电二极管PD的互连层ML1的一些，以形成为第二阻光膜LSF2。
接着，描述本实施方式的功能/效果。
当第二阻光膜LSF2如本实施方式那样作为最接近光电二极管PD的互连层ML1的一些形成时，与从第二阻光膜LSF2至各个光电二极管PD的距离大时相比，由于其阻光功能而被第二阻光膜LSF2反射的光，更有可能再次入射在光电二极管上。这就增强了入射在光电二极管PD上的光的使用效率，从而增强光电二极管PD的光电转化功能。
注意到，第二阻光膜LSF2也可以形成为互连层ML2的一些，或者可选地第二阻光膜LSF2也可以形成为形成互连层MLa的互连层ML1至ML3的各个的一些。
(实施方式7)
参考图54，在作为本实施方式的半导体器件的固态图像传感元件中，第二阻光膜LSF2布置为第一衬底P1中的互连层ML1中的一些，并且也作为第二衬底P2中的互连层ML4中的一些。即，在本实施方式中，第二阻光膜LSF2布置在第一衬底P1和第二衬底P2的各个中。
如此，第二阻光膜LSF2也可以布置在第一衬底P1和第二衬底P2的各个中。这就进一步增强了由第二阻光膜LSF2实现的、抑制光朝向电容器元件CD行进的效果。
最后，将描述实施方式的要点。
参考图55，作为一个实施方式的半导体器件的固态图像传感元件的概要如下。固态图像传感元件包括：具有在各个中进行光电转换的光电二极管PD的第一衬底P1、以及具有将从光电二极管PD中的光电转换所得到的电荷存储在其内的电容器元件CD的第二衬底P2。第一衬底P1与第二衬底P2以彼此结合的方式，在接合表面JS接合在一起。光电二极管PD与电容器元件CD以在垂直于接合表面JS的方向上彼此相对的方式布置。电容器元件CD布置在远离接合表面JS的位置。在第一衬底P1的对应于与第二衬底P2的接合表面JS的表面，形成有第一耦合部JML1。在第二衬底P2的对应于与第一衬底P1的接合表面JS的表面，形成有第二耦合部JML2。存在于与光电二极管PD二维重叠的区域的外部的、夹设在多个第一耦合部JML1之间的第一间隙部GP1以及夹设在多个第二耦合部JML2之间的间隙部GP2，以在垂直于接合表面JS的方向上与第一阻光膜LSF1重叠的方式布置。
参考图56，作为另一个实施方式的半导体器件的固态图像传感元件的概要如下。与图55同样地，具有光电二极管PD的第一衬底P1与具有电容器元件CD的第二衬底P2在接合表面JS接合在一起。光电二极管PD与电容器元件CD以彼此相对的方式布置。第二阻光膜LSF2以在垂直于接合表面JS的方向上与第二阻光膜LSF2重叠的方式，布置在光电二极管PD的正下方。
下面将描述其他实施方式的说明内容的一部分，尽管以下描述与上面所给的说明部分地重叠。
(1)一种半导体器件，包括：第一衬底，形成多个像素的各个的至少一部分，该多个像素包括在各个中进行光电转换的多个光接收元件；以及第二衬底，具有将从光接收元件提供的电荷存储在其内的电容器元件。前述第一衬底和前述第二衬底以彼此结合的方式，在其间的接合表面处接合在一起。前述光接收元件和前述电容器元件以在垂直于接合表面的方向上彼此相对的方式布置。前述电容器元件在远离第二衬底的对应于接合表面的表面的位置。前述第一衬底包括：光接收元件侧阻光膜，以阻挡提供给光接收元件的光的方式，布置在各个光接收元件的其中光提供给光接收元件的一侧；以及多个第一耦合部，以将第一衬底与第二衬底彼此电耦合的方式，形成在第一衬底的对应于接合表面的表面处。前述第二衬底包括：多个第二耦合部，以电耦合至第一耦合部的方式，形成在第二衬底的对应于接合表面的表面处。各个存在于与前述光接收元件在平面图中重叠的区域之外的、夹设在多个第一耦合部之间的第一间隙部以及夹设在多个第二耦合部的第二间隙部，以在垂直于第一衬底与第二衬底接合在一起的接合表面的方向上与光接收元件侧阻光膜重叠的方式布置。各个前述电容器元件包括：第一电极，作为金属层；电介质层，覆盖第一电极的上表面的至少一部分；以及第二电极，作为覆盖电介质层的上表面的至少一部分的金属层。
(2)一种半导体器件，包括：第一衬底，形成多个像素的各个的至少一部分，该多个像素包括在各个中进行光电转换的多个光接收元件；以及第二衬底，具有将从光接收元件提供的电荷存储在其内的电容器元件。前述第一衬底和第二衬底以彼此结合的方式，在其间的接合表面处接合在一起。前述光接收元件和前述电容器元件以在垂直于接合表面的方向上彼此相对的方式布置。前述电容器元件在远离第二衬底的对应于接合表面的表面的位置。半导体器件还包括：电容器元件侧阻光膜，以在垂直于前述接合表面的方向上与光接收元件重叠、并且阻挡光从光接收元件朝向第二衬底行进的方式设置。前述电容器元件侧阻光膜在垂直于接合表面的方向上位于光接收元件与电容器元件之间。
(3)在(2)中的半导体器件中，前述第一衬底包括：多个第一耦合部，以将第一衬底与第二衬底彼此电耦合的方式，形成在第一衬底的对应于接合表面的表面处。前述第二衬底包括：多个第二耦合部，以电耦合至第一耦合部的方式，形成在第二衬底的对应于接合表面的表面处。前述第一衬底包括：光接收元件侧阻光膜，以阻挡提供给光接收元件的光的方式，布置在各个光接收元件的其中光提供给光接收元件的一侧。各个存在于与前述光接收元件在平面图中重叠的区域之外的、夹设在多个第一耦合部之间的第一间隙部以及夹设在多个第二耦合部之间的第二间隙部，以在垂直于第一衬底与第二衬底接合在一起的接合表面的方向上与光接收元件侧阻光膜重叠的方式布置。
(4)在(2)中的半导体器件中，前述电容器元件侧阻光膜布置在第一衬底中。前述第一衬底包括：第一层间绝缘膜；以及多个第一互连层，以使第一层间绝缘膜夹设在其间的方式层叠。多个第一互连层中的最接近光接收元件的其中一层的一部分用作电容器元件侧阻光膜。
(5)在(2)中的半导体器件中，各个前述电容器元件包括：第一电极，作为含有导电性杂质的半导体层；电介质层，覆盖第一电极的上表面的至少一部分；以及第二电极，作为覆盖电介质层的上表面的至少一部分的、含有导电性杂质的半导体层或者金属层。注意到，各个前述电容器元件也可以包括作为形成扩散有导电性杂质的第二衬底的支撑衬底中的半导体区域的第一电极、覆盖第一电极的上表面的至少一部分的电介质层、以及作为覆盖电介质层的上表面的至少一部分的金属层或者含有导电性杂质的半导体层的第二电极。
(6)在(2)中的半导体器件中，各个前述电容器元件包括：作为金属层的第一电极；电介质层，覆盖第一电极的上表面的至少一部分；以及第二电极，作为覆盖电介质层的上表面的至少一部分的金属层。
(7)在(2)中的半导体器件中，前述第二衬底包括：第二层间绝缘膜；以及多个第二互连层，以使第二层间绝缘膜夹设在其间的方式形成。包括下列各项的部分用作各个电容器元件：第一电极，作为层叠的多个第二互连层中的一层；电介质层，作为覆盖第一电极的上表面的至少一部分的第二层间绝缘膜；以及第二电极，作为覆盖电介质层的上表面的至少一部分并且与第二互连层中的前述一层不同的、第二互连层中的另一层。
(8)在制造半导体器件的方法中，首先准备第一衬底，其形成多个像素的各个的至少一部分，该多个像素包括在各个中进行光电转换的多个光接收元件。准备第二衬底，其具有将从光接收元件提供的电荷存储在其内的电容器元件。以将前述第一衬底与前述第二衬底彼此结合的方式，将前述第一衬底与第二衬底接合在一起。在准备第一衬底的步骤中，形成光接收元件，并且在第一衬底与第二衬底之间的接合表面处形成第一耦合部。在准备第二衬底的步骤中，在支撑衬底中形成电容器元件，并且在第二衬底与第一衬底之间的接合表面处形成第二耦合部。在接合步骤中，以使形成在第一衬底中的第一耦合部与形成在第二衬底中的第二耦合部彼此接触的方式，将第一衬底的对应于接合表面的表面与第二衬底的对应于接合表面的表面接合在一起。将形成在第二衬底中的电容器元件形成在远离第二衬底的对应于接合表面的表面的位置。
(9)在(8)中的制造半导体器件的方法中，在准备前述第一衬底的步骤中，以阻挡提供给光接收元件的光的方式，进一步形成布置在各个光接收元件的其中光被提供给光接收元件的一侧的光接收元件侧阻光膜。形成多个前述第一耦合部和前述第二耦合部。在形成第一耦合部的前述步骤中，存在于与光接收元件在平面图中重叠的区域的外部的、夹设在多个第一耦合部之间的第一间隙部，以在垂直于第一衬底与第二衬底在接合步骤中接合在一起的接合表面的方向上与光接收元件侧阻光膜重叠的方式形成。在形成第二耦合部的前述步骤中，在接合步骤之后存在于与光接收元件在平面图中重叠的区域的外部的、夹设在多个第二耦合部之间的第二间隙部，以在垂直于第一衬底与第二衬底在接合步骤中接合在一起的接合表面的方向上与光接收元件侧阻光膜重叠的方式形成。
(10)在(8)中的制造半导体器件的方法中，以与光接收元件在垂直于接合表面的方向上重叠的方式，进一步形成阻挡光从光接收元件朝向第二衬底行进的光接收元件侧阻光膜。前述电容元件侧阻光膜在垂直于接合表面的方向上形成在光接收元件与电容器元件之间。
(11)在(10)中的制造半导体器件的方法中，电容元件侧阻光膜以在垂直于接合表面的方向上与光接收元件完全重叠的方式形成。
(12)在(8)中的制造半导体器件的方法中，在准备前述第一衬底的步骤中，多个像素在平面图中以栅格图案配置。在准备前述第一衬底和前述第二衬底的步骤中，第一耦合部和第二耦合部以这样的方式配置，其中在平面图中彼此相邻的一对第一耦合部之间的第一间隙部的最短长度的矢量的方向、以及在平面图中彼此相邻的一对第二耦合部之间的第二间隙部的最短长度的矢量的方向，相对于像素排列的方向倾斜地延伸。
(13)在(10)中的制造半导体器件的方法中，电容器元件侧阻光膜布置在第一衬底中。
(14)在(13)中的制造半导体器件的方法中，在准备前述第一衬底的步骤中，形成第一层间绝缘膜，并且以使第一层间绝缘膜夹设在其间的方式进一步形成层叠的多个第一互连层。多个第一互连层的最接近光接收元件的其中一个的一部分用作光接收元件侧阻光膜。
(15)在(10)中的制造半导体器件的方法中，电容器元件侧阻光膜布置在第二衬底中。
(16)在(8)中的制造半导体器件的方法中，在形成电容器元件的前述步骤中，形成第一电极，作为第二衬底的支撑衬底中的、形成有扩散有导电性杂质的半导体区域。形成覆盖第一电极的上表面的至少一部分的电介质层。形成覆盖前述电介质层的上表面的至少一部分的、作为金属层或者含有导电性杂质的半导体层的第二电极。
(17)在(8)中的制造半导体器件的方法中，在形成电容器元件的前述步骤中，形成作为含有导电性杂质的半导体层的第一电极。形成覆盖第一电极的上表面的至少一部分的电介质层。形成覆盖前述电介质层的上表面的至少一部分的、作为含有导电性杂质的半导体层的第二电极。
(18)在(8)中的制造半导体器件的方法中，在形成电容器元件的前述步骤中，形成作为含有导电性杂质的半导体层的第一电极。形成覆盖前述第一电极的上表面的至少一部分的电介质层。形成覆盖前述电介质层的上表面的至少一部分的、作为金属层的第二电极。
(19)在(8)中的制造半导体器件的方法中，在形成电容器元件的前述步骤中，形成作为金属层的第一电极。形成覆盖第一电极的上表面的至少一部分的电介质层。形成作为覆盖前述电介质层的上表面的至少一部分的金属层的第二电极。
(20)在(8)中的制造半导体器件的方法中，在准备第二衬底的前述步骤中，形成第二层间绝缘膜，并且以使第二层间绝缘膜夹设在其间的方式形成多个第二互连层。包括下列各项的部分用作各个电容器元件：第一电极，作为层叠的多个第二互连层中的一层；电介质层，作为覆盖第一电极的上表面的至少一部分的第二层间绝缘膜；以及第二电极，作为覆盖电介质层的上表面的至少一部分并且与第二互连层的前述一层不同的、第二互连层中的另一层。
(21)一种半导体器件，包括：第一衬底，形成多个像素的各个的至少一部分，该多个像素包括在各个中进行光电转换的多个光接收元件；以及第二衬底，具有将从光接收元件提供的电荷存储在其内的电容器元件。前述第一衬底和前述第二衬底以彼此结合的方式，在其间的接合表面处接合在一起。前述光接收元件和前述电容器元件以在垂直于接合表面的方向上彼此相对的方式布置。前述电容器元件在远离第二衬底的对应于接合表面的表面的位置。半导体器件还包括：光接收元件侧阻光膜，以在垂直于接合表面的方向上与光接收元件重叠、并且阻挡光从光接收元件朝向第二衬底行进的方式设置。前述电容器元件侧阻光膜在垂直于接合表面的方向上位于光接收元件与电容器元件之间。各个电容器元件包括：第一电极，作为金属层；电介质层，覆盖第一电极的上表面的至少一部分；以及第二电极，作为覆盖电介质层的上表面的至少一部分的金属层。
尽管至此已经基于本发明的实施方式具体地描述了由本发明人实现的发明，然而本发明不限于前述实施方式。应该理解，在不偏离其主旨的范围内，能够在本发明中进行各种改变和变更。

Claims (20)

1.一种半导体器件，包括：
第一衬底，形成多个像素的每个像素的至少一部分，所述多个像素包括多个光接收元件，在所述多个光接收元件的每个光接收元件中进行光电转换；以及
第二衬底，具有将从所述光接收元件提供的电荷存储在其内的电容器元件，
其中所述第一衬底和所述第二衬底以彼此结合的方式，在其间的接合表面处接合在一起，
其中所述光接收元件和所述电容器元件以在垂直于所述接合表面的方向上彼此相对的方式布置，
其中所述电容器元件在远离所述第二衬底的对应于所述接合表面的表面的位置，
其中所述第一衬底包括：
光接收元件侧阻光膜，布置在各个所述光接收元件的其中光被提供给所述光接收元件的一侧，以便阻挡提供给所述光接收元件的光；以及
多个第一耦合部，以将所述第一衬底与所述第二衬底彼此电耦合的方式，形成在所述第一衬底的对应于所述接合表面的表面处，
其中所述第二衬底包括：
多个第二耦合部，以电耦合至所述第一耦合部的方式，形成在所述第二衬底的对应于所述接合表面的表面处，以及
其中各个存在于与所述光接收元件在平面图中重叠的区域的外部的、夹设在所述第一耦合部之间的第一间隙部以及夹设在所述第二耦合部之间的第二间隙部被布置，以便在垂直于所述第一衬底与所述第二衬底接合在一起的所述接合表面的方向上与所述光接收元件侧阻光膜重叠。
2.根据权利要求1所述的半导体器件，还包括：
电容器元件侧阻光膜，以在垂直于所述接合表面的方向上与所述光接收元件重叠、并且阻挡光从所述光接收元件朝向所述第二衬底行进的方式设置，
其中所述电容器元件侧阻光膜在垂直于所述接合表面的方向上位于所述光接收元件与所述电容器元件之间。
3.根据权利要求2所述的半导体器件，
其中所述电容器元件侧阻光膜以与所述光接收元件在垂直于所述接合表面的方向上完全重叠的方式形成。
4.根据权利要求1所述的半导体器件，
其中所述像素在平面图中以栅格图案配置，以及
其中所述第一耦合部和所述第二耦合部以这样的方式配置，其中在平面图中彼此相邻的一对所述第一耦合部之间的所述第一间隙部的最短长度的矢量的方向、以及在平面图中彼此相邻的一对所述第二耦合部之间的所述第二间隙部的最短长度的矢量的方向，相对于所述像素排列的方向倾斜地延伸。
5.根据权利要求2所述的半导体器件，
其中所述电容器元件侧阻光膜布置在所述第一衬底中。
6.根据权利要求5所述的半导体器件，
其中所述第一衬底包括：
第一层间绝缘膜；以及
多个第一互连层，以使所述第一层间绝缘膜夹设在其间的方式层叠，以及
其中所述第一互连层中的最接近所述光接收元件的一层的一部分用作所述电容器元件侧阻光膜。
7.根据权利要求2所述的半导体器件，
其中所述电容器元件侧阻光膜布置在所述第二衬底中。
8.根据权利要求1所述的半导体器件，
其中各个所述电容器元件包括：
第一电极，作为在形成所述第二衬底的支撑衬底中的、其中扩散有导电性杂质的半导体区域；
电介质层，覆盖所述第一电极的上表面的至少一部分；以及
第二电极，作为覆盖所述电介质层的上表面的至少一部分的、金属层或者含有导电性杂质的半导体层。
9.根据权利要求1所述的半导体器件，
其中各个所述电容器元件包括：
第一电极，作为含有导电性杂质的半导体层；
电介质层，覆盖所述第一电极的上表面的至少一部分；以及
第二电极，作为覆盖所述电介质层的上表面的至少一部分的、金属层或者含有导电性杂质的半导体层。
10.根据权利要求1所述的半导体器件，
其中各个所述电容器元件包括：
第一电极，作为金属层；
电介质层，覆盖所述第一电极的上表面的至少一部分；以及
第二电极，作为覆盖所述电介质层的上表面的至少一部分的金属层。
11.根据权利要求1所述的半导体器件，
其中所述第二衬底包括：
第二层间绝缘膜；以及
多个第二互连层，以使所述第二层间绝缘膜夹设在其间的方式形成，
其中，如下部分用作各个所述电容器元件，该部分包括：第一电极，作为层叠的所述第二互连层中的一层；电介质层，作为覆盖所述第一电极的上表面的至少一部分的所述第二层间绝缘膜；以及第二电极，作为覆盖所述电介质层的上表面的至少一部分并且与所述第二互连层中的所述一层不同的、所述第二互连层中的另一层。
12.一种半导体器件，包括：
第一衬底，形成多个像素的每个像素的至少一部分，所述多个像素包括多个光接收元件，在所述光接收元件的各个光接收元件中进行光电转换；以及
第二衬底，具有将从所述光接收元件提供的电荷存储在其内的电容器元件，
其中所述第一衬底和所述第二衬底以彼此结合的方式、在其间的接合表面处接合处在一起，
其中所述光接收元件和所述电容器元件以在垂直于所述接合表面的方向上彼此相对的方式布置，以及
其中所述电容器元件在远离所述第二衬底的对应于所述接合表面的表面的位置，
所述半导体器件还包括：
电容器元件侧阻光膜，以在垂直于所述接合表面的方向上与所述光接收元件重叠、并且阻挡光从所述光接收元件朝向所述第二衬底行进的方式设置，
其中所述电容器元件侧阻光膜在垂直于所述接合表面的方向上位于所述光接收元件与所述电容器元件之间。
13.根据权利要求12所述的半导体器件，
其中所述电容器元件侧阻光膜以与所述光接收元件在垂直于所述接合表面的方向上完全重叠的方式形成。
14.根据权利要求12所述的半导体器件，
其中所述第一衬底包括：
多个第一耦合部，以将所述第一衬底与所述第二衬底彼此电耦合的方式，形成在所述第一衬底的对应于所述接合表面的表面处，以及
其中所述第二衬底包括：
多个第二耦合部，以电耦合至所述第一耦合部的方式，形成在所述第二衬底的对应于所述接合表面的表面处。
15.根据权利要求14所述的半导体器件，
其中所述像素在平面图中以栅格图案配置，以及
其中所述第一耦合部和所述第二耦合部以这样的方式配置，其中在平面图中彼此相邻的一对所述第一耦合部之间的第一间隙部的最短长度的矢量的方向、以及在平面图中彼此相邻的一对所述第二耦合部之间的第二间隙部的最短长度的矢量的方向，相对于所述像素排列的方向倾斜地延伸。
16.根据权利要求12所述的半导体器件，
其中所述电容器元件侧阻光膜布置在所述第一衬底中。
17.根据权利要求12所述的半导体器件，
其中所述电容器元件侧阻光膜布置在所述第二衬底中。
18.根据权利要求12所述的半导体器件，
其中各个所述电容器元件包括：
第一电极，作为在形成所述第二衬底的支撑衬底中的、其中扩散有导电性杂质的半导体区域；
电介质层，覆盖所述第一电极的上表面的至少一部分；以及
第二电极，作为覆盖所述电介质层的上表面的至少一部分的、金属层或者含有导电性杂质的半导体层。
19.根据权利要求12所述的半导体器件，
其中各个所述电容器元件包括：
第一电极，作为含有导电性杂质的半导体层；
电介质层，覆盖所述第一电极的上表面的至少一部分；以及
第二电极，作为覆盖所述电介质层的上表面的至少一部分的、金属层或者含有导电性杂质的半导体层。
20.一种制造半导体器件的方法，包括步骤：
准备第一衬底，所述第一衬底形成多个像素的每个像素的至少一部分，所述多个像素包括多个光接收元件，在所述多个光接收元件的每个光接收元件中进行光电转换；
准备第二衬底，所述第二衬底具有将从所述光接收元件提供的电荷存储在其内的电容器元件；以及
以将所述第一衬底与所述第二衬底彼此电耦合的方式，将所述第一衬底与所述第二衬底接合在一起，
其中准备所述第一衬底的步骤包括如下步骤：
形成所述光接收元件；
形成光接收元件侧阻光膜，所述光接收元件侧阻光膜布置在各个光接收元件的其中光被提供给所述光接收元件的一侧，以便阻挡提供给所述光接收元件的光；以及
在所述第一衬底与所述第二衬底之间的接合表面处形成第一耦合部，
其中准备所述第二衬底的步骤包括如下步骤：
在支撑衬底中形成所述电容器元件；以及
在所述第二衬底与所述第一衬底之间的接合表面处形成第二耦合部，
其中在所述接合的步骤中，以使形成在所述第一衬底中的所述第一耦合部与形成在所述第二衬底中的所述第二耦合部彼此接触的方式，将所述第一衬底的对应于所述接合表面的表面与所述第二衬底的对应于所述接合表面的表面接合在一起，以及
其中将形成在所述第二衬底中的所述电容器元件形成在远离所述第二衬底的对应于所述接合表面的表面的位置，
在形成第一耦合部的前述步骤中，存在于与所述光接收元件在平面图中重叠的区域的外部的、夹设在多个第一耦合部之间的第一间隙部被形成，以便在垂直于所述第一衬底与所述第二衬底在所述接合步骤中接合在一起的接合表面的方向上，与所述光接收元件侧阻光膜重叠，
在形成第二耦合部的前述步骤中，在所述接合步骤之后存在于与所述光接收元件在平面图中重叠的区域的外部的、夹设在多个第二耦合部之间的第二间隙部被形成，以便在垂直于所述第一衬底与所述第二衬底在所述接合步骤中接合在一起的接合表面的方向上，与所述光接收元件侧阻光膜重叠。
CN201410415433.3A 2013-08-21 2014-08-21 半导体器件及其制造方法 Expired - Fee Related CN104425531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013171334A JP2015041677A (ja) 2013-08-21 2013-08-21 半導体装置およびその製造方法
JP2013-171334 2013-08-21

Publications (2)

Publication Number Publication Date
CN104425531A CN104425531A (zh) 2015-03-18
CN104425531B true CN104425531B (zh) 2019-04-23

Family

ID=52479619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410415433.3A Expired - Fee Related CN104425531B (zh) 2013-08-21 2014-08-21 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US9293496B2 (zh)
JP (1) JP2015041677A (zh)
CN (1) CN104425531B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
JP6274880B2 (ja) * 2014-01-24 2018-02-07 オリンパス株式会社 固体撮像装置および撮像装置
CN113437104A (zh) 2015-02-27 2021-09-24 索尼公司 固态成像装置及电子装置
TWI550842B (zh) * 2015-04-09 2016-09-21 力晶科技股份有限公司 影像感應器
DE102015216527B3 (de) * 2015-08-28 2016-10-27 Siemens Healthcare Gmbh Röntgendetektor mit kapazitätsoptimiertem, lichtdichtem Padaufbau und medizinisches Gerät mit diesem Röntgendetektor
WO2017038403A1 (ja) * 2015-09-01 2017-03-09 ソニー株式会社 積層体
US9565375B1 (en) * 2015-11-03 2017-02-07 Stmicroelectronics (Grenoble 2) Sas Pixel and an array of pixels
FR3043495A1 (fr) 2015-11-09 2017-05-12 St Microelectronics Crolles 2 Sas Capteur d'images a obturation globale
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
JP6904730B2 (ja) * 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
JP2018064758A (ja) 2016-10-19 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、および電子機器
CN107978596B (zh) * 2016-10-24 2020-05-12 光宝光电(常州)有限公司 光感测器模组及其穿戴装置
EP3346243A1 (en) * 2017-01-10 2018-07-11 STMicroelectronics (Research & Development) Limited Zero power sensors
US9859312B1 (en) * 2017-02-08 2018-01-02 Omnivision Technologies, Inc. Feedback capacitor formed by bonding-via in pixel level bond
KR102372748B1 (ko) * 2017-04-24 2022-03-11 에스케이하이닉스 주식회사 적층형 이미지 센서
US11244980B2 (en) 2017-06-29 2022-02-08 Sony Semiconductor Solutions Corporation Semiconductor device
JP2017216480A (ja) * 2017-09-01 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10224357B1 (en) * 2017-09-07 2019-03-05 Visera Technologies Company Limited Image sensor packages
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
KR102467845B1 (ko) 2017-10-24 2022-11-16 삼성전자주식회사 적층형 씨모스 이미지 센서
KR20240031429A (ko) * 2018-02-01 2024-03-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
CN110278396B (zh) * 2018-03-16 2024-07-12 松下知识产权经营株式会社 摄像装置
TW202013708A (zh) * 2018-06-05 2020-04-01 日商索尼半導體解決方案公司 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR102624610B1 (ko) * 2018-10-04 2024-01-15 삼성전자주식회사 이미지 센서
US10879291B2 (en) * 2018-11-27 2020-12-29 Raytheon Company Stacked sensor with integrated capacitors
JP2022043369A (ja) * 2018-12-26 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2020141090A (ja) * 2019-03-01 2020-09-03 ソニーセミコンダクタソリューションズ株式会社 容量素子、半導体素子基板及び電子機器
US11302736B2 (en) * 2019-08-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
CN113764439B (zh) * 2021-09-08 2024-02-20 京东方科技集团股份有限公司 光电子集成基板及其制作方法、光电子集成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840926A (zh) * 2009-03-17 2010-09-22 索尼公司 固态成像装置及其制造方法、驱动方法、以及电子设备
CN103140926A (zh) * 2010-09-30 2013-06-05 佳能株式会社 固态成像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP2008277511A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び撮像装置
TWI515885B (zh) * 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP4779054B1 (ja) 2010-03-31 2011-09-21 富士フイルム株式会社 固体撮像素子及び撮像装置
JP5278491B2 (ja) 2011-05-16 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5881324B2 (ja) * 2011-07-01 2016-03-09 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP6044847B2 (ja) * 2012-02-03 2016-12-14 ソニー株式会社 半導体装置及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840926A (zh) * 2009-03-17 2010-09-22 索尼公司 固态成像装置及其制造方法、驱动方法、以及电子设备
CN103140926A (zh) * 2010-09-30 2013-06-05 佳能株式会社 固态成像装置

Also Published As

Publication number Publication date
JP2015041677A (ja) 2015-03-02
US9293496B2 (en) 2016-03-22
US20150054110A1 (en) 2015-02-26
US20160155766A1 (en) 2016-06-02
CN104425531A (zh) 2015-03-18
US9450010B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
CN104425531B (zh) 半导体器件及其制造方法
US10062720B2 (en) Deep trench isolation fabrication for BSI image sensor
CN205789974U (zh) 成像电路与成像系统
TWI690070B (zh) 互補式金屬氧化物半導體影像感測器及影像感測器
JP6055598B2 (ja) 半導体装置およびその製造方法
TWI452684B (zh) 具有背面溝槽之背面照明影像感測器
US8552516B2 (en) Solid state image capture device and method for manufacturing same
TWI375320B (en) Image sensor and manufacturing method thereof
CN102637712B (zh) 半导体装置及其制造方法
KR20180027852A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
TW201810403A (zh) 半導體裝置及其製造方法
US8476699B2 (en) Method for producing semiconductor device and semiconductor device
US9812482B2 (en) Frontside illuminated (FSI) image sensor with a reflector
JP2017216480A (ja) 半導体装置およびその製造方法
KR101584664B1 (ko) 씨모스 이미지 센서
US8173480B2 (en) Image sensor and method for manufacturing the same
KR20080062046A (ko) 이미지 센서의 제조 방법
JP6341796B2 (ja) 半導体装置の製造方法
US9165976B2 (en) Method of manufacturing semiconductor device
JP2016046420A (ja) 半導体装置およびその製造方法
TWI815124B (zh) 影像感測器及其形成方法
CN116469897A (zh) 影像传感器及其制造方法
KR20110018596A (ko) Ｂｓｉ 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190423

Termination date: 20200821

CF01 Termination of patent right due to non-payment of annual fee