JP2009238985A - 半導体撮像素子およびその製造方法 - Google Patents

Abstract

【課題】車載用赤外線イメージセンサに必要な高速性や、暗所監視イメージセンサの高感度化を安価に実現する。
【解決手段】第１導電型の半導体基板１とその表面側に局所的に形成された第２導電型半導体２とのＰＮ接合部に生じる空乏層領域３を光電変換領域とするフォトダイオードＰＤと、半導体基板１の表面側に形成されフォトダイオードＰＤとともにＣＭＯＳイメージセンサを構成する画素回路１０とを含む半導体撮像素子において、半導体基板１に空洞４を形成し、その空洞４を介して半導体基板１の裏面（または側面または表面側）から光をフォトダイオードＰＤの光電変換領域へ照射する構成とした。これによって、入射される近赤外線は、その信号吸収が最も大きいフォトダイオードのＰＮ接合部を長い時間通過することができる。反射膜５を設けることで、反射光が再度ＰＮ接合部を通過するので、さらに高感度となる。
【選択図】図１

Description

本発明は、半導体撮像素子の受光感度を高めるための画素回路構造およびその製造方法に関するものであり、特にシリコン半導体素子で直接検知することができる波長１１００ｎｍ以下の近赤外光に対して、高い受光感度の撮像装置を安価に実現する技術に関する。

ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージャーなどに代表される半導体撮像素子は、ビデオカメラやデジタルカメラなどに用いられており、撮像画像の光信号を電気信号に変換するための、廉価で消費電力の少ないイメージセンサとして広く普及している。それらの多くは、人の目と同様の画像検知特性の実現を目的としており、可視光のセンシングを効率良く高感度にするために主にシリコン半導体で作られている。光信号を高効率で電気信号に変換できる内部光電効果は、半導体のバンドギャップにより変換可能な光の波長が決まり、シリコン半導体の場合、可視光から近赤外線の波長範囲（４００ｎｍ〜１１００ｎｍ）を検知することができる。

しかしながら、近赤外線は、可視光より波長が長いためシリコン半導体内での吸収係数が小さく、その侵入長は数十μｍ〜数百μｍに及ぶ。その結果、近赤外線の受光感度が低下する問題が生じる。内部光電効果で発生する電荷を効率良く収集できるのは、ＰＮ接合部の空乏層領域であるが、一般的な半導体素子ではＰＮ接合部は数μｍ程度より浅い所にあり、入射される近赤外線の殆どがそれより深い領域で電子を励起するので、それらは収集される前に再結合して消滅してしまうのである。

近赤外線は、可視光に近い性質を持つため、「人の目には見えないが、可視光に似た性質の光」として様々な所で利用されている。例えば、明るくすることができない場所を近赤外線で照らして監視する監視装置や、明るい場所でも近赤外線を照射してその反射光を検知する車載装置などに用いられている。
近赤外線の高感度化は、短い受光時間（露光時間）で撮像することを可能とすることから、高速な画像取得が必要な車載用イメージセンサなどでは不可欠な技術と言える。

図１６に基本的な画素回路の例を示す。逆バイアスされたフォトダイオード（以下、「ＰＤ」という。）のＰＮ接合部に生じる空乏層領域において、内部光電効果で発生した電子と正孔のペアは空乏層内の電界によって急速に分離され電流となる。その電流量は、入射光量に比例することから、光信号を電気信号に変換することができる。ＭＯＳトランジスタＭ０はリセット用のスイッチとして機能し、バイアス電圧ＶｂがＶｄ−Ｖｔｈ（Ｖｄ：電源電圧＝リセット信号Ｒｓｔのオン電圧、Ｖｔｈ：Ｍ０のしきい値電圧）より低い場合、ＰＤのバイアス電圧はリセット直後にＶｂとなる。その後、ＭＯＳトランジスタＭ０はオフとなり、ＰＤに入射される光量に比例した電流が流れ、ＰＤノード（Ｍ１のゲートに接続されているノード）の電荷が減少する。一定時間（露光時間）後、ＰＤノードの電圧は入射光量に反比例した電圧となる。そこで、その電圧をＭＯＳトランジスタＭ１で電流増幅してＯｕｔ端子から読み出す。ＭＯＳトランジスタＭ２は読み出し用スイッチの役割を果たす。一般のイメージセンサでは、各画素の出力端子を行もしくは列毎に共通接続しているので、読み出し用スイッチトランジスタを列もしくは行毎にオンにして、共通接続されている画素回路の内一つの信号を選択して読み出せるようになっている。

図１７に従来のイメージセンサにおける画素回路のデバイス断面構造例を示す。先に述べたように、光信号を検知できるＰＤの接合領域ａは、一般に数μｍより浅い所に形成されているので、近赤外線のような波長が長い光を、高感度に検知することができない。

特許文献１には、光吸収層（接合領域の層）を薄くしても高い量子効果が得られ、しかも、高速応答並びに耐高光入力が可能であり、かつ、高受信感度の半導体受光素子を提供するために、基板の上に緩衝層、光吸収層、窓層を形成し、基板の裏面から緩衝層まで穴を開け、穴の底に高反射膜を形成した半導体受光素子が開示されている。

特開平４−３６０５８５号公報

前掲の特許文献１に開示された半導体受光素子では、基板の裏面から緩衝層まで穴を開け、穴の底に高反射膜を設けることにより、受光部である窓層側から入射した光は光吸収層で吸収され、キャリアとなって外部回路に電流が流れるが、吸収されずに透過した光は、緩衝層を透過した後、高反射膜によって再び光吸収層に戻り、再度吸収されるため、十分な量子効率が得られる、というものである。

しかしながら、受光部である窓層側には、電極や配線パターン等が形成されているため、入射した光は、全部は光吸収層に届かず、構造上、量子効率すなわち受光感度を高めることに限界がある。

そこで本発明は、車載用赤外線イメージセンサに必要な高速性や、暗所監視イメージセンサの高感度化を安価に実現するために、従来の画素回路構成および素子製造プロセスを大幅に変更することなく、近赤外線に対する受光感度を高める構造を有する半導体撮像素子およびその製造方法を提供することを目的とする。

前記課題を解決するため、本発明の第１の構成の半導体撮像素子は、第１導電型の半導体基板と第１導電型の半導体基板の表面側に局所的に形成された第２導電型半導体とのＰＮ接合部に生じる空乏層領域を光電変換領域とするフォトダイオードと、半導体基板の表面側に形成されフォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路とを含む半導体撮像素子において、半導体基板の裏面に空洞を形成し、その空洞を介して半導体基板の裏面から光をフォトダイオードの光電変換領域へ照射する構成としたことを特徴とする。

本発明においては、近赤外線イメージセンサを安価に実現するために、従来の可視光イメージセンサの画素回路構成と素子製造プロセスはそのままに、デバイス形状を追加加工することによって高感度化を実現する。
具体的には、従来の画素回路構成と素子製造プロセスによって製造された半導体撮像素子の画素回路領域にＭＥＭＳ（Micro Electro Mechanical Systems）加工技術を用い、半導体基板の裏面に空洞を形成する。これによって、入射される近赤外線は、その信号吸収が最も大きいフォトダイオードのＰＮ接合部を長い時間通過することができる。これにより、近赤外線に対する受光感度を高めることができる。

さらに、半導体基板表面側の光電変換領域の上部を、光反射性の金属配線層からなる反射膜で覆うことにより半導体基板の裏面の空洞部より入射される近赤外線はフォトダイオードのＰＮ接合部を通った後反射膜で反射され、再びＰＮ接合部を通過するので、受光感度をさらに高めることができる。

前記反射膜は、その直下のフォトダイオードの一方の電極と電気的に接続された構成とすることにより、発生した電荷の収集を効率的に行うことができる。

本発明の第２の構成は、第１導電型の半導体基板と前記第１導電型の半導体基板の表面側に局所的に形成された第２導電型半導体とのＰＮ接合部に生じる空乏層領域を光電変換領域とするフォトダイオードと、前記半導体基板の表面側に形成され前記フォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路とを含む半導体撮像素子において、前記画素回路の周辺の前記半導体基板の表面に所定の深さの空洞を備え、その空洞を通して光を前記光電変換領域へ照射する構成としたことを特徴とする。

この第２の構成においては、近赤外光の入射は半導体基板の側面からとなる。側部の空洞から入射される近赤外線は、その信号吸収が最も大きいフォトダイオードのＰＮ接合部を長い時間通過することができる。これにより、近赤外線に対する受光感度を高めることができる。

前記光を照射する空洞と前記画素回路とを挟む位置に第二の空洞を設け、その画素回路側領域を金属配線層からなる反射膜で覆うことにより、半導体基板の側部より入射される近赤外線はフォトダイオードのＰＮ接合部を通った後反射膜で反射され、再びＰＮ接合部を通過するので、受光感度をさらに高めることができる。

本発明の第３の構成は、第１導電型の半導体基板と前記第１導電型の半導体基板上に形成された第２導電型半導体とからなるフォトダイオードの光電変換領域の表面に、前記フォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路を形成した半導体撮像素子において、前記画素回路の周辺の前記第１導電型の半導体基板の表面に空洞を備え、かつ、前記画素回路に対向する側面を金属配線層からなる反射膜で覆い、前記空洞および前記反射膜を介して光を前記画素回路へ照射する構成としたことを特徴とする。

この第３の構成においては、半導体基板の表面から入射させた赤外光は、縦方向に伸びた空洞の内部の反射膜で反射させた後に空洞の側面より信号吸収が最も大きいフォトダイオードのＰＮ接合部を長い時間通過することができる。これにより、近赤外線に対する受光感度を高めることができる。

前記光を照射する空洞と前記画素回路とを挟む位置に第二の空洞を設け、その画素回路側領域を金属配線層からなる反射膜で覆うことにより、半導体基板の側部より入射される近赤外線はフォトダイオードのＰＮ接合部を通った後反射膜で反射され、再びＰＮ接合部を通過するので、受光感度をさらに高めることができる。

本発明の第４の構成は、第１導電型の半導体基板と前記第１導電型の半導体基板上に形成された第２導電型半導体とからなるフォトダイオードの光電変換領域の表面に、前記フォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路を形成した半導体撮像素子において、前記画素回路領域の周辺に空洞を備え、かつ、その空洞の側面に形成された拡散層によりＰＮ接合領域が設けられていることを特徴とする。

この第４の構成においては、アスペクト比の高い空洞壁面にフォトダイオード部を作製する。赤外光を表面から入射することで縦方向に伸びたフォトダイオード部での赤外光を効果的に吸収させることができる。

以上の構成によって、入射される近赤外線は、その信号吸収が最も大きいフォトダイオードのＰＮ接合部を反射光を含めより長い時間通過させることができる。さらに、画素回路表面の保護膜および配線膜で吸収および反射がなくなる。結果、従来は大半の電荷がシリコン内での再結合、保護膜での吸収および金属膜での反射により失われていたものが信号として収集検知できるようになり受光感度を向上させることができる。
チップ裏面を加工する場合、裏面からＰＤ接合領域までの距離を近赤外線のシリコン半導体内の侵入長（数十μｍ〜百μｍ程度）と同程度の均一な厚さにすることにより赤外光の吸収が効率的に行われ、画素間の検出効率のばらつきを抑えることができる。

本発明の第５の構成は、前記の半導体撮像素子を製造する方法であって、前記半導体撮像素子の半導体基板に形成する空洞は、ＳＯＩ基板を利用し残膜制御することにより製造することを特徴とする。

前記残膜制御は、高濃度不純物導入したシリコン基板を利用し、かつエッチング時のプラズマスペクトルの変化により行うことにより、０．１μｍオーダーの残膜制御をエッチング時に行うことが可能となる。

前記残膜制御は、空洞底面に入射したレーザの空洞底面およびチップ表面での反射レーザの干渉をモニターして行うことにより、任意の残膜厚の制御をエッチング時に行うことが可能となる。

前記残膜制御は、空洞底面に入射したレーザの透過光の強度および干渉をモニターして行うことにより、任意の残膜圧の制御をエッチング時に行うことが可能となる。

前記空洞の内面を曲面に形成する場合、ボッシュプロセスにおいてフッ素ラジカルを主とするエッチングを行うことにより、効率的な曲面形成を行うことが可能となる。

前掲の半導体撮像素子の製造方法であって、前記空洞部内の片側の壁面に金属膜を形成する場合、基板凸部をマスクとして斜め方向から金属膜を堆積することができる。これにより、空洞部内の片側の金属膜形成を空洞部内の反対側の側壁にマスクを形成することなく効率的に行うことが可能となる。

前掲の半導体撮像素子の製造方法であって、ＣＶＤ法（気相化学堆積法）により空洞側面に作製した薄膜を拡散源としてＰＮ接合領域を形成することができる。これにより、既存の確立された技術を利用してのＰＮ接合領域形成が可能となる。

前掲の半導体撮像素子の製造方法であって、気体を拡散源として空洞側面におけるＰＮ接合領域を形成することができる。これにより、既存の確立された技術を利用してのＰＮ接合領域形成が可能となる。

本発明によれば、第１導電型の半導体基板と第１導電型の半導体基板の表面側に局所的に形成された第２導電型半導体とのＰＮ接合部に生じる空乏層領域を光電変換領域とするフォトダイオードと、半導体基板の表面側に形成されフォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路とを含む半導体撮像素子において、半導体基板の裏面または表面に空洞を形成し、その空洞を介して半導体基板の裏面から光をフォトダイオードの光電変換領域へ照射する構成としたことにより、比較的簡単な追加加工により従来の半導体撮像素子の近赤外線感度を向上させることができるので、高速性が要求される車載用近赤外線センサや高感度の暗所監視センサ等に用いる半導体撮像素子を比較的安価に提供することができる。

以下、本発明の実施の形態を、図面を用いて具体的に説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体撮像素子の構造を示す断面図である。
図１において、本実施の形態１の半導体撮像素子は、Ｐ型Ｓｉの半導体基板１と、半導体基板１の表面側に局所的に形成されたＮ型ウエル層２とのＰＮ接合部に生じる空乏層領域３を光電変換領域とするフォトダイオードＰＤを有している。半導体基板１の表面側には、Ｐ⁺層（高濃度⁺イオン注入領域）１１、Ｎ⁺層（高濃度^-イオン注入領域）１２〜１７が形成され、Ｎ⁺層１２と１３、１５と１６、１６と１７に跨るように、絶縁層（図示せず）を介してゲート電極層２１，２２，２３が形成される。ゲート電極層２１，２２，２３は、図１６の画素回路のＭＯＳトランジスタＭ０，Ｍ１，Ｍ２のゲートを構成する。

半導体基板１の裏面側には、空乏層領域３に対応する位置に空洞４が形成されている。そして、空洞４に対向する半導体撮像素子１の表面側には透明な絶縁層（図示せず）を介して光反射性の金属配線層からなる反射膜５が形成されている。
この実施の形態１においては、空洞４の底部が、空乏層領域３に近接した位置に達している。したがって、半導体基板１の裏面側から入射光を照射すると、その光は空洞４の底部から半導体基板１のＰ^-層（Ｐ^-基板）を介して空乏層領域３に達し、光の一部は光電変換されて電子と正孔のペアが生じる。その電子と正孔のペアは、空乏層領域３内の電界によって急速に分離され、アースに接続されるＰ⁺層１１とＮ⁺層１３，１４との間に電流が流れる。入射光の一部は、空乏層領域３、Ｎ型ウエル層２を通過し、反射膜５で反射し、Ｎ型ウエル層２を介して再び空乏層領域３に入射され、光電変換されて、Ｐ⁺層１１とＮ⁺層１３，１４との間に電流が流れる。このようにして、入射光は直接光と反射光の両方が空乏層領域３を通過するので、量子効率すなわち受光感度を高めることができる。

＜実施の形態２＞
図２は、本発明の実施の形態２に係る半導体撮像素子の構造を示す断面図である。この実施の形態２は、実施の形態１におけるＮ⁺層１４をＮ型ウエル層２の部分に複数設け、これらと反射膜６を電気的に接続して、光電変換された電流の収集電極を兼用した反射膜６としたものである。他の構成および作用は実施の形態１と同様であるので、同一の符号を付して説明を省略する。
この実施の形態２においては、反射膜６と複数のＮ⁺層１４を電気的に接続したことにより、実施の形態１と比べて、発生した電荷の収集効率を高めることができる。

＜実施の形態３＞
図３は、本発明の実施の形態３に係る半導体撮像素子の構造を示す断面図である。この実施の形態３は、実施の形態１における空洞４が画素単位であったのに対し、複数の画素回路１０−１，１０−２の領域にわたって空洞４を形成したものである。他の構成及び作用は実施の形態１と同様であるので、同一の符号を付して説明を省略する。

＜実施の形態４＞
図４は、本発明の実施の形態４に係る半導体撮像素子の構造を示す断面図である。この実施の形態４は、画素回路１０の周辺の半導体基板１の表面に所定の深さの空洞４を備え、その空洞４を通して光を光電変換領域である空乏層領域３へ照射する構成とし、さらに、画素回路１０の、空洞４を形成していない側の半導体基板１に表側から第２の空洞７を形成し、その第２の空洞７の画素回路１０側の壁部に、光反射性の金属配線層からなる第２の反射膜８を形成する。

この実施の形態４においては、画素回路１０の側部の空洞４から光が入射すると、その光は空洞４の側壁から半導体基板１のＰ^-層を介して空乏層領域３に達し、光の一部は光電変換されて電子と正孔のペアが生じる。その電子と正孔のペアは、空乏層領域３内の電界によって急速に分離され、アースに接続されるＰ⁺層１１とＮ⁺層１３，１４との間に電流が流れる。入射光の一部は、半導体基板１のＰ^-層、空乏層領域３、Ｎ型ウエル層２を通過し、再び半導体基板１を介して反射膜８で反射し、再び空乏層領域３に入射され、光電変換されて、Ｐ⁺層１１とＮ⁺層１３，１４との間に電流が流れる。このようにして、入射光は直接光と反射光の両方が空乏層領域３を通過するので、量子効率すなわち受光感度を高めることができる。なお、（第１の）反射膜５は、入射光の方向とは平行な面を持つが、Ｎ型ウエル層２における乱反射光を反射させて空乏層領域３に再入射させ、受光感度をさらに高める。

＜実施の形態５＞
図５は、本発明の実施の形態５に係る半導体撮像素子の構造を示す断面図である。この実施の形態５は、画素回路１０の周辺の半導体基板１の表面に所定の深さの曲面状の空洞４を備え、その空洞４の片方の面（画素回路１０とは対向する面）に光反射性の金属配線層からなる反射膜９を形成したものである。その反射膜９の形態は、上方から入射光が入射したときに、その曲面で反射され、Ｎ型ウエル層２の領域に収束するようにしたものである。

この実施の形態５においては、画素回路１０の側部の空洞４の上方から光が入射すると、その光は空洞４の側壁に形成された反射膜９の曲面により反射され、半導体基板１のＰ^-層を介して空乏層領域３に収束し、空乏層領域３において光が光電変換されて電子と正孔のペアが生じる。その電子と正孔のペアは、空乏層領域３内の電界によって急速に分離され、アースに接続されるＰ⁺層１１とＮ⁺層１３，１４との間に電流が流れる。このようにして、入射光は反射膜の曲面で反射して収束するので、量子効率すなわち受光感度を高めることができる。なお、（第１の）反射膜５の面は、入射光の方向とは垂直ではないが、Ｎ型ウエル層２における乱反射光を反射させて空乏層領域３に再入射させ、受光感度をさらに高める。

＜実施の形態６＞
図６は、本発明の実施の形態６に係る半導体撮像素子の構造を示す断面図である。この実施の形態６は、実施の形態５が単数の画素回路１０の例であるのに対し、複数の画素回路１０（図面には１つのみ示す）のそれぞれに空洞４と反射膜９を設けた例を示す。その他の構成及び作用は、実施の形態５と同様であるので、同一の符号を付して説明を省略する。この実施の形態６は、複数のイメージセンサを並べたラインセンサに適用することができる。

＜実施の形態７＞
図７は、本発明の実施の形態７に係る半導体撮像素子の構造を示す断面図である。この実施の形態７は、空乏層領域３が生じるＰＮ接合部を縦に長い空洞４の側面（入射光にほぼ平行）に形成することで、上部から入射される近赤外線の光路を長くすることができ、高感度となる。

次に、本発明の半導体撮像素子の製造方法について説明する。
本発明の半導体撮像素子の空洞４を形成する場合、従来は、図１８に示すように、シリコンウェハ４１の上部に空洞形成部を除いてエッチングマスク４２となるフォトレジストを形成し、ＳＦ₆によるエッチングとＣ₄Ｆ₈を用いた側壁保護膜の形成を交互に繰り返し形成するものであった。しかしながら、エッチング深さ（残膜厚さ）の制御はエッチング時間の制御で行われるため、精度が悪く、しかも最終的なエッチング深さ（残膜厚さ）は外部装置で測定しなくてはならない点に問題がある。

本発明においては、具体的な残膜制御（エッチング深さ制御）は、シリコンの高速エッチング（ボッシュプロセス）を行うと同時に、以下の方法で実現できる。
なお、ボッシュプロセスとは、主に六フッ化硫黄（ＳＦ₆）を用いて等方プラズマエッチングを行うエッチングステップと、テフロン（登録商標）系のガス（Ｃ₄Ｆ₈など）を用いて側壁を保護する保護ステップを交互に行うエッチング方法である。

＜実施例１＞
図８に示すように、基板３１として、第１Ｓｉ層３１１と、ＳｉＯ₂層３１２と、第２Ｓｉ層３１３を有するＳＯＩ（Silicon On Insulator）ウェーハを用いる。そして、第２Ｓｉ層３１３の表面にエッチングマスク３２を形成し、第２Ｓｉ層３１３のエッチングおよび側面保護を行い、エッチング選択比の高いＳｉＯ₂層３１２で縦方向のエッチングを停止させることができる。これにより、プロセスマージンを大きく取ることができると共に高精度の残膜厚の制御が可能となる。

＜実施例２＞
図９に示すように、厚さ０．１μｍ以下の高濃度不純物層３３１を形成したウェーハ３３を用い、分光器３４でプラズマ分光スペクトルを観測し、そのプラズマ分光スペクトルが変化したことによりエッチングを停止させる。これにより、０．１μｍオーダーの残膜厚制御をエッチング時に行うことが可能となる。

＜実施例３＞
図１０に示すように、Ｓｉウェーハ３５の空洞底面と画素回路表面（図では下面）におけるレーザ干渉を利用し、残膜をモニターしながらエッチングを行う。これにより任意の残膜厚の制御をエッチング時に行うことが可能となる。

＜実施例４＞
図１１に示すように、Ｓｉウェーハ３５の空洞底面のレーザ透過光を利用し、残膜をモニターしながらエッチングを行う。これには、レーザ光の一部を透過し一部を反射するハーフミラー３６と全反射するミラー３７を用い、ハーフミラー３６を透過したレーザ光を空洞底面に当て、その透過光と、ミラー３７で反射したレーザ光との干渉強度を測定することにより残膜をモニターする。これにより任意の残膜厚の制御をエッチング時におこなうことが可能となる。

＜実施例５＞
図１２は、実施の形態５，６における曲面を有する空洞を形成するための方法の例を示すものであり、Ｓｉウェーハ３５に空洞４をエッチング加工する際に、フッ素ラジカルを用いることにより、側壁をエッチングし、曲面に加工する。
このように、従来のボッシュプロセスの垂直加工（異方性）でなく、エッチング条件（基板バイアス、ガス流量、ガス切り替えタイミングなど）を適正に選定することによりフッ素ラジカルを主とする等方性エッチングによる曲面加工が可能となる。

＜実施例６＞
図１３に示すように、Ｓｉウェーハ３５の空洞４，７に反射膜や金属膜を堆積する際、反射膜はＳｉウェーハ３５斜め前方に配置した金属蒸発（スパッタ）源からＳｉウェーハ３５へ金属膜を堆積する。空洞７の凸部をマスクとして利用することで空洞壁面の片側のみに金属反射膜９を自己整合的に形成することができる。

＜実施例７＞
図１４は実施形態７における空洞壁面にＰＮ接合を形成するための方法の例を示すものであり、Ｓｉウェーハ３５の空洞４壁面にＣＶＤ（気相化学堆積法）により拡散源となる薄膜を堆積する。その後、熱処理を施すことで空洞壁面にＰＮ接合を形成することが可能となる。この方法により、通常のＰＮ接合作製法であるイオン注入法および拡散剤の塗布によっては実現不可能な、アスペクト比１以上の空洞壁面にＰＮ接合の形成が可能となる。

＜実施例８＞
図１５は実施形態７における空洞壁面にＰＮ接合を形成するための方法の別の例を示すものであり、空洞４をもつＳｉウェーハ３５を高温中で拡散源となる気体を流すことでアスペクト比１以上の空洞壁面にＰＮ接合を形成することが可能となる。この方法により、通常のＰＮ接合作製法であるイオン注入法および拡散剤の塗布によっては実現不可能な、アスペクト比１以上の空洞壁面にＰＮ接合の形成が可能となる。

本発明は、低コストな高感度近赤外線撮像装置として、高感度が要求される暗視用監視カメラや、高速性が要求される車載用カメラなどに利用することができる。

本発明の実施の形態１に係る半導体撮像素子の構造を示す断面図である。 本発明の実施の形態２に係る半導体撮像素子の構造を示す断面図である。 本発明の実施の形態３に係る半導体撮像素子の構造を示す断面図である。 本発明の実施の形態４に係る半導体撮像素子の構造を示す断面図である。 本発明の実施の形態５に係る半導体撮像素子の構造を示す断面図である。 本発明の実施の形態６に係る半導体撮像素子の構造を示す断面図である。 本発明の実施の形態７に係る半導体撮像素子の構造を示す断面図である。 本発明のシリコン残膜制御方法例を示す説明図である。 本発明のシリコン残膜制御方法例を示す説明図である。 本発明のシリコン残膜制御方法例を示す説明図である。 本発明のシリコン残膜制御方法例を示す説明図である。 本発明のシリコン曲面構造作製方法例の例を示す説明図である。 本発明の空洞片側壁面金属膜作製技術の例を示す説明図である。 本発明の空洞壁面ＰＮ接合作製方法例を示す説明図である。 本発明の空洞壁面ＰＮ接合作製方法例を示す説明図である。 基本的な画素回路の例を示す回路図である。 従来のイメージセンサにおける画素回路の例を示す断面図である。 従来の空洞形成技術の例を示す説明図である。

符号の説明

１ 半導体基板
２ Ｎ型ウエル層
３ 空乏層領域
４ 空洞
５ 反射膜
６ 反射膜
７ 空洞
８ 反射膜
９ 反射膜
１０，１０−１，１０−２ 画素回路
１１ Ｐ⁺層（高濃度⁺イオン注入領域）
１２〜１７ Ｎ⁺層（高濃度^-イオン注入領域）
２１〜２３ ゲート電極層
３１ 基板
３１１ 第１Ｓｉ層
３１２ ＳｉＯ₂層
３１３ 第２Ｓｉ層
３２ エッチングマスク（フォトレジスト）
３３ ウェーハ
３３１ 高濃度不純物層
３４ 分光器
３５ Ｓｉウェーハ
３６ ハーフミラー
３７ ミラー

Claims (16)

1. 第１導電型の半導体基板と前記第１導電型の半導体基板の表面側に局所的に形成された第２導電型半導体とのＰＮ接合部に生じる空乏層領域を光電変換領域とするフォトダイオードと、前記半導体基板の表面側に形成され前記フォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路とを含む半導体撮像素子において、
   前記半導体基板の裏面に空洞を形成し、その空洞を介して前記半導体基板の裏面から光を前記フォトダイオードの光電変換領域へ照射する構成としたことを特徴とする半導体撮像素子。
2. 前記半導体基板表面側の前記光電変換領域の上部を、光反射性の金属配線層からなる反射膜で覆ったことを特徴とする請求項１記載の半導体撮像素子。
3. 前記反射膜は、その直下の前記フォトダイオードの一方の電極と電気的に接続されていることを特徴とする請求項２記載の半導体撮像素子。
4. 第１導電型の半導体基板と前記第１導電型の半導体基板の表面側に局所的に形成された第２導電型半導体とのＰＮ接合部に生じる空乏層領域を光電変換領域とするフォトダイオードと、前記半導体基板の表面側に形成され前記フォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路とを含む半導体撮像素子において、
   前記画素回路の周辺の前記半導体基板の表面に所定の深さの空洞を備え、その空洞を通して光を前記光電変換領域へ照射する構成としたことを特徴とする半導体撮像素子。
5. 前記光を照射する空洞と前記画素回路とを挟む位置に第二の空洞を設け、その画素回路側領域を金属配線層からなる反射膜で覆ったことを特徴とする請求項４記載の半導体撮像素子。
6. 第１導電型の半導体基板と前記第１導電型の半導体基板上に形成された第２導電型半導体とからなるフォトダイオードの光電変換領域の表面に、前記フォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路を形成した半導体撮像素子において、
   前記画素回路の周辺の前記第１導電型の半導体基板の表面に空洞を備え、かつ、前記画素回路に対向する側面を金属配線層からなる反射膜で覆い、前記空洞および前記反射膜を介して光を前記画素回路へ照射する構成としたことを特徴とする半導体撮像素子。
7. 前記光を照射する空洞と前記画素回路とを挟む位置に第二の空洞を設け、その画素回路側領域を金属配線層からなる反射膜で覆ったことを特徴とする請求項６記載の半導体撮像素子。
8. 第１導電型の半導体基板と前記第１導電型の半導体基板上に形成された第２導電型半導体とからなるフォトダイオードの光電変換領域の表面に、前記フォトダイオードとともにＣＭＯＳイメージセンサを構成する画素回路を形成した半導体撮像素子において、
   前記画素回路領域の周辺に空洞を備え、かつ、その空洞の側面に形成された拡散層によりＰＮ接合領域が設けられていることを特徴とする半導体撮像素子。
9. 請求項１から８のいずれかの項に記載の半導体撮像素子を製造する方法であって、前記半導体撮像素子の半導体基板に形成する空洞は、ＳＯＩ基板を利用し残膜制御することにより製造することを特徴とする半導体撮像素子の製造方法。
10. 前記残膜制御は、高濃度不純物導入したシリコン基板を利用し、かつエッチング時のプラズマスペクトルの変化により行うことを特徴とする請求項９記載の半導体撮像素子の製造方法。
11. 前記残膜制御は、空洞底面に入射したレーザの空洞底面およびチップ表面での反射レーザの干渉をモニターして行うことを特徴とする請求項１０記載の半導体撮像素子の製造方法。
12. 前記残膜制御は、空洞底面に入射したレーザの透過光の強度および干渉をモニターして行うことを特徴とする請求項１０記載の半導体撮像素子の製造方法。
13. 前記空洞の内面を曲面に形成する場合、ボッシュプロセスにおいてフッ素ラジカルを主とするエッチングを行うことを特徴とする請求項９から１２のいずれかの項に記載の半導体撮像素子の製造方法。
14. 請求項５から７に記載の半導体撮像素子の製造方法であって、前記空洞部内の片側の壁面に金属膜を形成する場合、基板凸部をマスクとして斜め方向から金属膜を堆積することを特徴とする半導体撮像素子の製造方法。
15. 請求項８に記載の半導体撮像素子の製造方法であって、ＣＶＤ法により空洞側面に作製した薄膜を拡散源としてＰＮ接合領域を形成することを特徴とする半導体撮像素子の製造方法。
16. 請求項８に記載の半導体撮像素子の製造方法であって、気体を拡散源として空洞側面におけるＰＮ接合領域を形成することを特徴とする半導体撮像素子の製造方法。

Images