JP5504065B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP5504065B2 JP5504065B2 JP2010137887A JP2010137887A JP5504065B2 JP 5504065 B2 JP5504065 B2 JP 5504065B2 JP 2010137887 A JP2010137887 A JP 2010137887A JP 2010137887 A JP2010137887 A JP 2010137887A JP 5504065 B2 JP5504065 B2 JP 5504065B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- photoelectric conversion
- elements
- array
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
前記信号処理素子アレイは、信号処理素子が形成されている複数の基板が積層された積層体として形成され、当該積層体は、その端面が光電変換素子アレイの受光面と平行となるように光電変換素子アレイに結合され、
kを2以上の自然数とした場合に、前記光電変換素子は、列方向にそって信号処理素子の配列密度のk倍の配列密度で形成され、前記信号処理素子は、列方向と直交する行方向にそって光電変換素子の配列密度のk倍の配列密度で形成され、
基本形態のマトリックス素子をA(i,j)として表示し、nを0を含み1,.....k−1の範囲の自然数とした場合に、マトリックス素子A(i,j)は、P(ki−n,j)として表示される光電変換素子とS(i,kj−n)として表示される信号処理素子を含み、光電変換素子P(ki−n,j)は配線導体を介して信号処理素子S(i,kj−n)に電気的に接続されていることを特徴とする。
2 信号処理素子アレイ
3 受光面
4 信号処理基板
10 半導体基板
11a,11b〜15a,15b 信号処理素子の組
21a,21b〜21a,21b 光電変換素子の組
31 支持基板
32 絶縁層
33 活性層
34 信号処理素子
35,38,42 層間絶縁膜
36,39 ビア配線
37,40 金属配線
41 読出し線
50 仮基板
60,61 信号処理基板
70 シリコン基板
71a〜71f 光電変換素子
72 層間絶縁膜
73a〜73f 接続導体
80,81 半導体基体
Claims (5)
- 2次元マトリックス状に配列された複数の光電変換素子を有する光電変換素子アレイと、光電変換素子アレイに結合され、同じく2次元マトリックス状に配列された複数の信号処理素子を有する信号処理素子アレイとを具え
前記信号処理素子アレイは、信号処理素子が形成されている複数の基板が積層された積層体として形成され、当該積層体は、その端面が光電変換素子アレイの受光面と平行となるように光電変換素子アレイに結合され、
kを2以上の自然数とした場合に、前記光電変換素子は、列方向にそって信号処理素子の配列密度のk倍の配列密度で形成され、前記信号処理素子は、列方向と直交する行方向にそって光電変換素子の配列密度のk倍の配列密度で形成され、
基本形態のマトリックス素子をA(i,j)として表示し、nを0を含み1,.....k−1の範囲の自然数とした場合に、マトリックス素子A(i,j)は、P(ki−n,j)として表示される光電変換素子とS(i,kj−n)として表示される信号処理素子を含み、光電変換素子P(ki−n,j)は配線導体を介して信号処理素子S(i,kj−n)に電気的に接続されていることを特徴とする撮像装置。 - 請求項1に記載の撮像装置において、M及びNを2以上の自然数とした場合に、前記光電変換素子アレイは、2次元マトリックス状に配列されたkM×N個の光電変換素子を有し、前記信号処理素子アレイは、同じく2次元マトリックス状に配列されたM×kN個の信号処理素子を有し、
前記光電変換素子アレイはkM行×N列の行列の形態で形成され、前記信号処理素子はM行×kN列の行列の形態で形成されていることを特徴とする撮像装置。 - 請求項2に記載の撮像装置において、前記信号処理素子アレイは、kN個の信号処理素子が互いに平行に形成されているM個の信号処理基板を有し、各信号処理基板には前記光電変換素子と信号処理素子とを電気的に接続する配線導体が形成され、
前記M個の信号処理基板は積層されて積層体を構成し、
各光電変換素子は、前記信号処理基板に形成された配線導体を介して対応する信号処理基板の信号処理素子に電気的に接続されていることを特徴とする撮像装置。 - 請求項1、2又は3に記載の撮像装置において、前記信号処理素子は、複数の回路素子を含み、これらの回路素子は、光電変換素子アレイの受光面と直交する方向に沿って形成されていることを特徴とする撮像装置。
- 請求項4に記載の撮像装置において、前記回路素子として、ノイズ抑制回路とA/D変換器とを含み、ノイズ抑制されたデジタル画像信号を並列して出力することを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010137887A JP5504065B2 (ja) | 2010-06-17 | 2010-06-17 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010137887A JP5504065B2 (ja) | 2010-06-17 | 2010-06-17 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012004332A JP2012004332A (ja) | 2012-01-05 |
JP5504065B2 true JP5504065B2 (ja) | 2014-05-28 |
Family
ID=45535993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010137887A Expired - Fee Related JP5504065B2 (ja) | 2010-06-17 | 2010-06-17 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5504065B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013012685A (ja) * | 2011-06-30 | 2013-01-17 | Canon Inc | 半導体装置 |
WO2013183291A1 (ja) * | 2012-06-08 | 2013-12-12 | 株式会社ニコン | 撮像素子および撮像装置 |
WO2016114377A1 (ja) * | 2015-01-16 | 2016-07-21 | 雫石 誠 | 半導体素子とその製造方法 |
JP6748505B2 (ja) * | 2016-07-28 | 2020-09-02 | 日本放送協会 | 信号処理回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5829265A (ja) * | 1981-08-12 | 1983-02-21 | Fuji Xerox Co Ltd | 画像処理装置 |
JP2000513887A (ja) * | 1996-05-03 | 2000-10-17 | シリコン マウンテン デザイン,インコーポレイテッド | 高速ccd撮像、画像処理、及びカメラ・システム |
JP3949360B2 (ja) * | 2000-08-29 | 2007-07-25 | 日本放送協会 | カラーイメージセンサ |
-
2010
- 2010-06-17 JP JP2010137887A patent/JP5504065B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012004332A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11682690B2 (en) | Image sensor and image capture device | |
JP6650116B2 (ja) | 固体撮像装置および製造方法、並びに電子機器 | |
KR102153762B1 (ko) | 반도체 장치, 고체 촬상 장치 및 전자기기 | |
CN108695349B (zh) | 具有层压层的半导体装置和设备 | |
KR102355551B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 및 전자 기기 | |
CN110678984B (zh) | 成像器件和电子装置 | |
WO2017169505A1 (ja) | 固体撮像装置、固体撮像装置の製造方法および電子機器 | |
KR20150032373A (ko) | 적층형 이미지 센서 및 그 제조방법 | |
JP6774393B2 (ja) | 固体撮像装置、及び、電子機器 | |
TW201201368A (en) | Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic machine | |
CN110741476A (zh) | 晶片接合的背照式成像器 | |
JP5504065B2 (ja) | 撮像装置 | |
JP2021007176A (ja) | 固体撮像装置、および電子機器 | |
JP2009105316A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP2022120579A (ja) | 積層型半導体装置及びその製造方法 | |
JP2019102744A (ja) | 積層型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5504065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |