JP2009105316A - 固体撮像素子及び固体撮像素子の製造方法 - Google Patents
固体撮像素子及び固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2009105316A JP2009105316A JP2007277522A JP2007277522A JP2009105316A JP 2009105316 A JP2009105316 A JP 2009105316A JP 2007277522 A JP2007277522 A JP 2007277522A JP 2007277522 A JP2007277522 A JP 2007277522A JP 2009105316 A JP2009105316 A JP 2009105316A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- solid
- imaging device
- state imaging
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000006243 chemical reaction Methods 0.000 claims abstract description 157
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 95
- 239000010703 silicon Substances 0.000 claims abstract description 95
- 238000010030 laminating Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 170
- 238000003384 imaging method Methods 0.000 claims description 93
- 239000004065 semiconductor Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 14
- 230000035945 sensitivity Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 5
- 241000579895 Chlorostilbon Species 0.000 claims description 4
- 229910052876 emerald Inorganic materials 0.000 claims description 4
- 239000010976 emerald Substances 0.000 claims description 4
- 238000007790 scraping Methods 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 126
- 230000000875 corresponding effect Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 101000574352 Mus musculus Protein phosphatase 1 regulatory subunit 17 Proteins 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】光電変換素子を積層する構造の固体撮像素子であって、その製造を容易に行うことが可能な固体撮像素子を提供する。
【解決手段】本実施形態の固体撮像素子は、画素電極4、光電変換層15R、及び対向電極16からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層1と、画素電極4、光電変換層15G、及び対向電極16からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層1と、画素電極4、光電変換層15B、及び対向電極16からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層1とを積層して構成したものである。
【選択図】図6
【解決手段】本実施形態の固体撮像素子は、画素電極4、光電変換層15R、及び対向電極16からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層1と、画素電極4、光電変換層15G、及び対向電極16からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層1と、画素電極4、光電変換層15B、及び対向電極16からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層1とを積層して構成したものである。
【選択図】図6
Description
本発明は、同一位置に光電変換素子を積層して該同一位置から画像データの1画素データを構成する信号を同時に得ることのできる構造の固体撮像素子に関する。
CCD型やCMOS型のイメージセンサに代表される単板式カラー固体撮像素子では、光電変換する受光部の配列上に3種または4種の色フィルタをモザイク状に配置している。これにより、各受光部から色フィルタに対応した色信号が出力され、これ等の色信号を信号処理することでカラー画像が生成される。
しかし、モザイク状に色フィルタを配列したカラー固体撮像素子は、原色の色フィルタの場合、およそ入射光の2/3が色フィルタで吸収されてしまうため、光利用効率が悪く、感度が低いという問題がある。また、各受光部で1色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという問題もある。
そこで、斯かる問題を克服するために、信号読出回路が形成された半導体基板の上に3層の光電変換膜を積層する構造の撮像素子が研究・開発されている(例えば、下記の特許文献1,2)。この撮像素子は、例えば、光入射面から順次、青(B),緑(G),赤(R)の光に対して信号電荷(電子,正孔)を発生する光電変換膜を重ねた受光部構造を備え、しかも各受光部毎に、各光電変換膜で光発生した信号電荷を独立に読み出すことができる信号読み出し回路が設けられる。
斯かる構造の撮像素子の場合、入射光が殆ど光電変換されて読み出され、可視光の利用効率は100%に近く、しかも各受光部でR,G,Bの3色の色信号が得られるため、高感度で、高解像度(偽色が目立たない)の良好な画像が生成できる。
しかし、特許文献1,2に記載された撮像素子は、3層の光電変換膜を半導体基板の上に順に積層し、且つ、各光電変換膜で発生したR,G,B毎の信号電荷を夫々半導体基板に形成した信号読出回路に接続する縦配線を形成する必要があるが、その製造は難しく、製0造歩留まりが低いためコストが嵩んでしまうという問題がある。
本発明は、上記事情に鑑みてなされたものであり、光電変換素子を積層する構造の固体撮像素子であって、その製造を容易に行うことが可能な固体撮像素子を提供することを目的とする。
本発明の固体撮像素子は、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成された半導体基板が複数積層されている。
本発明の固体撮像素子は、複数の前記半導体基板のうち、最下層の半導体基板以外の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている。
本発明の固体撮像素子は、前記最下層の半導体基板以外の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして積層されている。
本発明の固体撮像素子は、前記最下層の半導体基板以外の半導体基板が、前記最下層の半導体基板の前記光電変換素子及び前記信号出力部が形成されている側の表面上方に積層されている。
本発明の固体撮像素子は、前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の前記表面上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている。
本発明の固体撮像素子は、前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の表面から内側に形成されたフォトダイオードである。
本発明の固体撮像素子は、前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されており、前記最下層の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして支持体上に設けられている。
本発明の固体撮像素子は、前記支持体と前記最下層の半導体基板との間に設けられた入射光の反射を防止する反射防止層を備える。
本発明の固体撮像素子は、前記対向電極の上面が、該対向電極が形成されている前記半導体基板に形成された前記信号出力部の最上面よりも低い位置に存在する。
本発明の固体撮像素子は、前記信号出力部が、前記光電変換素子で発生した電荷をリセットするためのリセットトランジスタと、前記電荷を信号に変換する出力トランジスタと、前記出力トランジスタからの信号を信号線に選択的に出力する選択トランジスタと、前記選択トランジスタのゲートに入力される制御信号を遅延して前記リセットトランジスタのゲートに入力する遅延手段とを備える。
本発明の固体撮像素子は、最上層の前記半導体基板の上に形成された、前記信号出力部の一部を遮光する遮光部を備える。
本発明の固体撮像素子は、前記複数の半導体基板のうち、隣接する2つの半導体基板の各々の前記光電変換素子が、同一波長域の光を検出するものであり、一方の前記光電変換素子での検出感度と、他方の前記光電変換素子の検出感度とが異なる。
本発明の固体撮像素子は、前記半導体基板を少なくとも3つ備え、最上層の前記半導体基板に形成された前記光電変換素子で検出される光の波長域が、該半導体基板よりも下方の記半導体基板に形成された前記光電変換素子で検出される光の波長域よりも短波長側にある。
本発明の固体撮像素子は、前記半導体基板の数が3つであり、最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出し、真ん中の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出する。
本発明の固体撮像素子は、前記半導体基板の数が4つであり、最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、上から2番目の半導体基板に形成された前記光電変換素子がエメラルド色の波長域の光を検出し、上から3番目の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出する。
本発明の固体撮像素子の製造方法は、半導体基板に光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるSOI(Silicon On Insulator)基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第二ステップと、前記第二ステップで形成したSOI基板を、前記シリコン支持基板を上にして前記第一ステップで形成した前記半導体基板上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第三ステップとを有し、前記第二ステップ及び前記第三ステップを1回又は複数回行う。
本発明の固体撮像素子の製造方法は、シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるSOI(Silicon On Insulator)基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、前記第一ステップで形成したSOI基板を、前記シリコン支持基板を上にして支持体上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第二ステップとを有し、前記第一ステップ及び前記第二ステップを複数回行う。
本発明によれば、光電変換素子を積層する構造の固体撮像素子であって、その製造を容易に行うことが可能な固体撮像素子を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。
本発明の実施形態で説明する固体撮像素子は、光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部(CMOS回路やCCD及びアンプを含むCCD回路等を含む回路)とを形成した半導体基板を複数積層した構造となっており、この複数の半導体基板を別々に作成し、これらを接着していくことで、製造を行うことが可能となっている。固体撮像素子の構造には3つのパターンが存在し、以下、この3つのパターンの固体撮像素子の製造方法を、第一実施形態〜第三実施形態において説明する。
(第一実施形態)
図1、図5、及び図7は、本実施形態の固体撮像素子の各製造工程における断面模式図を示した図である。図2は、固体撮像素子に含まれる信号出力部の構成例を示した図である。図3は、図2に示す信号出力部の駆動タイミングチャートである。図4及び図6の(a)は、固体撮像素子の製造過程における部分拡大平面図であり、(b)は、(a)に示したB−B’線又はC−C’線での断面模式図である。
図1、図5、及び図7は、本実施形態の固体撮像素子の各製造工程における断面模式図を示した図である。図2は、固体撮像素子に含まれる信号出力部の構成例を示した図である。図3は、図2に示す信号出力部の駆動タイミングチャートである。図4及び図6の(a)は、固体撮像素子の製造過程における部分拡大平面図であり、(b)は、(a)に示したB−B’線又はC−C’線での断面模式図である。
まず、図1(a)に示すような市販のSOI(Silicon On Insulator)基板を用意する。SOI基板は、シリコン支持基板1bと、シリコン支持基板1b上に形成された絶縁層1aと、絶縁層1a上に形成された単結晶シリコン層1(以下、単にシリコン層1という)とからなる。本実施形態では、このシリコン層1上方に、多数の光電変換素子を一次元状又は二次元状に配列して形成し、これら光電変換素子で発生した電荷に応じた信号を出力する信号出力部をシリコン層1の中及び上に形成することで、光電変換素子と信号出力部を形成した半導体基板を製造するものとしている。尚、シリコン層1はp型とする。又、光電変換素子は、画素電極と、これに対向する対向電極と、これら電極の間に挟まれた光電変換層とを含む構造となっている。
次に、図1(b)に示すように、SOI基板のシリコン層1内に、後に形成する光電変換素子で発生した電荷を蓄積するための電荷蓄積部や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるn型不純物層2を形成する。
図2に、本実施形態の固体撮像素子の信号出力部の構成例を示す。図2に示すように、信号出力部は、多数の画素電極4の各々に接続されたMOS回路60と、相関二重サンプリング処理によってノイズを除去するCDS61と、垂直走査回路55と、水平走査回路56と、信号をA/D変換するA/D変換器57とを備える。
MOS回路60は、シリコン層1上に形成される光電変換素子の画素電極4で捕集された電荷をリセットするためのリセットトランジスタTr1と、画素電極4で捕集された電荷を信号に変換して出力する出力トランジスタTr2と、出力トランジスタTr2から出力される信号を信号線9に選択的に出力するための行選択トランジスタTr3と、遅延回路51とを備える。
リセットトランジスタTr1のゲートにはリセット線Rが接続され、リセット線Rには、遅延回路51が接続され、遅延回路51には行選択線Lを介して垂直走査回路55が接続されている。
垂直走査回路55から行選択信号が行選択線Lに供給されると、行選択信号が遅延回路51により遅延されて、リセット信号φRが生成され、このリセット信号φRにより、電荷のリセット動作が制御される。行選択トランジスタTr3のゲートには行選択線Lが接続され、ここに行選択信号が供給されると、出力トランジスタTr2から出力される信号が信号線9へと出力される。
リセットトランジスタTr1と出力トランジスタTr2には電源ライン8を介して電源Vddが接続されている。信号線9は、サンプルホールド回路52,53と、トランジスタTr4と、差動増幅器54とからなるCDS61に接続されている。信号線9に出力された信号はCDS61でノイズ除去が行われる。
CDS61の出力には列選択トランジスタTr5が接続されている。列選択トランジスタTr5のゲートには水平走査回路56が接続されている。列選択トランジスタTr5の出力にはA/D変換器57が接続されている。
図3に示すように、MOS回路60は、垂直走査回路55から行選択線Lを介して行選択信号が供給されると、対応する画素電極4に捕集された電荷に応じた信号が行選択トランジスタTr3から信号線9に出力され、CDS61により相関二重サンプリング処理が行われる。行選択信号は遅延回路51により遅延されてリセット線Rにリセット信号として供給され、リセットトランジスタTr1によって画素電極4で捕集されていた電荷がリセットされる。垂直走査回路55は、行選択信号を各ラインのMOS回路60に順次供給していくことで、全てのMOS回路60から信号を出力させる。
水平走査回路56は、1ラインのMOS回路60が選択されている期間に、列選択トランジスタTr5に列選択信号を順次供給することで、選択中のラインのMOS回路60の各々から信号を順次出力させる。
このように、図2に示した構成の信号出力部によれば、行選択信号を遅延してリセット信号を生成しているため、リセット線Rを長くする必要がなく、回路スペースを削減することができる。もちろん、リセット信号を垂直走査回路55からリセットトランジスタTr1に直接供給する一般的な構成を採用しても良い。
製造方法の説明に戻り、n型不純物層2を形成した後、シリコン層1上に絶縁層3を形成する。次に、電荷蓄積部となるn型不純物層2上の絶縁層3に開口を形成し、ここに導電性材料を埋め込んで、プラグ23を形成する。次に、絶縁層3上に、導電性材料(例えばアルミニウムやポリシリコン)を成膜し、これをパターニングして、画素電極4、リセットトランジスタTr1のゲート電極7、出力トランジスタTr2のゲート電極6、及び行選択トランジスタTr3のゲート電極5を形成する。画素電極4は、プラグ23と接触するように形成する。これにより、画素電極4と電荷蓄積部とは電気的に接続される。
次に、信号出力部の各種構成要素(MOS回路60のその他の構成要素、電源ライン8、信号線9、リセット線R、行選択線L、垂直走査回路55、水平走査回路56、CDS61、A/D変換器57、3層メタル配線10,11,12等)を形成する(図1(c))。ここまでに形成した画素電極4と信号出力部は、絶縁層13内に埋設される。
次に、図1(d)に示すように、絶縁層13のうち、信号出力部上にある部分以外をエッチングによって除去して画素電極4を露出させ、絶縁層13の周囲に、MOS回路60に光が入射するのを防ぐためのアルミニウムやタングステンからなる遮光膜14を形成する。このときの平面図を示したものが図4(a)である。図4(a)に示す1つの画素電極4の面積が、シリコン層1に形成される1つの光電変換素子の受光面積となる。
次に、シリコン層1上に赤色(R)の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料を成膜して光電変換層15Rを形成する。光電変換材料としては、光電変換効率や分光特性等を考慮すると有機材料を用いることが好ましい。次に、光電変換層15R上にITO等の透明な導電性材料を成膜して対向電極16を形成する。このときの平面図を示したものが図6(a)である。次に、対向電極16上に透明樹脂等を成膜して保護層17を形成する。このときの状態を示した図が図5(e)である。図5(e)に示す素子をR素子という。
次に、ガラス基板等の支持体18を用意し、この表面に接着剤19を塗布しておく。次に、図5(f)に示すように、R素子を、シリコン支持基板1bを上にして支持体18上に載せて、支持体18とR素子とを接着剤19によって接着する。
次に、絶縁層1aをストッパとしたCMP又はエッチングを行って、シリコン支持基板1bと絶縁層1aを除去して、図5(g)に示した素子を得る。図5(g)に示した素子の支持体18を除く部分は、画素電極4と光電変換層15Rと対向電極16とからなる光電変換素子と、この光電変換素子で発生して画素電極4で捕集された電荷に応じた信号を出力する信号出力部とが、シリコン層1からなる半導体基板に形成された素子となっている。
次に、R素子の光電変換層15Rの光電変換材料を、緑色(G)の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料に変更したG素子を形成する。同様に、R素子の光電変換素子15Rの光電変換材料を、青色(B)の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料に変更したB素子を形成する。以下では、G素子の光電変換層を光電変換層15Gといい、B素子の光電変換層を光電変換層15Bという。
次に、R素子のシリコン層1の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤20を塗布する。次に、この裏面上にG素子を、シリコン支持基板1bを上にして載せて、R素子とG素子とを接着する。次に、G素子の絶縁層1aをストッパとしたCMP又はエッチングを行って、G素子のシリコン支持基板1bと絶縁層1aを除去する。
次に、G素子のシリコン層1の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤21を塗布する。次に、この裏面上にB素子を、シリコン支持基板1bを上にして載せて、G素子とB素子とを接着する。次に、B素子の絶縁層1aをストッパとしたCMP又はエッチングを行って、B素子のシリコン支持基板1bと絶縁層1aを除去する。尚、R素子とG素子とB素子は、各素子の信号出力部の位置が平面視において一致するように位置を揃えて積層する。
最後に、B素子のシリコン層1の裏面上のMOS回路60と重なる領域に、MOS回路60に光が入射するのを防止するアルミニウムやタングステン等からなる遮光膜22を形成して、図7に示した構成の固体撮像素子を得る。図7に示した固体撮像素子において、シリコン支持基板1b及び絶縁層1aが削られたR素子をR基板素子といい、シリコン支持基板1b及び絶縁層1aが削られたG素子をG基板素子といい、シリコン支持基板1b及び絶縁層1aが削られたB素子をB基板素子という。
以上のように、本実施形態の固体撮像素子は、SOI基板を用いてR素子、G素子、B素子を作成し、それぞれの素子について、支持体18上に積層、シリコン支持基板1bと絶縁層1aを除去、といった工程を行うことで製造することができる。従来は、半導体基板に信号出力部を形成した後、この半導体基板の上に、画素電極、光電変換層、対向電極を順次積層して光電変換素子を形成するといった工程を3回繰り返す必要があったため、光電変換層として有機の光電変換材料を用いた場合には、2層目以降の光電変換素子の画素電極の形成時に実施するフォトリソ工程によって、該画素電極下方の光電変換層が劣化してしまう恐れがあった。本実施形態によれば、各層の光電変換素子を、別々の工程で作成しているため、光電変換素子の特性劣化のない固体撮像素子を提供することが可能となる。
又、本実施形態の固体撮像素子は、R素子とG素子とB素子を、光電変換材料を変える以外は全く同じ工程で作ることができるため、その製造を効率的に行うことができる。
又、本実施形態の固体撮像素子は、信号出力部がSOI基板のシリコン層1に形成されているが、このシリコン層1の厚みは50〜200nm程度であるため、SOI基板の代わりに一般的なシリコンウエハを用いた場合と比べると、固体撮像素子の厚みを薄くすることができる。本実施形態の固体撮像素子の構成では、シリコン層1を透過した光が光電変換層15B,15G,15Rに入射するようになっている。シリコン層1でも光は吸収されてしまうため、このシリコン層1の厚みは薄いことが望ましく、本実施形態の固体撮像素子のようにSOI基板を用いることが有効となる。
又、シリコン層1の厚みがnmオーダーであっても、シリコン層1において短波長側での光吸収は避けられない。したがって、本実施形態の固体撮像素子のように、最も短波長側の波長域を検出する光電変換素子を有するB基板素子を最上層に配置することが好ましい。このようにすることで、B基板素子の光電変換素子に入射する光は、1つのシリコン層1しか透過しないため、B基板素子の光電変換素子の感度低下を極力抑えることができる。尚、各基板素子の配置は、図7に示したものに限らず、任意に決めることができる。
又、本実施形態の固体撮像素子は、各シリコン層1において、信号出力部の最上面(遮光膜14の上面)よりも低い位置に光電変換素子が形成されている。このため、各基板素子の厚みを必要最小限に抑えることができ、固体撮像素子の薄型化が可能となる。尚、信号出力部の最上面のシリコン層1からの高さは300nm程度である。
本実施形態の固体撮像素子のように、シリコン層1上の信号出力部が形成されていない空いたスペースに光電変換素子を形成した構成では、信号出力部の占有面積によって光電変換素子の受光面積が決まってしまうため、光電変換素子の受光面積を大きくするために、信号出力部の占有面積を小さくすることが好ましい。本実施形態の固体撮像素子によれば、信号出力部において、行選択信号を遅延させてリセット信号を生成しているため、垂直走査回路55からリセット線を引き延ばす必要がなくなり、信号出力部の占有面積を小さくすることができる。この結果、光電変換素子の受光面積を大きくすることができ、高感度化を実現することができる。
尚、支持体18とR素子との界面での光の反射を防ぐために、支持体18にR素子を接着する前に、支持体18上に入射光の反射を防止する反射防止層を形成しておき、この反射防止層にR素子を接着させることが好ましい。反射防止層としては、タングステンや黒塗料等の光を吸収する部材を用いることができる。
又、以上の説明では、3つの基板素子を積層するものとしたが、2つの基板素子を積層した構造であっても良いし、4つ以上の基板素子を積層した構造であっても良い。
例えば、支持体上にG基板素子を2つ積層した構造とし、2つのG基板素子のそれぞれの光電変換素子の検出感度(同一光量の光が入ったときに信号出力部から出力される信号量の大きさ)を異ならせておくことで、一方のG基板素子から得られた撮像信号と、他方のG基板素子から得られた撮像信号とを合成してダイナミックレンジの拡大を図ったモノクロ撮影を行うことが可能となる。検出感度を異ならせる方法としては、信号出力部における信号の増幅率を変えたり、光電変換素子の画素電極の大きさを変えたり、画素電極と対向電極の間に印加するバイアス電圧を変えたりする方法等がある。
又、図7に示す固体撮像素子のG基板素子とB基板素子の間に、光電変換層の材料として波長約480nm〜約520nmの波長域の光であるエメラルド色の光を吸収してこれに応じた電荷を発生する材料を用いたエメラルド基板素子を設けた構造とすることで、人間の視感度に応じた赤色の補正を行うことが可能となる。
又、図7に示す固体撮像素子のR基板素子とG基板素子の間に、R基板素子の光電変換素子よりも検出感度を高くした新たなR基板素子を設け、G基板素子とB基板素子の間に、G基板素子の光電変換素子よりも検出感度を高くした新たなG基板素子を設け、B基板素子の上に、B基板素子の光電変換素子よりも検出感度を高くした新たなB基板素子を設けた構造とすることで、RGB各色についてダイナミックレンジの拡大を図ることが可能となる。
又、本実施形態では、信号出力部としてMOS回路を用いた例を示したが、電荷蓄積部に蓄積された電荷を電荷転送素子でアンプまで転送し、該アンプにて電荷を信号に変換して出力するCCD回路を用いることも可能である。この場合は、各基板素子の厚みを更に薄くすることができ、固体撮像素子の更なる薄型化が可能となる。
(第二実施形態)
第二実施形態の固体撮像素子は、第一実施形態の固体撮像素子において、R素子をSOI基板を用いて製造するのではなく、単なるシリコンウエハを用いて製造するようにしたものである。
図8〜図10は、本発明の第二実施形態の固体撮像素子の各製造工程における断面模式図である。
まず、図8(a)に示すようなp型のシリコン基板1’を用意する。次に、図8(b)に示すように、シリコン基板1’内に、後に形成する光電変換素子で発生した電荷を蓄積するための電荷蓄積部や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるn型不純物層2を形成する。
第二実施形態の固体撮像素子は、第一実施形態の固体撮像素子において、R素子をSOI基板を用いて製造するのではなく、単なるシリコンウエハを用いて製造するようにしたものである。
図8〜図10は、本発明の第二実施形態の固体撮像素子の各製造工程における断面模式図である。
まず、図8(a)に示すようなp型のシリコン基板1’を用意する。次に、図8(b)に示すように、シリコン基板1’内に、後に形成する光電変換素子で発生した電荷を蓄積するための電荷蓄積部や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるn型不純物層2を形成する。
次に、シリコン基板1’上に絶縁層3を形成する。次に、電荷蓄積部となるn型不純物層2上の絶縁層3に開口を形成し、ここに導電性材料を埋め込んで、プラグ23を形成する。次に、絶縁層3上に、導電性材料(例えばアルミニウム)を成膜し、これをパターニングして、画素電極4、リセットトランジスタTr1のゲート電極7、出力トランジスタTr2のゲート電極6、及び行選択トランジスタTr3のゲート電極5を形成する。画素電極4は、プラグ23と接触するように形成する。これにより、画素電極4と電荷蓄積部とは電気的に接続される。
次に、信号出力部の各種構成要素を形成する(図8(c))。ここまでに形成した画素電極4と信号出力部は、絶縁層13内に埋設される。
次に、図8(d)に示すように、絶縁層13のうち、信号出力部上にある部分以外をエッチングによって除去して画素電極4を露出させ、絶縁層13の周囲に、MOS回路60に光が入射するのを防ぐためのアルミニウムやタングステンからなる遮光膜14を形成する。このときの平面図は図4(a)と同じである。
次に、シリコン基板1’上に赤色(R)の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料を成膜して光電変換層15Rを形成する。次に、光電変換層15R上にITO等の透明な導電性材料を成膜して対向電極16を形成する。このときの平面図は図6(a)と同じである。次に、対向電極16上に透明樹脂等を成膜して保護層17を形成する。このときの状態を示した図が図9(e)である。図9(e)に示す素子をr素子という。r素子の作成工程は、R素子の作成工程において、光電変換素子と信号出力部を形成するSOI基板をシリコン基板1’に変更した点のみが異なる。
次に、第一実施形態で説明した方法でG素子とB素子を作成する。
次に、r素子の保護層17上に接着剤31を塗布し、図9(f)に示すように、G素子を、シリコン支持基板1bを上にしてr素子上に載せて、r素子とG素子とを接着剤31によって接着する。
次に、G素子の絶縁層1aをストッパとしたCMP又はエッチングを行って、G素子のシリコン支持基板1bと絶縁層1aを除去して、図10(g)に示した素子を得る。
次に、G素子のシリコン層1の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤32を塗布する。次に、この裏面上にB素子を、シリコン支持基板1bを上にして載せて、G素子とB素子とを接着する。次に、B素子の絶縁層1aをストッパとしたCMP又はエッチングを行って、B素子のシリコン支持基板1bと絶縁層1aを除去する。尚、r素子とG素子とB素子は、各素子の信号出力部の位置が平面視において一致するように位置を揃えて積層する。
最後に、B素子のシリコン層1上のMOS回路60と重なる領域に、MOS回路60に光が入射するのを防止するアルミニウムやタングステン等からなる遮光膜33を形成して、図10(h)に示した構成の固体撮像素子を得る。
本実施形態の固体撮像素子によれば、最下層のr素子については、SOI基板ではなく、シリコン基板を用いて作成しているため、第一実施形態で説明した支持体18が不要となる。又、r素子についてはシリコン支持基板1b及び絶縁層1aを削る工程を省略することができるため、第一実施形態よりも少ない工程数で固体撮像素子を作成することができる。
又、本実施形態の固体撮像素子によれば、第一実施形態の固体撮像素子と比べて、最下層の光電変換層15Rに入射する光量が増えるため、r素子の光電変換素子の検出感度を上げることができる。
(第三実施形態)
第三実施形態の固体撮像素子は、第一実施形態の固体撮像素子において、R素子をSOI基板を用いて製造するのではなく、一般的なシリコンウエハを用いて製造するようにしたものである。又、R素子の光電変換素子を、画素電極と光電変換層と対向電極からなる構造ではなく、シリコンウエハ内に形成したフォトダイオードとしたものである。
第三実施形態の固体撮像素子は、第一実施形態の固体撮像素子において、R素子をSOI基板を用いて製造するのではなく、一般的なシリコンウエハを用いて製造するようにしたものである。又、R素子の光電変換素子を、画素電極と光電変換層と対向電極からなる構造ではなく、シリコンウエハ内に形成したフォトダイオードとしたものである。
図11及び図12は、本発明の第三実施形態の固体撮像素子の各製造工程における断面模式図である。
まず、図8(a)に示すようなp型のシリコン基板1’を用意する。次に、図11(a)に示すように、シリコン基板1’内に、n型不純物層からなるフォトダイオード2’や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるn型不純物層2を形成する。
まず、図8(a)に示すようなp型のシリコン基板1’を用意する。次に、図11(a)に示すように、シリコン基板1’内に、n型不純物層からなるフォトダイオード2’や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるn型不純物層2を形成する。
次に、シリコン基板1’上に絶縁層3を形成する。次に、フォトダイオード2’上の絶縁層3の一部に開口を形成し、ここに導電性材料を埋め込んで、プラグ23’を形成する。次に、絶縁層3上に、導電性材料(例えばアルミニウム)を成膜し、これをパターニングして、リセットトランジスタTr1のゲート電極7、出力トランジスタTr2のゲート電極6、及び行選択トランジスタTr3のゲート電極5を形成する。プラグ23’とゲート電極6とは配線によって接続する。
次に、信号出力部の各種構成要素を形成する。ここまでに形成した信号出力部は、絶縁層13内に埋設される。
次に、図11(a)に示すように、絶縁層13上のMOS回路60と重なる位置に、MOS回路60に光が入射するのを防ぐためのアルミニウムやタングステンからなる遮光膜14’を形成する。図11(a)に示す素子をr’素子という。
次に、第一実施形態で説明した方法でG素子とB素子を作成する。
次に、r’素子の絶縁層13上に接着剤41を塗布し、図11(b)に示すように、G素子を、シリコン支持基板1bを上にしてr’素子上に載せて、r’素子とG素子とを接着剤41によって接着する。
次に、G素子の絶縁層1aをストッパとしたCMP又はエッチングを行って、G素子のシリコン支持基板1bと絶縁層1aを除去して、図11(c)に示した素子を得る。
次に、G素子のシリコン層1の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤42を塗布する。次に、この裏面上にB素子を、シリコン支持基板1bを上にして載せて、G素子とB素子とを接着する。次に、B素子の絶縁層1aをストッパとしたCMP又はエッチングを行って、B素子のシリコン支持基板1bと絶縁層1aを除去する。尚、r’素子とG素子とB素子は、各素子の信号出力部の位置が平面視において一致するように位置を揃えて積層する。
最後に、B素子のシリコン層1の裏面上のMOS回路60と重なる領域に、MOS回路60に光が入射するのを防止するアルミニウムやタングステン等からなる遮光膜43を形成して、図12(d)に示した構成の固体撮像素子を得る。
本実施形態の固体撮像素子によれば、入射光のうちのBの波長域の光が光電変換層15Bで吸収され、入射光のうちのGの波長域の光が光電変換層15Gで吸収されるため、フォトダイオード2’には入射光のうちのRの波長域の光のみを入射させることができる。つまり、光電変換層15Gと光電変換層15BをRの波長域の光を透過するカラーフィルタとして機能させることができるため、r’素子に別途カラーフィルタを設ける必要がなく、カラーフィルタを設ける場合に比べて薄型化が可能となる。
又、本実施形態の固体撮像素子によれば、r’素子の作成工程数が、G素子やB素子の作成工程数よりも少なくてすむため、固体撮像素子全体の作成に要する時間を短縮することができる。
1 シリコン層
4 画素電極
15R 光電変換層
16 対向電極
4 画素電極
15R 光電変換層
16 対向電極
Claims (17)
- 光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成された半導体基板が複数積層された固体撮像素子。
- 請求項1記載の固体撮像素子であって、
複数の前記半導体基板のうち、最下層の半導体基板以外の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている固体撮像素子。 - 請求項2記載の固体撮像素子であって、
前記最下層の半導体基板以外の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして積層されている固体撮像素子。 - 請求項2又は3記載の固体撮像素子であって、
前記最下層の半導体基板以外の半導体基板が、前記最下層の半導体基板の前記光電変換素子及び前記信号出力部が形成されている側の表面上方に積層されている固体撮像素子。 - 請求項4記載の固体撮像素子であって、
前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の前記表面上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている固体撮像素子。 - 請求項4記載の固体撮像素子であって、
前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の表面から内側に形成されたフォトダイオードである固体撮像素子。 - 請求項2又は3記載の固体撮像素子であって、
前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されており、
前記最下層の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして支持体上に設けられている固体撮像素子。 - 請求項7記載の固体撮像素子であって、
前記支持体と前記最下層の半導体基板との間に設けられた入射光の反射を防止する反射防止層を備える固体撮像素子。 - 請求項2〜8のいずれか1項記載の固体撮像素子であって、
前記対向電極の上面が、該対向電極が形成されている前記半導体基板に形成された前記信号出力部の最上面よりも低い位置に存在する固体撮像素子。 - 請求項9記載の固体撮像素子であって、
前記信号出力部が、前記光電変換素子で発生した電荷をリセットするためのリセットトランジスタと、前記電荷を信号に変換する出力トランジスタと、前記出力トランジスタからの信号を信号線に選択的に出力する選択トランジスタと、前記選択トランジスタのゲートに入力される制御信号を遅延して前記リセットトランジスタのゲートに入力する遅延手段とを備える固体撮像素子。 - 請求項1〜10のいずれか1項記載の固体撮像素子であって、
最上層の前記半導体基板の上に形成された、前記信号出力部の一部を遮光する遮光部を備える固体撮像素子。 - 請求項1〜11のいずれか1項記載の固体撮像素子であって、
前記複数の半導体基板のうち、隣接する2つの半導体基板の各々の前記光電変換素子が、同一波長域の光を検出するものであり、一方の前記光電変換素子での検出感度と、他方の前記光電変換素子の検出感度とが異なる固体撮像素子。 - 請求項1〜11のいずれか1項記載の固体撮像素子であって、
前記半導体基板を少なくとも3つ備え、
最上層の前記半導体基板に形成された前記光電変換素子で検出される光の波長域が、該半導体基板よりも下方の記半導体基板に形成された前記光電変換素子で検出される光の波長域よりも短波長側にある固体撮像素子。 - 請求項13記載の固体撮像素子であって、
前記半導体基板の数が3つであり、
最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出し、真ん中の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出する固体撮像素子。 - 請求項13記載の固体撮像素子であって、
前記半導体基板の数が4つであり、
最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、上から2番目の半導体基板に形成された前記光電変換素子がエメラルド色の波長域の光を検出し、上から3番目の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出する固体撮像素子。 - 半導体基板に光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、
シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるSOI(Silicon On Insulator)基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第二ステップと、
前記第二ステップで形成したSOI基板を、前記シリコン支持基板を上にして前記第一ステップで形成した前記半導体基板上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第三ステップとを有し、
前記第二ステップ及び前記第三ステップを1回又は複数回行う固体撮像素子の製造方法。 - シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるSOI(Silicon On Insulator)基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、
前記第一ステップで形成したSOI基板を、前記シリコン支持基板を上にして支持体上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第二ステップとを有し、
前記第一ステップ及び前記第二ステップを複数回行う固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007277522A JP2009105316A (ja) | 2007-10-25 | 2007-10-25 | 固体撮像素子及び固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007277522A JP2009105316A (ja) | 2007-10-25 | 2007-10-25 | 固体撮像素子及び固体撮像素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009105316A true JP2009105316A (ja) | 2009-05-14 |
Family
ID=40706696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007277522A Pending JP2009105316A (ja) | 2007-10-25 | 2007-10-25 | 固体撮像素子及び固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009105316A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084647A (ja) * | 2011-10-06 | 2013-05-09 | Nippon Hoso Kyokai <Nhk> | 多層型撮像素子 |
JP2015095517A (ja) * | 2013-11-11 | 2015-05-18 | 日本放送協会 | 積層型集積回路及びその製造方法 |
WO2016103315A1 (ja) * | 2014-12-22 | 2016-06-30 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
JP2018148220A (ja) * | 2018-04-20 | 2018-09-20 | ソニー株式会社 | 撮像素子および撮像装置 |
-
2007
- 2007-10-25 JP JP2007277522A patent/JP2009105316A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084647A (ja) * | 2011-10-06 | 2013-05-09 | Nippon Hoso Kyokai <Nhk> | 多層型撮像素子 |
JP2015095517A (ja) * | 2013-11-11 | 2015-05-18 | 日本放送協会 | 積層型集積回路及びその製造方法 |
WO2016103315A1 (ja) * | 2014-12-22 | 2016-06-30 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
JP2018148220A (ja) * | 2018-04-20 | 2018-09-20 | ソニー株式会社 | 撮像素子および撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7301936B2 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
JP6126593B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 | |
TWI569432B (zh) | 固態成像器件及其製造方法及電子裝置 | |
JP2011129873A (ja) | 固体撮像装置およびその製造方法、電子機器 | |
JP2012033583A (ja) | 固体撮像素子及びその製造方法、並びに撮像装置 | |
JP2015119154A (ja) | 固体撮像素子、固体撮像素子の製造方法、及び電子機器 | |
JP2011044489A (ja) | 固体撮像装置及びその製造方法 | |
JP7354315B2 (ja) | 固体撮像素子及び電子機器 | |
KR20180112766A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 및 고체 촬상 소자 및 전자 기기 | |
JP2008060476A (ja) | 固体撮像装置および電子情報機器 | |
JP2010177704A (ja) | 固体撮像装置、その製造方法および撮像装置 | |
JPWO2015093313A1 (ja) | 半導体素子、半導体素子の製造方法、および電子機器 | |
JP2009105316A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
EP4102566A1 (en) | Solid-state imaging device and electronic apparatus | |
JP2015142067A (ja) | 固体撮像装置およびその製造方法、半導体装置、並びに電子機器 | |
EP4117037A1 (en) | Solid-state imaging device and electronic apparatus | |
JP2007208139A (ja) | 固体撮像素子の製造方法、固体撮像素子 |