TW498442B - Method for thinning semiconductor wafer and thin semiconductor wafer - Google Patents

Method for thinning semiconductor wafer and thin semiconductor wafer Download PDF

Info

Publication number
TW498442B
TW498442B TW090111579A TW90111579A TW498442B TW 498442 B TW498442 B TW 498442B TW 090111579 A TW090111579 A TW 090111579A TW 90111579 A TW90111579 A TW 90111579A TW 498442 B TW498442 B TW 498442B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
patent application
thinning
wafer
support
Prior art date
Application number
TW090111579A
Other languages
English (en)
Inventor
Mamoru Okada
Yukio Nakajima
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW498442B publication Critical patent/TW498442B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

498442 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1) 【發明所屬之技術領域】 本發明係關於半導體晶圓之薄型化方法，例.如係關於 一種形成適合用來製作I C卡片、太陽能電池、薄膜電晶 體等之半導體裝置、或是由複數個半導體元件所構成的半 導體積體電路（I C)之薄型半導體晶圓的方法。 【習知技術】 在製作I C卡片、太陽能電池、薄膜電晶體等之半導 體裝置或半導體積體電路時，可藉由充分削薄作爲其基板 之半導體晶圓的厚度，來謀求裝置之小型化並且提高使用 上之自由度。 尤其是I C卡片等，其薄型化的必要性非常大，因此 最好盡量使構成電路之晶片趨向薄型。 過去要製作這種薄型半導體晶圓時，係進行一種在硏 磨成鏡面，並且具有如後述之標準厚度的半導體晶圓之表 面形成半導體元件（電路圖案）之後，於此表面貼上保護 膠帶’並且使此表面側向下而放置在硏削裝置的夾盤上， 再利用硏削磨石硏削其背面而使其薄型化的步驟（例如參 照曰本特開平5 — 2 1 8 1 9 6號、特開平8 —3 7 1 6 9號公報）。 所謂前述半導體晶圓的標準厚度，一般來說係依其直 徑而異，例如直徑5英吋（1 2 5 m m )或6英吋（ 1 5 0 m m )的晶圓係在6 2 5 // m左右，8英吋（ 2 0 0 m m )的晶圓係在7 2 5 # m左右，薄型化後的厚 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 498442 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2) 度則係依所製作的半導體元件而異，但一般來說在1 5 0 至4 0 0 // m左右。如果利用前述習知方法使半導體晶圓 更加薄型化，則在加工步驟中或是使保護膠帶剝離時，晶 圓破損的機率會變高，因此極不易達到量產化。 然而，近年來，使用在I C卡片等之半導體元件越來 越要求多功能化，因此使所用的半導體晶圓更爲薄型化的 要求也隨之提高，因而逐漸需要將半導體晶圓削薄至厚度 在1 2 0 左右或其以下之厚度。 要製作這種極薄的半導體晶圓時，若使用過去的薄型 化方法，則如前所述，在加工步驟等發生破裂、缺口等破 損的頻率會變高，因此產量會下降、成本會提高，最終便 無法達到量產標準。亦即，爲了要用過去的方法使厚度形 成1 2 0 // m以下，如果不使所用的晶圓直徑形成4英吋 (1 0 Omm)或其以下，則實際上是無法避免破裂的發 生。 【發明之揭示】 本發明係鑒於上述問題點而硏創者，其目的在於提供 一種使厚度在1 2 0 左右或其以下的半導體晶圓，在 加工步驟等盡量不會發生破裂、缺口等之破損，而能以低 成本製作的半導體晶圓之薄型化方法，尤其係在直徑6英 吋以上之量產品中，比過去更爲薄型化之半導體晶圓。 爲了達成前述目的，根據本發明，可提供一種半導體 晶圓之薄型化方法，其係藉由硏削於表面形成有半導體元 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事 命 ，項再填. 裝^-- :寫本頁) 訂 498442 A7 _B7 五、發明説明（3) (請先閲讀背面之注意事項再填寫本頁) 件之半導體晶圓的背面而使其薄型化的方法，其特徵在於 :利用黏接層將前述半導體晶圓之表面貼在支撐體上，並 且在保持著該支撐體的狀態下硏削前述半導體晶圓的背面 之後，使該經過薄型化的半導體晶圓從前述支撐體剝離。 亦即，在半導體晶圓的表面形成半導體元件之後，如 果想要使該晶圓的厚度變得更薄，只要如上述利用黏接層 將晶圓貼在支撐體上來硏削晶圓背面，在加工步驟中便不 會發生破損而可比過去更爲薄型化，然後使經過薄型化的 晶圓從支撐體剝離，即可獲得可適用於I C卡片等之薄型 半導體晶圓。 在此種情況下，前述支撐體最好係由半導體晶圓、玻 璃基板、或陶瓷基板所構成。 經濟部智慧財產局員工消費合作社印製 使用這些支撐體來進行半導體晶圓的硏削，可形成厚 度很薄，且非常平坦的半導體晶圓。尤其，如果使用與所 要薄型化之半導體晶圓爲同質的半導體晶圓，則兩者之剛 性等的物性相同，所要硏削的晶圓與作爲支撐體的晶圓並 沒有熱膨脹率之差，因此在硏削過程中即使產生熱也不會 產生應力，而可進行硏削。 前述黏接層最好係鱲材或熱剝離性黏著劑，尤其最好 係熱剝離性兩面黏著片。 如上所述，使用可利用加熱而溶融或剝離的黏接層， 在硏削後，即可利用加熱，容易地使經過薄型化的半導體 晶圓毫無破損地從支撐體剝離。 此外，在使用熱剝離性兩面黏著片作爲黏接層的情況 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公釐） n -K _ 498442 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（4) T ’只要使用其熱剝離溫度爲兩面各不相同者，即可利用 加熱，容易地僅使經過薄型化的半導體晶圓從黏著片剝離 〇 再者，於本發明中，最好使用支撐體的黏貼面比前述 半導體晶圓之表面還大的支撐體。 如上述使用黏貼面較大的支撐體，即可容易且確實地 將半導體晶圓上包含最外周部的所有表面貼在支撐體上。 本發明之特徵在於：可利用前述方法進行硏削，直至 於表面形成有半導體元件之半導體晶圓的厚度成爲1 2 0 # m以下。 亦即，利用黏接層黏貼半導體晶圓與支撐體來進行硏 削，比利用過去的方法進行硏削可更爲薄型化，而且可硏 削晶圓直至成爲1 2 0 # m以下而毫無破損。 再者，本發明亦提供一種利用前述方法而薄型化之半 導體晶圓。具體而言，可獲得直徑在6英吋以上，而且厚 度.在1 2 0 // m以下的半導體晶圓。 過去，事實上必須以直徑4英吋以下才能達成之厚度 ，如今已經能以直徑6英吋以上來達成。這種極薄的晶圓 可適用於IC卡片等。 如以上所說明，於本發明中，在利用黏接層將表面形 成有半導體元件之半導體晶圓的表面貼在支撐體上來硏削 晶圓的背面，尤其使用加熱剝離性之黏接層的情況下’在 硏削後，可利用加熱容易地使其剝離。因此在硏削步驟或 剝離步驟中，不會發生破裂、缺口等之破損’而可比過去 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公廣) I ^ 批衣------1T------ (請先閲讀背面之注意事項再填寫本頁) 498442 A7 _______ B7__ 五、發明説明（5) 更爲薄型化，並且能以低成本獲得厚度在1 2 0 //m左右 ，或其以下的半導體晶圓。 【圖面之簡單說明】 第1圖係將要利用本發明而薄型化的半導體晶圓貼在 支撐體上的剖面模式圖。 第2圖係利用本發明使半導體晶圓薄型化之步驟之一 例的流程圖。 主要元件對照表 1 :半導體晶圓 2:半導體元件 3 :黏接層 4 :支撐體 5 :接合體 6 :基材 7:低溫熱剝離面 8 :高溫熱剝離面 9:瑕疵標記 【發明之最佳賓施形態】 以下，一面參照圖面，一面具體地說明本發明之實施 形態，但本發明並不受這些所限定。 第1圖係利用黏接層，將要利用本發明而薄型化之半 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 ό 經濟部智慧財產局員工消費合作社印製 -8 - 498442 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明説明（6 ) 導體晶圓貼在支撐體上之剖面模式圖，第2圖係利用本發 明使半導體晶圓薄型化之步驛之一例的流程圖。 此外，要利用本發明而薄型化之半導體晶圓係在從晶 錠經過裁切之後，依序進行斜角加工及硏磨加工，再於硏 磨成鏡面的一面例如形成氧化膜之後，利用光微影蝕刻技 術形成有半導體元件（電路圖案）者，在本發明中，如上 述形成有半導體元件的面稱爲該晶圓的表面，再者，如上 述形成有半導體元件的半導體晶圓有時會稱爲附有圖案之 晶圓、或半導體晶圓、或單稱晶圓。 本發明中係如第1圖所示，利用黏接層3將形成有半 導體元件2之半導體晶圓1的表面貼在支撐體4上。 支撐體4只要是薄板狀的硬質體即可，並沒有特別的 限定，例如可使用玻璃基板、陶瓷基板、或是矽晶圓（附 有氧化膜的亦可）等的半導體晶圓。尤其，如果將與所要 硏削的晶圓1爲同一材質所構成的半導體晶圓作爲支撐體 4，則兩者之剛性等的物性相同，與所要硏削之晶圓1並 沒有熱膨脹率之差，因此即使在硏削過程中產生熱，也可 將產生的應力減低至最小程度，而不會發生晶圓破裂。再 者，若爲相同材質，也有無須擔心形成雜質的優點。 此外，有關支撐體4之黏貼面，最好使用比前述附有 圖案之晶圓1的表面還大的支撐體4。如上述擴大支撐體 4的黏貼面，即可容易且確實地將附有圖案之晶圓1的所 有表面與支撐體4貼在一起。尤其在有斜角存在的晶圓外 周部，很容易發生黏貼不完全’但只要使用較大的支撐體 本紙張尺度適用中國國家標準(CNS ) A4規格（21〇乂297公^ (請先閲讀背面之注意事項再填寫本頁) 498442 A7 B7 五、發明説明（7) 便沒有這種問題。而且’晶圓1的中心位置即使稍微偏移 ，也不會殘留未黏著部分，而可確實且均勻地使整個晶圓 薄型化，除此之外’作業時間會縮短，而可有效地進行晶 圓1的薄型化。 又，黏接層3只要係在硏削加工中不會產生剝離，而 且在硏削後可容易剝離者即可，並沒有特別的限定，但最 好係可利用加熱而剝離者。如上述可利用加熱而剝離的黏 接層可使用例如蠟材（w a X )、熱剝離性黏著劑、或熱 剝離性的兩面黏著片。其中以熱剝離性兩面黏著片較爲容 易處理，且均勻性佳，因此可極爲均勻地硏削晶圓。此外 ，只要屬於熱剝離性，則並不特別限定於兩面黏著片，亦 可使用兩面接著膠帶等。 然而，在使用如上述利用加熱而剝離的熱剝離性兩面 黏著片等的情況下，必須選擇不會因爲硏削中所產生的熱 而剝離的黏著片，以及其硏削條件。 此外，在半導體晶圓表面的一部分半導體元件2上有 時會附上用來顯示瑕疵的瑕疵標記9 ，如果如上述使用熱 剝離性兩面黏著片3，不僅可容易地剝離，在熱剝離後的 晶圓表面上也不會殘留黏接層，因此無須進行洗滌處理， 也不會使瑕疵標記9消失。 以下說明利用本發明之薄型化步驟。首先，利用測微 器等測量附有圖案之晶圓1的厚度（第2圖（A ))，然 後利用黏接層3 ，將附有圖案之晶圓1與支撐體4貼在一 起而形成一體化，並且成爲接合體5 (第2圖（B))。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) _裝- 訂 經濟部智慧財產局員工消費合作社印製 -10- 498442 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明説明（8) 黏貼的順序並沒有特別的限定，可先將黏接層3黏貼在附 有圖案之晶圓.1的表面上，再利用該黏接層3貼在支撐體 4上，藉此即可容易地形成接合體5。此外，爲了在硏削 過程中提高黏著力以避免產生剝離，亦可視需要以低於黏 接層3之剝離溫度的溫度進行加溫衝壓，再放置數分鐘至 數十小時’以更確實地使其一體化（第2圖（C ))。 繼之，在測量好前述接合體5的厚度，並且設定好硏 削費用之後（第2圖（D ))，利用硏削裝置硏削附有圖 案之晶圓1的背面（第2圖（E ))。硏削裝置可使用一 種通常要對晶圓之表面進行單面硏削時所使用的平面硏削 盤等。例如利用真空吸附等，將接合體5之支撐體側固定 於夾盤上，並且利用旋轉磨石等對晶圓1的背面進行平面 硏削。 如上述經過硏削的晶圓1亦可視需要對其背面再進行 硏磨 （第2圖（G ))。在此種情況下亦可使用一般的 半導體晶圓之硏磨裝置，只要事先測量接合體5之厚度然 後設定硏磨費用即可（第2圖（F ))。 此外，在使用熱剝離性兩面黏著片等的情況下，如前 所述，爲了避免因爲硏削或硏磨中的發熱導致剝離，只要 適當設定硏削液（切削液（coolant))供給量、磨石旋轉 次數、以及磨石進給速度等條件即可。 在硏削後，或視需要又進行硏磨之後，大致加以洗滌 (第2圖（H))，並且測量接合體之厚度（第2圖（I ))。若必須更加薄型化，亦可再進行硏削或硏磨以調整 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -11 - 498442 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（9 ) 其厚度，例如即使直徑爲6至8英吋的晶圓也不會破損， 而可使其厚度形成1 2 0 //m以下。 如前所述使晶圓1薄型化直至所希望之厚度以後，使 該晶圓1從支撐體4剝離（第2圖（J ))。剝離的方法 係依所使用的黏接層3而異，但如前所述，如果是蠟材、 熱剝離性黏著劑、或是熱剝離性兩面黏著片，則浸泡在這 些會溶解的溶液中、或是加熱至這些的熱剝離溫度，即可 容易地剝離。尤其熱剝離性兩面黏著片3係使用中間夾有 基材6而使熱剝離溫度爲兩面各不相同者，或是利用高溫 使兩面的黏著力不同者，例如將熱剝離溫度高的一面（高 溫熱剝離面）8貼在支撐體4上，將低的一面（低溫熱剝 離面）7貼在附有圖案之晶圓1上，即可在兩面黏著片3 .黏貼於支撐體的狀態下，利用加熱，使經過薄型化的晶圓 1剝離。 經過薄型化的晶圓1變得容易因爲小的應力而破損， 但是由於可如上述，僅利用加熱來使晶圓1剝離，因此幾 乎不會產生破裂、缺口等。 加熱而剝離的晶圓在使用蠟材或熱剝離性黏著劑作爲 黏接層的情況下，有時會在晶圓表面殘留這些黏接層，因 此會視需要，使用洗滌液或純水等進行洗滌（第2圖（K ))。另一方面，在使用熱剝離性兩面黏著片的情況下， 在晶圓表面幾乎不會殘留黏著劑等，因此可省略洗滌步驟 ，在洗滌步驟中也不會發生破損。此外，在利用加熱而使 晶圓剝離之後，仍黏著有兩面黏著片的支撐體可直接貼在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）一 (請先閱讀背面之注意事項再填寫本頁) -12- 498442 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（10) 另外所要薄型化之晶圓上而反覆使用，但亦可從支撐體撕 掉黏著片再加以洗滌，並且於每一所要硏削的晶圓使用新 的兩面黏著片。 根據以上說明的步驟進行薄型化，在硏削步驟或剝離 步驟中便不會發生破裂、缺口等之破損，而可進行薄型化 ，直至厚度成爲1 2 0 左右或其以下，並且能以低成 本獲得比過去更爲薄型化之半導體晶圓。 以下舉出實施例來更爲具體地說明本發明，然而本發 明並不受這些所限定。 (實施例） 將表面形成有半導體元件的6英吋（1 5 0 m m )矽 晶圓（附有圖案之晶圓）的表面，利用熱剝離性兩面黏著 片貼在矽晶圓上而成爲接合體。然後使用平面硏削機對其 背面進行平面硏削，使附有圖案之晶圓的厚度成爲1 0 5 ± 1 5 // m之後4，利用加熱使晶圓剝離，並且測量其厚度 。硏削加工前的晶圓厚度以及利用硏削而薄型化之晶圓厚 度顯示於表1。此外，硏削條件係使用# 2 0 0 〇 S T D 的磨石，且磨石旋轉次數爲5 0 0 0 r p m、磨石進給速 度爲0 · 4 // m / m i η。此外，熱剝離性兩面黏著片係 使用日東電工社製的里巴阿爾法（基材厚度：5 0 /zm、 熱剝離溫度：1 2 0 °C )。 —-------^裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 J· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 498442 A7
7 R 五、發明説明（11) 表1 -_i有圖案之晶圓的厚度u m ) 加二 一 Λ., -刖 加工後 瑕疵標ό己 有 Μ j \ \\ 有 No. 1 623.6 621.9 95.2 94.1 No.2 622.4 621.8 99.3 97.2 No.3 622.9 922.1 98.8 96.8 No.4 622.6 621 .4 95.6 93.8 N ο · 5 622.6 621.4 96.6 95.3 N o · 6 623.2 97.7 No.7 623.2 95.8 No.8 623.0 94.3 N o · 9 622.5 95.2 平均 622.9 621.7 96.5 95.4 範圍 1 .2 0.7 5.0 3.4 i·1-- (請先閱讀背面之注意事項再填寫本頁) 訂 1· 經濟部智慧財產局員工消費合作社印製 從前述表1可以明瞭，硏削後之附有圖案之晶圓皆在規格 範圍內（10 5±15#m)，而且可進行薄型化至 1 2 0 A m以下，甚或工〇 〇〆m以下而不會產生破裂、 缺口等。此外，在熱剝離之後也不需要洗滌，使瑕疵標記 得以保留。 此外’本發明並不限定於上述實施形態。上述實施形 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） 羯14- 498442 A7 B7 五、發明説明（12) 態僅爲例示’只要具有與本發明申請專利範圍所記載之技 術性思想實質上相同的構成，且可發揮同樣的作用效果， 即包含在本發明之技術性範圍內。 前述實施樣態所說明的薄型化步驟僅爲一例，亦可省 略、替換或追加一部分步驟。例如（C )加溫衝壓、（F )厚度測量/硏磨費用設定、（G )晶圓背面硏磨等步驟 可視需要刪減，如果使用熱剝離性兩面黏著片作爲黏接層 ，則亦可省略（K )洗滌步驟。 此外，實施例係對6英吋的附有圖案之晶圓進行硏削 而使其薄型化，但本發明亦可適用於使未滿6英吋、比6 英吋還大的8英吋或是更大之晶圓薄型化的情形。 (請先閲讀背面之注意事項再填寫本頁) 、\-口 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15-

Claims (1)

  1. 498442 A8 B8 C8 D8 六、申請專利範圍 1 . 一種半導體晶圓之薄型化方法，係藉由硏削於表 面形成有半導體元件之半導體晶圓的背面而使其薄型化的 方法，其特徵在於：利用黏接層將前述半導體晶圓的表面 貼在支撐體上，並且在保持著該支撐體的狀態下硏削前述 半導體晶圓的背面之後，使該經過薄型化的半導體晶圓從 前述支撐體剝離。 2 .如申請專利範圍第1項之半導體晶圓之薄型化方 法，其中，前述支撐體係由半導體晶圓、玻璃基板、或陶 瓷基板所構成。 3 ·如申請專利範圍第1項之半導體晶圓之薄型化方 法，其中，前述黏接層係由躐材或熱剝離性黏著劑所構成 〇 4 ·如申請專利範圍第2項之半導體晶圓之薄型化方 法’其中，前述黏接層係由蠟材或熱剝離性黏著劑所構成 〇 5 ·如申請專利範圍第1項之半導體晶圓之薄型化方 法’其中，前述黏接層係熱剝離性兩面黏著片。 6 ·如申請專利範圍第2項之半導體晶圓之薄型化方 法’其中，前述黏接層係熱剝離性兩面黏著片。 7 ·如申請專利範圍第5項之半導體晶圓之薄型化方 法’其中，前述熱剝離性兩面黏著片的熱剝離溫度係兩面 各不相同。 8 ·如申請專利範圍第6項之半導體晶圓之薄型化方 法’其中，前述熱剝離性兩面黏著片的熱剝離溫度係兩面 本紙張用中關家鱗（CNS ) A4· ( 210X297公釐) ： ~~ (請先閲讀背面之注意事項再填寫本頁) 琴 、11 經濟部智慧財產局員工消費合作社印製 -16- 498442 A8 B8 C8 D8 六、申請專利範圍 各不相同。 (請先閱讀背面之注意事項再填寫本頁) 9 ·如申請專利範圍第1項至第8項任一項之半導體 晶圓之薄型化方法，其中，前述支撐體的黏貼面比前述半 導體晶圓的表面還大。 1 0 ·如申請專利範圍第1項至第8項任一項之半導 體晶圓之薄型化方法，其中，進行硏削直至前述於表面形 成有半導體元件之半導體晶圓的厚度成爲1 2 〇 以下 〇 1 1 ·如申請專利範圍第9項之半導體晶圓之薄型化 方法’其中，進行硏削直至前述於表面形成有半導體元件 之半導體晶圓的厚度成爲1 2 0 //m以下。 k 1 2 · —種半導體晶圓，其特徵在於··係利用申請專 利範圍第1項至第8項任一項之方法而薄型化者。 1 3 · —種半導體晶圓，其特徵在於··係利用申請專 利範圍第9項之方法而薄型化者。 1 4 · 一種半導體晶圓，其特徵在於：係利用申請專 利範圍第1 〇項之方法而薄型化者。 經濟部智慧財產局員工消費合作社印製 1 5 · —種半導體晶圓，其特徵在於：係利用申請專 利範圍第1 1項之方法而薄型化者。 1 6 · —種半導體晶圓’其特徵在於··直徑在6英吋 (1 5 Omm)以上，而且厚度在1 2 0 /zm以下。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17-
TW090111579A 2000-05-16 2001-05-15 Method for thinning semiconductor wafer and thin semiconductor wafer TW498442B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000143043A JP3768069B2 (ja) 2000-05-16 2000-05-16 半導体ウエーハの薄型化方法

Publications (1)

Publication Number Publication Date
TW498442B true TW498442B (en) 2002-08-11

Family

ID=18649913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111579A TW498442B (en) 2000-05-16 2001-05-15 Method for thinning semiconductor wafer and thin semiconductor wafer

Country Status (6)

Country Link
US (1) US6930023B2 (zh)
EP (1) EP1298713A1 (zh)
JP (1) JP3768069B2 (zh)
KR (1) KR100755999B1 (zh)
TW (1) TW498442B (zh)
WO (1) WO2001088970A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686854B (zh) * 2015-01-08 2020-03-01 日商迪思科股份有限公司 晶圓的加工方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063219A1 (fr) * 2002-01-25 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede servant a fabriquer un composant electronique
JP3911174B2 (ja) * 2002-03-01 2007-05-09 シャープ株式会社 半導体素子の製造方法および半導体素子
JP2004079889A (ja) * 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
JP2004207607A (ja) * 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4514409B2 (ja) * 2003-02-20 2010-07-28 日東電工株式会社 半導体ウエハの仮固定方法及び電子部品、回路基板
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
CN1918691A (zh) 2003-12-24 2007-02-21 吉尔科有限公司 从氮化物倒装芯片激光去除蓝宝石
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
KR100652788B1 (ko) 2004-10-26 2006-12-01 다이닛뽕스크린 세이조오 가부시키가이샤 웨이퍼 처리장치 및 웨이퍼 처리방법
US20060107989A1 (en) * 2004-11-24 2006-05-25 Marlow Industries, Inc. High watt density thermoelectrics
US7705439B2 (en) * 2005-01-25 2010-04-27 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
KR101174925B1 (ko) * 2005-08-31 2012-08-17 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼의 연마 방법 및 연마된 웨이퍼
US7489013B1 (en) 2005-10-17 2009-02-10 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
US7640658B1 (en) 2005-10-18 2010-01-05 Teledyne Technologies Incorporated Methods for forming an anti-tamper pattern
JP2007123687A (ja) * 2005-10-31 2007-05-17 Tokyo Seimitsu Co Ltd 半導体ウェーハ裏面の研削方法及び半導体ウェーハ研削装置
DE102006000687B4 (de) 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
GB0602410D0 (en) * 2006-02-07 2006-03-15 Filtronic Compound Semiconduct A method of bonding a semiconductor wafer to a support substrate
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
US7498236B2 (en) * 2006-11-28 2009-03-03 International Business Machines Corporation Silicon wafer thinning end point method
US7988794B2 (en) * 2007-02-07 2011-08-02 Infineon Technologies Ag Semiconductor device and method
JP4812131B2 (ja) * 2008-04-18 2011-11-09 Ｎｅｃエンジニアリング株式会社 基板貼り合わせ装置
EP2402981B1 (de) 2009-03-18 2013-07-10 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Wafers von einem Träger
CN101859827A (zh) * 2009-04-07 2010-10-13 裕星企业有限公司 发光二极管
EP2290679B1 (de) 2009-09-01 2016-05-04 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
CN102082070B (zh) * 2009-11-27 2012-07-11 北大方正集团有限公司 一种在晶片减薄过程中保护金属层的方法
JP5535670B2 (ja) 2010-01-28 2014-07-02 富士フイルム株式会社 放射線画像検出器の製造方法
DE102010007127A1 (de) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
EP2523209B1 (de) 2010-04-23 2017-03-08 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
JP5447205B2 (ja) * 2010-06-15 2014-03-19 信越化学工業株式会社 薄型ウエハの製造方法
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP2012109538A (ja) * 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
JP5802106B2 (ja) 2010-11-15 2015-10-28 東京応化工業株式会社 積層体、および分離方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
WO2013006865A2 (en) * 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
CN103187350B (zh) * 2011-12-31 2015-11-18 刘胜 带有通孔电镀铜凸点的硅圆片减薄夹具及减薄工艺方法
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
US8780561B2 (en) 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
CN103035483B (zh) * 2012-08-28 2015-10-14 上海华虹宏力半导体制造有限公司 一种应用于薄硅片的临时键合和解离工艺方法
KR102075635B1 (ko) 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
JP6131605B2 (ja) * 2013-01-21 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR20150011072A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 임시 접착제 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP6156443B2 (ja) * 2014-08-13 2017-07-05 Jsr株式会社 積層体および基材の処理方法
CN105800547B (zh) * 2016-04-08 2017-06-16 厦门大学 用于化学机械抛光圆片级超薄硅片的临时黏合方法
US11682652B2 (en) * 2021-03-10 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Notched wafer and bonding support structure to improve wafer stacking

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217105B2 (ja) 1992-02-04 2001-10-09 沖電気工業株式会社 半導体チップの製造方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0837169A (ja) 1994-07-26 1996-02-06 Hitachi Ltd 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JPH09148283A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp ウエハ薄板化方法及び装置
EP1038315A4 (en) 1997-11-11 2001-07-11 Irvine Sensors Corp METHOD FOR SLIMMING SEMICONDUCTOR WAFERS WITH CIRCUITS AND WAFERS THUS PRODUCED
JP4221092B2 (ja) 1997-11-18 2009-02-12 三井化学株式会社 半導体ウエハの製造方法
TW425625B (en) * 1997-11-18 2001-03-11 Mitsui Chemicals Inc Method of producing semiconductor wafer
JPH11297650A (ja) * 1998-04-07 1999-10-29 Denso Corp 半導体ウェハの製造方法
JP2000003892A (ja) 1998-04-13 2000-01-07 Mitsui Chemicals Inc 半導体ウエハの製造方法
US6159827A (en) * 1998-04-13 2000-12-12 Mitsui Chemicals, Inc. Preparation process of semiconductor wafer
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
JP2000087004A (ja) 1998-09-17 2000-03-28 Nitta Ind Corp 被加工物用保持剤およびそれを用いた被加工物の脱着方法
DE19850873A1 (de) * 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686854B (zh) * 2015-01-08 2020-03-01 日商迪思科股份有限公司 晶圓的加工方法

Also Published As

Publication number Publication date
JP3768069B2 (ja) 2006-04-19
JP2001326206A (ja) 2001-11-22
KR20020093138A (ko) 2002-12-12
KR100755999B1 (ko) 2007-09-06
US6930023B2 (en) 2005-08-16
EP1298713A1 (en) 2003-04-02
WO2001088970A1 (en) 2001-11-22
US20030113984A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
TW498442B (en) Method for thinning semiconductor wafer and thin semiconductor wafer
TWI446420B (zh) 用於半導體製程之載體分離方法
TW533757B (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
TW202343661A (zh) 用於簡化的輔具晶圓的dbi至矽接合
JP3055401B2 (ja) ワークの平面研削方法及び装置
TW476141B (en) Method of dicing a wafer and method of manufacturing a semiconductor device
JP2011023393A (ja) 半導体装置の製造方法
US8753176B2 (en) Device for treating wafers on assembly carriers
JP2005050997A (ja) 半導体素子分離方法
CN109972204B (zh) 超薄超平晶片和制备该超薄超平晶片的方法
JP2006303180A (ja) 基板の固定方法
TW201921460A (zh) 基板處理方法
JPH0917984A (ja) 貼り合わせｓｏｉ基板の製造方法
JP2008258412A (ja) シリコンウエハの個片化方法
JP2001077304A (ja) 電子部品の製造法
JP2006303329A (ja) シリコン基板の薄板加工方法およびそれに用いられる加工装置
JP2000040677A (ja) 半導体素子の製造方法
TW420845B (en) Die sawing and grinding process
JPS61158145A (ja) 半導体基板の加工方法
JPH02185032A (ja) エッチング方法及びエッチング装置
CN114038949A (zh) 晶圆减薄方法
JPH11297650A (ja) 半導体ウェハの製造方法
JPH11297648A (ja) 半導体ウェハの製造方法およびその製造装置
JPH11274119A (ja) ウェーハポリッシング自動化ライン装置及びウェーハポリッシング加工方法
WO2001096065A1 (fr) Procede de polissage de pieces

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees