JPH0311738A - 薄膜導体パターンの形成方法 - Google Patents

薄膜導体パターンの形成方法

Info

Publication number
JPH0311738A
JPH0311738A JP14744289A JP14744289A JPH0311738A JP H0311738 A JPH0311738 A JP H0311738A JP 14744289 A JP14744289 A JP 14744289A JP 14744289 A JP14744289 A JP 14744289A JP H0311738 A JPH0311738 A JP H0311738A
Authority
JP
Japan
Prior art keywords
thin film
pattern
copper
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14744289A
Other languages
English (en)
Inventor
Haruo Tanmachi
東夫 反町
Takumi Suzuki
工 鈴木
Takashi Ozawa
隆史 小澤
Kazuyuki Izumi
和泉 和之
Yoshihiro Yoneda
吉弘 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14744289A priority Critical patent/JPH0311738A/ja
Publication of JPH0311738A publication Critical patent/JPH0311738A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は銅を主導体とした薄膜導体パターンの形成方法
、特に、セラミック基板に形成せしめたとき該基板にク
ランクが発生しないようにする新規薄膜導体パターンの
形成方法に関する。
〔従来の技術〕
一般に、混成集積回路等において絶縁基板に形成される
薄膜導体パターンは、銅薄膜を選択的に除去し形成され
る。かかる薄膜導体パターンの形成に際し主導体には、
比抵抗の低い金属として金。
銀、銅、アルミ、ニウムが利用されるが、金は高価であ
る。銀はマイグレーションを起こし易い、アルミニウム
は電食を起こし易いという欠点があるため、銅が広く利
用されている。
しかし、銅は絶縁部材との密着力が不足するため、銅お
よび絶縁部材の双方に対し密着性を有する密着層で厚さ
方向に挟むように、例えばクローム/銅/クロームの如
き構成で形成される。
第2図は従来の薄膜導体パターンとその形成方法の説明
図である。
第2図(イ)において、セラミック基板1の上面にセラ
ミックおよび銅に対し密着性を有するクローム薄膜2.
銅薄膜3.クローム薄膜11を順次積層させたのち、第
2図(U)に示すように、クローム薄膜11の上に所望
のレジストパターン4を形成させる。
次いで、第2図(ハ)に示す如くレジストパターン4を
使用して、クローム薄膜2.銅薄膜3.クローム薄膜1
1の表呈部(不要部)をエツチング除去したのち、レジ
ストパターン4を除去すると第2図(ニ)に示すように
、薄膜導体パターン12が完成する。薄膜導体パターン
12は、銅薄膜の所要パターン5をクローム薄膜2,1
1から形成した密着層6と13で挟む構成である。
混成集積回路等において、薄膜導体パターンの形成され
る基板には、耐熱性、放熱性等に優れるセラミックが広
く使用されるが、セラミックの線膨張係数が3〜7X1
0−’/’Cであるのに対し、銅の線膨張係数は16.
5 x 10−b/ ”cである。そのため、セラミッ
ク基板を100〜300°Cに加熱する必要のあるスパ
ッタリングあるいは蒸着により被着し室温に冷却された
銅の薄膜には、大きな引っ張り応力が内蔵されるように
なる。
〔発明が解決しようとする課題〕
前述のような銅薄膜を選択的に除去し所望の導体パター
ンを形成する従来技術では、第2図(ニ)に示す如く、
セラミック基板lには導体パターン12の縁部から延在
するクランクI4が発生し易いという問題点があった。
特に、近年は線膨張係数をシリコンのそれ(3X 10
−”/”C)と近付けるため、基板にガラスセラミック
が利用される例が増大しているが、ガラスセラミックは
従来のセラミックより機械的強度が弱く前記クランクは
一層発生し易いため、その対策が強く要望されるように
なった。
〔課題を解決するための手段〕
上記要望に鑑みてなされた本発明は、その実施例を示す
第1図によれば、絶縁基板lの上に銅と基板1との双方
に密着性を有する第1の導体薄膜2を被着し、 第1の導体薄膜2の上に銅薄膜3を被着し、銅薄膜3の
不要部を除去して台形断面に銅の所要パターン5を形成
し、 所要パターン5の形成によって表呈された第1の導体薄
膜2の表呈部を除去し、 所要パターン5を覆って所要パターン5七基板Iとの双
方に密着性を有する第2の導体薄膜7を被着し、 所要パターン5を覆う所要部を少なくとも残し第2の導
体薄膜7の不要部を除去することを特徴とした薄膜導体
パターン10の形成方法である。
〔作用〕
上記手段によれば、主導体となる所要パターン5を台形
断面に形成し、しかるのち被着した第2の導体薄膜7を
選択的に除去し所要パターン5を覆う密着層9を形成す
る構成としたことにより、所要パターン5の内部応力は
、その台形傾斜部の幅a(第1図(ハ))に分散し基F
i1に作用するようになる。
従って、直角断面に形成された従来の導体パターン12
において、基板lに対し導体パターン12の内部応力が
集中的に作用することで発生する従来のクラック14を
、本発明方法ではなくすことができる。
〔実施例] 以下に、図面を用いて本発明方法の実施例を説明する。
第1図(イ)〜(チ)は本発明の一実施例の主要工程を
工程順に示す説明図である。
第1図(りにおいて、セラミック基板lの上面にセラミ
ックおよび銅に対し密着性を有するクロームにて薄膜(
第1の導体薄膜)2を、例えば厚さ500人に被着し、
その上に銅薄膜3を、例えば厚さ10μmに被着する。
次いで、銅薄膜3から断面台形のパターンを形成せしめ
ることなるが、そのため本実施例では第1図([T)に
示す如く、銅薄膜3の表面に適当厚さの酸化層3a、例
えば大気中に放置し銅薄膜3の表層部に自然酸化層3a
を生成せしめたのち、その所定部にレジストパターン4
を形成する。
次いで、レジストパターン4を利用し銅薄膜3の表呈部
(不要部)をエツチングにて除去すると第1図(ハ)に
示す如く、酸化層3aは銅よりエツチングされ易いため
、下部幅より上部幅が狭い台形断面に銅薄膜の所要パタ
ーン5が形成される。
次いで、第1図(ニ)に示す如くレジストパターン4を
利用しクローム薄膜2の表呈部(不要部)をエツチング
にて除去すると、所要パターン5の下にクロームの密着
層6が形成されるようになる。
次いで、レジストパターン4.所要パターン5の上に被
着する酸化層3aの残部を除去したのち、第1図(ネ)
に示すように、所要、パターン5を覆うように、クロー
ムにて薄膜(第2の導体薄膜)7を例えば厚さ500人
に被着したのち、第1図(へ)に如(、所要パターン5
と同一幅または導体バター75よりやや広い幅でレジス
トパターン8を形成させる。
しかるのち、第1図(ト)に示す如くレジストパターン
8を利用してクローム薄膜7の表呈部(不要部)をエツ
チングにて除去し密着層9を形成せしめたのち、レジス
トパターン8を除去すると第1図(チ)に示す如(、セ
ラミック基板1の上面には密着層6と9に所要パターン
5が包まれてなる薄膜導体パターン10が完成する。
かかる本発明方法において、台形断面に形成された所要
パターン5の内部応力は、絶縁基Fi1に対し集中する
ことなく台形傾斜幅aに分散するため、従来のクラック
14をなくすことができる。
そして、かかる所要パターン5の台形傾斜部幅aは、大
きい程内部応力を分散する効果が大きくなると共に、所
要パターン5の底面幅も大きくなりその専有面積が広く
なる。
そこで、不必要に傾斜幅aを太き(することは望ましく
ないため、本発明者等は前記実施例において台形の傾斜
角度を30度となるようにし、本発明の十分な効果が得
られた。しかし、かがる傾斜角度は絶縁基板1の材質と
機械的強度、導体パターン10の厚さとその構成、導体
パターン1oに許容される面積等によって不特定であり
、本発明は前記30度に限定されず実施可能であること
を付記する。
〔発明の効果] 以上説明したように本発明方法は、主導体となる所要パ
ターンを台形断面に形成し、しかるのち該所要パターン
を覆う密着層を形成する構成としたことにより、所要パ
ターンの内部応力は、その台形傾斜部の幅に分散し、絶
縁基板にはクラックが発生しないようになる。
そのため、本発明を例えば混成集積回路装置に適用した
とき、該装置の製造歩留まりと信幀性を向上させること
ができる。
【図面の簡単な説明】
第1図は本発明の一実施例による薄膜導体バタ−ンの説
明図、 第2図は従来の薄膜導体パターンの説明図、である。 図中において、 1は絶縁基板、 2は第1の導体薄膜、 3は銅薄膜、 5は銅薄膜の所要パターン、 6.9は導体薄膜から形成した密着層、7は第2の導体
薄膜、 10は薄膜導体パターン、 を示す。 不発6月n−実施介りISよるj11導イ壬パクーン^
見BEEJ′41 ロ

Claims (1)

  1. 【特許請求の範囲】 絶縁基板(1)の上に銅と該基板との双方に密着性を有
    する第1の導体薄膜(2)を被着し、該第1の導体薄膜
    (2)の上に銅薄膜(3)を被着し、 該銅薄膜(3)の不要部を除去して台形断面に銅の所要
    パターン(5)を形成し、 該所要パターン(5)の形成によって表呈された該第1
    の導体薄膜(2)の表呈部を除去し、該所要パターン(
    5)を覆って銅と該基板との双方に密着性を有する第2
    の導体薄膜(7)を被着し、該所要パターン(5)を覆
    う所要部を少なくとも残し該第2の導体薄膜(7)の不
    要部を除去することを特徴とした薄膜導体パターンの形
    成方法。
JP14744289A 1989-06-09 1989-06-09 薄膜導体パターンの形成方法 Pending JPH0311738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14744289A JPH0311738A (ja) 1989-06-09 1989-06-09 薄膜導体パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14744289A JPH0311738A (ja) 1989-06-09 1989-06-09 薄膜導体パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH0311738A true JPH0311738A (ja) 1991-01-21

Family

ID=15430434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14744289A Pending JPH0311738A (ja) 1989-06-09 1989-06-09 薄膜導体パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH0311738A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219749A (ja) * 2015-05-26 2016-12-22 ローム株式会社 半導体装置および半導体装置の製造方法
JPWO2017212873A1 (ja) * 2016-06-10 2018-06-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219749A (ja) * 2015-05-26 2016-12-22 ローム株式会社 半導体装置および半導体装置の製造方法
JPWO2017212873A1 (ja) * 2016-06-10 2018-06-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
US10529587B2 (en) 2016-06-10 2020-01-07 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JPS61185951A (ja) 薄膜回路及びその製造方法
JPH0513960A (ja) 多層配線基板の製造方法
JPH0311738A (ja) 薄膜導体パターンの形成方法
JPH0513933A (ja) プリント配線板の導体パターン及びその形成方法
JPH0330992B2 (ja)
JPH01165147A (ja) セラミツク基板
JPH0224382B2 (ja)
JP2605524B2 (ja) 薄膜多層回路基板
JPS5928996B2 (ja) 電子部品の取付方法
JP2003037001A (ja) チップ抵抗器およびその製造方法
US6602431B2 (en) Enhancements in sheet processing and lead formation
JPS59140076A (ja) サ−マルヘツド
JPS62109664A (ja) サ−マルヘツド
JPH01264233A (ja) 混成集積回路の電極構造
JPS6146056B2 (ja)
JP2565362B2 (ja) 多層配線基板の製造方法
JPS61225734A (ja) 発光スクリーンの接触縁部の製造方法
JP2000286530A (ja) 可撓性回路基板の製造法
JPS61164239A (ja) 半導体装置
JPH11195654A (ja) 半導体素子の製造方法
JPH06163814A (ja) 薄膜抵抗体の形成方法
JPH04345838A (ja) 配線板
JPH0722218A (ja) 印刷抵抗体の形成方法
JPS59207692A (ja) 多層配線基板の製造方法
JPS603152A (ja) アモルフアス半導体装置の製造方法