JPS61185951A - 薄膜回路及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属薄膜導体をもつ半導体集積回路等に使用
する薄膜回路及びその製造方法（以下「薄膜回路方式」
とＡう。）に関するものである。

〔従来の技術〕

マイクロエレクトロニクスの最近の進歩によシ、基板（
サラストレート）上にマウントした電子回路部品を接続
する薄膜導体をもつ安価な薄膜回路の要求が生じた。一
般的に使用されて論る導体としては、チタニウム（Ｔｉ
）、パラジウム（Ｐｄ　）及び金（Ａｕ　）の積層体が
ある。

例えば、１９８３年５月３１日発行のケラ−発明に係る
米国特許第４，３８５，９６６号公報は、Ｔ１　、　Ｐ
ｄ及びＡｕ相互接続導体を有する抵抗やコンデンサの製
造方法を開示してｈる。ニクロム（ＮｉＣｒ　）抵抗等
の電子部品を有する基板材料上にＴｌ　、　Ｐｄ及びＡ
ｕ　ｆ被着するのに、まず、次の層の固着面をなすＴｌ
被着層を形成する。Ａｕ等の高導電材料は酸化アルミニ
ウム（アルミナ）ウェハの如き普通の基板材料とよく被
着しな論ので、この層が必要となる。次にＰｄ層を被着
し、最後にＡｕ層を形成する。その後、慣用のエツチン
グ技術を用いてこれら金属層で所望導電路を形成し、抵
抗その他の部品の表面を露出する。完成したユニットは
、適当な温度で焼きなまして物理的な強度を増加する。

Ｔｉ固着層を使用する他の方法は、１９７５年１２月発
行ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｙｉ　Ｐａ
ｒｔｓ　。

Ｈｙｂｒｉｄｓ　ａｎｄ　Ｐａｃｋａｇｉｎｇ　、　Ｖ
ｏｌ、　ＰＨＰ−１１，Ａ　４所載のモラビトらによる
論文″ＭａｔｅｒｉａｌＣｈａｒａｃｔ＠ｒｉｚａｔｉ
ｏｎ　ｏｆ　Ｔｌ−Ｃｕ−Ｎｉ　−Ａｕ　（ＴＰＣＡ　
）　−Ａ　Ｎ＠Ｗ　ＬＯＷ　Ｃｏ５ｔ　Ｔｈｉｎ−Ｆｌ
ｌｍ　Ｃｏｎｄｕｃｔｏｒ　Ｓｙｓｔｅｍ”に記述され
ている。

上述の方法で回路を作ると、導電路は部品に接触するが
部品を覆わないので、部品の表面が露出する。特にＮｉ
Ｃｒ抵抗等の部品のなかには、摩滅や湿気に触れること
Ｋよシ損傷を受けるものがある。

このような損傷を避けるため、露出している部品をポリ
マー材料で被覆するのが現在の慣行である。

〔発明が解決しようとする問題点〕

これらの従来方法は有効ではあるが、いくつかの欠点も
有する。主な欠点は、一般にＡｎの多層被ＩＩ８を必要
とするため、材料費が相当高価になることである。他の
良導電材料は、Ａｕはど高価ではないが、　Ｔｉと直接
接触して使用するのに問題がある。例えば、銅は、拡散
の問題があるのでＴｉに面接めっきすることはできな匹
。

積層した導電体中にＴｉが拡散することは、種々の理由
により好ましくない。主な理由は、導体の基板への有効
被着力を弱めることである。また、よル抵抗性の被着層
の拡散は、導電材料の電気抵抗を増加することになる。

し友がって、被着層としてＴＩを使用するとき、ＴＩが
重畳層にできるだけ拡散しないよう製造条件を厳密に制
御する必要があるので、導電薄膜回路を商業規模で製造
するのが困難である。所定の条件から僅かでもずれると
、相当の拡散が生じる虞れがある。

更に、従来の多層金属薄膜回路の製法では、基板上の非
導電性とした論領域特にＴｉＭの前に設けた抵抗その他
の部品の領域から、ＴＩ付着層を物理的に除去する別の
工程が必要である。Ｔｌ場が上に重なると各部品を側路
する導電路が形成されるので、抵抗や他の部品の表面か
らＴＩを除去するために別のエツチング工程が必要であ
る。また、ポリマーの被徨層を形成するのも原価を上昇
させる。

Ｔｉのエツチングとポリマーの被覆工程を製造過程から
省略できれば、極めて有益である。

したがって、導電性が高く且つ簡単な製造方法によシ廉
価な材料で作成可能な薄膜回路が要求されている。

〔問題点を解決するための手段及び作用〕本発明によれ
ば、廉価且つ高導電性の薄膜状導体を有するＮ膜回路が
得られる。従来技術と同様に、本発明によるに膜回路も
複数の金属積層を被着させて作るが、新しい材料の組合
せと新しい製法を用いる。

本発明においては、所望基板に部品例えばＮｉＣｒ抵抗
を固定しｔ後、ジルコニウム＜ｚｒ＞を薄膜回路の第１
層として基板上に被着する。ＮｉＣｒ抵抗等の部品と酸
化アルミニウムのセラミックウェハ等の基板材料とに被
着するＺｒは、後の被着層に対する付着面となる。次に
、それ自体良導電性の１以上の導電層を所望形状でＺｒ
上に被着して、導電路を形成する。

Ｚｒは、４１鳩１というＴｉよシも低い抵抗率をもつ長
所を有する（　ＣＲＣＨａｎｄｂｏｏｋ　ｏｆ　Ｃｈｅ
ｍｌｓｔｒｙａｎｄ　Ｐｈｙｓｉｃｓ　、　１９７４年
Ｄ１５０頁）。また、Ｚｒ被着層には高拡散性による問
題がなかので、第３の金１１ｍ（例えばＡｕ）ｔ−使用
することなく銅（Ｃｕ　）の如き廉価且つ高導電性の材
料を使用して薄膜回路を作ることが可能となる。Ｚｒ被
着層を使用する他の利点は、ＮｉＣｒ抵抗等の部品から
或込は導電性を必要としない他の部分から、Ｚｒ層を除
去する必要がな論ことである。

本発明の薄膜回路方式では、まずＺｒ層を被着し、次に
複数の他の導電性金属層を被着する。他の導電性金属は
、印刷又はエツチングによシ部品（回路素子）間に所望
の導電路を形成するようにする。

しかし、その場合、Ｚｒ層はどの部分も全く除去しない
ので、Ｚｒ層は、場所によって露出したり、　Ｚｒ層の
被着前に基板上に設けたＮｉ　Ｃｒ抵抗等の回路素子の
表面を覆ったシすることがある。Ｚｒの露出部分は、酸
素雰囲気中で加熱することによシ非導電性とすることが
できる。露出したＺｒを加熱すると酸化Ｚｒとなシ、こ
れは回路素子表面の保護層になる。この保護層は、摩滅
や吸湿によシ損傷を受は易いＮｉＣｒ抵抗を保護するの
に特に重要である。

したがって、本発明によると、原価を下げ、製造工程上
の困難を軽減しうる。すなわち、Ｔｉ付着層を使用する
従来の方法では、Ｔ１を回路素子表面からエツチングに
よシ除去してその短絡を回避する必要があ）、また、Ｎ
ｉ　Ｃｒ抵抗等の回路素子を保換するのにポリイミド等
のプラスチック材料を使用する必要があつ友が、本発明
ではＺｒ層を使用することによシこれらの工程を解消し
た。

本発明の一実施例におｈては、５つの層上使用する。最
初にＺｒ層を、次に２つの銅（Ｃｕ　）層を基板上に被
着する。次に、銅の非導電性にしたい部分ヲエッチング
によ）除去する。これによシ、Ｚｒ層で種われた基板が
得られ、その上に所望の銅の導電路が形成される。導電
路間の部分ではＺｒ層は露出している。銅の酸化を防止
するため、無電解ニッケル及び金層を銅の導電路上に被
着してもよい。この場合でも、非導電性とし友いＺｒ層
の部分は露出きせたままとする。すべての層を被着した
後、ユニット（完成品）を空気中で熱処理して酸化させ
、酸化Ｚｒの非導電性層を形成する。

これによシ、酸化Ｚｒ層の下の回路素子は、摩滅や湿気
から保護される。

他の実施例では、３つの金属層を使用する。最初にＺｒ
層を基板面に被着し、次に無電解金の層を２つ被着する
。金は選択的に除去して導電路１４’ターンを形成し、
これら導電路間のＺｒ層を露出させる。次に、ユニット
を空気中で加熱してＺｒの露出部を酸化させる。金の層
を２つ使用するこの方法は、導電路の形成に要する工程
数が極めて少ない点、金属の拡散が非常に少ないため欠
陥部品点数が低減する点及びポリマーの被榎を行うこと
なく回路素子が保護できる点において、従来技術に対し
て大幅な改良となる。

本発明の目的の１つは、最少工程で製造される薄膜回路
方式を提供することである。

本発明の他の目的は、非常に厳格な製造許容値を必要と
しない薄膜回路方式を提供することである。

本発明の関連目的は、金属拡散の問題を殆ど気にするこ
となく製造できる薄膜回路方式を提供することである。

本発明の更に他の目的は、付着層のエツチングを必要と
しない薄膜回路方式を提供することである。

本発明の今１つの目的は、別の被覆工程を使用すること
な（ＮｉＣｒ抵抗等の回路素子上に保護層を形成しうる
薄膜回路方式を提供することである。

また、本発明の別の目的は、最少限の金属層を用いて製
造及び材料費を下ける薄膜回路方式を提供することであ
る。

本発明の付加的な目的は、金等の高価な金属の使用を少
なくする薄膜回路方式を提供することである。

本発明の薄膜回路方式においては、Ｚｒの付着層を基板
表面に形成し、その上に選択的に１以上の導電性金属の
導電路パターンを形成した後、この導電路間のＺｒ層を
加熱酸化することによシ回路素子の保護層を形成する。

〔発明の効果〕

本発明によると、基板表面に被着したＺｒ層により、Ｎ
ｉＣｒ抵抗の如き回路素子の表面保護膜兼導電体層が得
られる。したがって、別途保護膜を形成する必要がなく
、工程数が減るので、製造原価を低減することができる
。

〔実施例〕

本発明は、以下説明する薄膜回路方式の２つの実施例を
参照すれば、よく理解できるであろう。

第１図ないし第７図は、本発明の第１実施例を示す製造
工程図である。本実施例では、基板■は、薄膜回路を支
持するものであって、薄膜技術で通常使用される非導電
性基板材料、例えばアルミナ、石英、溶成シリカ、酸化
ベリリウム、ガラス、フォルステライト、？リイミド或
いは酸化シリコンよシ成る。

本発明では、アルミナのウェハの如きセラミツり基板が
使用に適する。また、回路は、シリコンチップの如き活
性基板上に形成することもできる。

このような回路では、図示しないが、薄膜回路とチップ
とを適当な絶縁層を用いて分離する。

基板（転）上に、ＮｉＣｒ抵抗Ｑ埠の如き回路素子が取
付けられる。ＮｌＣｒ抵抗及び他の薄い金属素子は、ス
パッタリングや蒸着等の標準的な真空付着技法により形
成できる。抵抗の場合には、ＮｉＣｒ合金層を基板表面
に被着する。次に、この合金を７オトレジスト技法を用
いて選択的に除去して所望形状の抵抗を形成する。

所望パターンに形成した金属層による導電路を用い、回
路素子間を電気的に接続する。

導電路を形成する最初の工程で、基板材料…（及びそこ
に形成した回路素子）上にジルコニウム層（２）を被着
して１以上の導電層を被着するのに適した表面を作る。

第１図に示すＺｒ層（２）の厚さは、約２５０〜２，０
ＯＯＸの範囲がよいが約１，０００Ｘとするのが最もよ
い。

次に、第２図に示す如く、銅層（ハ）をスパッタリング
又は蒸着によシ５刈Ｏ−６〜ｌＸ１０−’ａｎの厚さに
Ｚｒ層（２）上に被着する。第２銅層に）を第１銅層（
ハ）上にｌＸｌ０″″４〜ｌＸｌ０−５ｍの厚さのノに
ターン状にめっきして、第３図に示す構成とする。この
ＡＩターン状めっきには銅層（ハ）上にフォトレジスト
層を形成して現像する工程を含み、次いで、銅層（ハ）
を銅層（ハ）上のフォトレジスト像で定めた領域に被着
固定する。

第４図に示すとおシ、銅層（ハ）を非導電性にしたい部
分から除去する。この除去を行うには、化学或いはプラ
ズマエツチングの如き標準的方法を使用しうる。この銅
層の選択的な除去によシ、最初に被着したＺｒ＃＠の一
部分が露出することとなる。

銅が酸化するのを保護するため、厚さ５Ｘ１０−’〜５
ＫＩＯ−’ｍの無電解ニッケル層に）を残った銅層（ハ
）、に）上に形成する。この場合、第５図に示す如く抵
抗（至）上のＺｒ層は露出のままとする。第６図は、ニ
ッケル層（支）上に深さ５×１０　〜４Ｘ１０　　ａｍ
の無電解金の最終層（ハ）を被着形成した後の薄膜回路
を示す。Ｚｒ層勾は、抵抗（ハ）の上部の如く、非導電
性とすべき領域では露出したままでおる。

最終的な多層ユニットは、空気等の酸化雰囲気中におい
て２５０〜４００℃で熱処理を行う。このユニットは、
適当な焼きなまし及びＺｒ酸化が生じるに足る時間中、
この温度範囲に維持する。処理時間は、温度によって異
なる。露出したＺｒ領域は、酸化雰囲気中で酸化Ｚｒと
なる。第７図はこのような酸化Ｚｒ領域四を示しておシ
、この領域は、抵抗（２）の摩滅や吸湿による損傷を防
止する保護被膜の作用をする。。

第８図ないし第１２図は、本発明の他の実施例を示す。

第８図は、基板（１２０）と抵抗（１２１）上にスフ９
ツタリン°グ及び蒸着により厚さ２．５Ｘ１０−６〜２
Ｘ１０−’倒のＺｒ層（１２２）を被着したものを示す
。次に、第９図に示す如く、Ｚｒ層（１２２）上に蒸着
又はス／ぐツタリング技法によシ厚さ５　Ｘ　１０−’
〜ｌＸｌ０−’（！ＩＩ！の第１の金層（１４６）を形
成する。第１金層（１４６）上に第２の金層（１４８）
を、第１θ図に示す如（、ｌＸｌ０−’〜ｌＸｌ０　　
ｃｍの厚さにめっきする。次に、プラズマ又はケミカル
エツチング等の標準技法で、非導電性としたい領域から
金を除去する。その結果、第１１図に示すように、金が
除去された領域ではＺｒ層（１２２）が露出する。次に
、このユニットを上述と同様に熱処理して酸化し、第１
２図に示す最終ユニットを得る。このユニットにおいて
も、保護酸化Ｚｒ層（１２９）がＮｉＣｒ抵抗（１２１
）上に形成される。

以上本発明を２つの実施例につき説明したが、本発明の
要旨を逸脱することなく種々の変更・変形が可能である
ことは、轟業者には明白であろう。

Ｚｒ層上に使用する導電性金属層の材料としては種種の
組合せが考えられるが、いずれにせよ最少の製造工程を
用いて効率のよい且つ安価な薄膜回路が得られる。した
がって、本発明の技術的範囲は、上述し図示した実施例
に限定されるものではない。

【図面の簡単な説明】

第１図ないし第７図は本発明の第１実施例による薄膜回
路の製造工程を示す断面図、第８図ないし第１２図は本
発明の第２実施例による薄膜回路の製造工程を示す断面
図である。 図中、（２０、１２０）は基板、（２１、１２１）は抵
抗、（２２゜１２２）はＺｒ層、（２４、２６、２７、
２８、１４６、１４８）は導電金属層、（２９、１２９
）は酸化Ｚｒ保護被膜を示す。

Claims (1)

1. 【特許請求の範囲】 １　回路素子が形成された薄膜回路基板面にジルコニウ
   ム層を被着する工程と、 該ジルコニウム層上に所望パターンの導電金属層で導電
   路を形成する工程と、 上記ジルコニウム層の上記導電路以外の部分を酸化する
   工程とより成る薄膜回路の製造方法。 ２　回路素子が取付けられた絶縁基板の表面に、ジルコ
   ニウム層を含む所望形状の導電路と酸化ジルコニウムの
   保護被膜とを具えた薄膜回路。