JPH0383342A - 平坦化方法 - Google Patents
平坦化方法Info
- Publication number
- JPH0383342A JPH0383342A JP22070789A JP22070789A JPH0383342A JP H0383342 A JPH0383342 A JP H0383342A JP 22070789 A JP22070789 A JP 22070789A JP 22070789 A JP22070789 A JP 22070789A JP H0383342 A JPH0383342 A JP H0383342A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- substrate
- radical
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000295 emission spectrum Methods 0.000 claims abstract description 7
- 238000012544 monitoring process Methods 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000001228 spectrum Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 abstract description 3
- 229910018125 Al-Si Inorganic materials 0.000 abstract 2
- 229910018520 Al—Si Inorganic materials 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高密嵐 高速の半導体装置の製造における平坦
化方法に関するものであム 従来の技術 従来のエッチバック法による平坦化方法は以下のような
方法であっ１． すなわち段差を持つ基板上に酸化膜
（ＣＶＤ−３ｉＯｓ ）を堆積し段差底部にのみレジス
トをバターニング獣 その夜 レジストコーティングを
行（＼ 基板の上面を平坦化し レジストとＣＶＤ−３
Ｉ（ｈのエツチング速度をほぼ同一にしてレジストとＣ
ＶＤ−８ＩＯ之をＣＶＤ−８ｉＣｈの途中まで時間制御
によりエッチバックを行い平坦化するという工程であっ
た 発明が解決しようとする課題 従来の技術に於て、エッチバックは終点検出を取らずに
行ってい九 従って残膜はエツチングレート、初期膜厚
ばらつきをそのまま反映するため残膜を正確に制御する
ことは困難であっｔ４課題を解決するための手段 上記課題を解決するために本発明（１）では段差を持つ
基板上に順次第１の酸化膜 窒化風 第２の酸化膜を堆
積する工程と、その後作成した基板の段差底部にレジス
トパターンを形成する工程と、次に前記基板全面にレジ
ストを塗布する工程と、塗布された前記レジストをエッ
チバックしさらに前記第２の酸化膜をＣＮラジカルの発
光を観測しながらエッチバックし前記基板上部を平坦化
する工程とを備えた平坦化方法であも また 本発明（２）は上記手段（１）により形成した基
板にさらに第３の酸化膜を堆積する平坦化方法であも さらに本発明（３）は上記手段（１）においてレジスト
のパターニング樵 レジスト塗布を行い前記レジストを
エッチバックし平坦化を行う胤ＣＯラジカルあるいはＯ
ラジカルの発光スペクトルをモニタリングしながら終点
を判定しエッチバックを行う平坦化方法であも 作用 本発明は上記構成の方法により、ＣＮラジカノｋＣＯラ
ジカルあるいはＯラジカルの発光スペクトルのモニタリ
ングにより残り膜厚を正確に制御ｕ ロット肌 ウェ
ハ間のばらつきを従来に比べて飛躍的に向上することが
できるためＬＳＩの製造に於いて歩留を大幅に向上させ
ることが出来も実施例 第１図は本発明の一実施例における平坦化方法を示す断
面工程図であも シリコン基板２０上に５ｉｄｅ １を
形成し さらに５ｉｎｓ ｌ上に１層目のＡｌ−８ｉの
堆積 パターニングを行なうことでＡｌ−３ｉ ２を形
成すると段差を持つ基板が形成される（第１図（ａ））
。前記基板上に酸化膜（ｐ−ＴＥＯＳ） ３を１１００
０ｎ堆積すも 次にプラズマＣＶＤ法によって窒化膜（
Ｐ−ＳｉＮ） ４を１１００ｎ堆積する（第１図（ｂ
））。その後ＳＯＧ法によってＳＯＧ ５を２００ｎｎ
＋塗本 堆積すも 更に酸化膜（ｐ−ＴＥＯＳ） ６を
１００Ｏｒ＋ｍ堆積する（第１図（Ｃ））。このあ（！
：、 Ａｌ−３ｉ２（７）反転 縮小ツバターンでレ
ジスト７を形威すも この後に レジスト８を塗布 形
威しく第１図（ｄ））、平坦な表面を形威すも このレ
ジストを酸素プラズマによるエッチバックを行って第１
図（ｅ）に示すように表面の厚いレジスト部分を除去す
も この工程において００本（ラジカル）あるいは０本
の発光スペクトル（５２゜ｎＱ ４５３ｎｍなど）を
モニタリングしその強度が変化した点を終点と判定する
ことによりウェハ肌 ロット開の均一性の優れたエッチ
バックを行うことができも このときのＣＯ零スペクト
ルの一例を第２図に示す。全面に塗布したレジストをエ
ッチバックしている間は酸素とレジストがプラズマ中の
反応によって獲られるＣＯｓの発光 すなわち４５３ｎ
ｍの強い発光強度が得られているがパターニングしたレ
ジスト領域にはいると次第に強度が弱くなもこうして変
化し始めたポイントをレジストエッチバックの終点と定
めることで再現性のよいレジストエッチバックを行うこ
とが出来も 次にｐ−８ＩＯｔとレジストのエツチング速度をほぼ同
一にしてｐ−ＴＥＯＳ ６とレジスト７．８をエッチバ
ックすも この工程においてＣＦ系ガスとＳＩＮのプラ
ズマ中の反応によって得られるＣＮｔの発光スペクトル
をモニタリング（３８７ｎｍ、 ３３７ｎｍなど）する
ことでエッチバックの終点を決定することができも こ
のときのＣＮ客スペクトル（３８７ｎｍ）強度の変化の
一例を第３図に示も 発光強度はＰ−ＴＥＯＳ ６をエ
ッチバックしている間は弱い信号しか得られないがｐ−
５ｒＮ４の領域に入ると強い信号が得られも この強度
が下がったところをエッチバックの終点とすることで再
現性のよいエッチバックを行うことが出来る（第１図（
ｆ））。その後に２層目のＡｌ−３ｉの堆積パターニン
グを行うことでＡｌ−８ｉ９を形威し２層配線の工程が
仕上がる（第１図（ｇ））。
化方法に関するものであム 従来の技術 従来のエッチバック法による平坦化方法は以下のような
方法であっ１． すなわち段差を持つ基板上に酸化膜
（ＣＶＤ−３ｉＯｓ ）を堆積し段差底部にのみレジス
トをバターニング獣 その夜 レジストコーティングを
行（＼ 基板の上面を平坦化し レジストとＣＶＤ−３
Ｉ（ｈのエツチング速度をほぼ同一にしてレジストとＣ
ＶＤ−８ＩＯ之をＣＶＤ−８ｉＣｈの途中まで時間制御
によりエッチバックを行い平坦化するという工程であっ
た 発明が解決しようとする課題 従来の技術に於て、エッチバックは終点検出を取らずに
行ってい九 従って残膜はエツチングレート、初期膜厚
ばらつきをそのまま反映するため残膜を正確に制御する
ことは困難であっｔ４課題を解決するための手段 上記課題を解決するために本発明（１）では段差を持つ
基板上に順次第１の酸化膜 窒化風 第２の酸化膜を堆
積する工程と、その後作成した基板の段差底部にレジス
トパターンを形成する工程と、次に前記基板全面にレジ
ストを塗布する工程と、塗布された前記レジストをエッ
チバックしさらに前記第２の酸化膜をＣＮラジカルの発
光を観測しながらエッチバックし前記基板上部を平坦化
する工程とを備えた平坦化方法であも また 本発明（２）は上記手段（１）により形成した基
板にさらに第３の酸化膜を堆積する平坦化方法であも さらに本発明（３）は上記手段（１）においてレジスト
のパターニング樵 レジスト塗布を行い前記レジストを
エッチバックし平坦化を行う胤ＣＯラジカルあるいはＯ
ラジカルの発光スペクトルをモニタリングしながら終点
を判定しエッチバックを行う平坦化方法であも 作用 本発明は上記構成の方法により、ＣＮラジカノｋＣＯラ
ジカルあるいはＯラジカルの発光スペクトルのモニタリ
ングにより残り膜厚を正確に制御ｕ ロット肌 ウェ
ハ間のばらつきを従来に比べて飛躍的に向上することが
できるためＬＳＩの製造に於いて歩留を大幅に向上させ
ることが出来も実施例 第１図は本発明の一実施例における平坦化方法を示す断
面工程図であも シリコン基板２０上に５ｉｄｅ １を
形成し さらに５ｉｎｓ ｌ上に１層目のＡｌ−８ｉの
堆積 パターニングを行なうことでＡｌ−３ｉ ２を形
成すると段差を持つ基板が形成される（第１図（ａ））
。前記基板上に酸化膜（ｐ−ＴＥＯＳ） ３を１１００
０ｎ堆積すも 次にプラズマＣＶＤ法によって窒化膜（
Ｐ−ＳｉＮ） ４を１１００ｎ堆積する（第１図（ｂ
））。その後ＳＯＧ法によってＳＯＧ ５を２００ｎｎ
＋塗本 堆積すも 更に酸化膜（ｐ−ＴＥＯＳ） ６を
１００Ｏｒ＋ｍ堆積する（第１図（Ｃ））。このあ（！
：、 Ａｌ−３ｉ２（７）反転 縮小ツバターンでレ
ジスト７を形威すも この後に レジスト８を塗布 形
威しく第１図（ｄ））、平坦な表面を形威すも このレ
ジストを酸素プラズマによるエッチバックを行って第１
図（ｅ）に示すように表面の厚いレジスト部分を除去す
も この工程において００本（ラジカル）あるいは０本
の発光スペクトル（５２゜ｎＱ ４５３ｎｍなど）を
モニタリングしその強度が変化した点を終点と判定する
ことによりウェハ肌 ロット開の均一性の優れたエッチ
バックを行うことができも このときのＣＯ零スペクト
ルの一例を第２図に示す。全面に塗布したレジストをエ
ッチバックしている間は酸素とレジストがプラズマ中の
反応によって獲られるＣＯｓの発光 すなわち４５３ｎ
ｍの強い発光強度が得られているがパターニングしたレ
ジスト領域にはいると次第に強度が弱くなもこうして変
化し始めたポイントをレジストエッチバックの終点と定
めることで再現性のよいレジストエッチバックを行うこ
とが出来も 次にｐ−８ＩＯｔとレジストのエツチング速度をほぼ同
一にしてｐ−ＴＥＯＳ ６とレジスト７．８をエッチバ
ックすも この工程においてＣＦ系ガスとＳＩＮのプラ
ズマ中の反応によって得られるＣＮｔの発光スペクトル
をモニタリング（３８７ｎｍ、 ３３７ｎｍなど）する
ことでエッチバックの終点を決定することができも こ
のときのＣＮ客スペクトル（３８７ｎｍ）強度の変化の
一例を第３図に示も 発光強度はＰ−ＴＥＯＳ ６をエ
ッチバックしている間は弱い信号しか得られないがｐ−
５ｒＮ４の領域に入ると強い信号が得られも この強度
が下がったところをエッチバックの終点とすることで再
現性のよいエッチバックを行うことが出来る（第１図（
ｆ））。その後に２層目のＡｌ−３ｉの堆積パターニン
グを行うことでＡｌ−８ｉ９を形威し２層配線の工程が
仕上がる（第１図（ｇ））。
またｐ−ＴＥＯＳ ６とレジスト７．８のエッチバック
の後に酸化膜（ＣＶＤ−８ｉＯｓ ） １０、例えば
Ｐ−ＴＥＯＳもしくはＰＳＧ等を堆積し 表面の均一性
を図ることにより、より優れた表面の平坦性が得られる
（第１図（ｈ））。その後に２層目のＡｌ−３ｉの堆積
パターニングを行うことでＡｌ−３ｉ １１を形成し
２層配線の工程が仕上がる（第１図（ｉ））。
の後に酸化膜（ＣＶＤ−８ｉＯｓ ） １０、例えば
Ｐ−ＴＥＯＳもしくはＰＳＧ等を堆積し 表面の均一性
を図ることにより、より優れた表面の平坦性が得られる
（第１図（ｈ））。その後に２層目のＡｌ−３ｉの堆積
パターニングを行うことでＡｌ−３ｉ １１を形成し
２層配線の工程が仕上がる（第１図（ｉ））。
発明の効果
本発明により配線の層間絶縁膜が再現法 歩留よく形成
できるためＬＳＩの製造において歩留向上に大きく貢献
することができも
できるためＬＳＩの製造において歩留向上に大きく貢献
することができも
第１図は本発明の一実施例における平坦化方法を示す断
面工程は 第２図はレジストエッチバックにおいてＣＯ
ｓの発光強度をモニタリングした時の発光強度の時間変
化を示す特性は 第３図はＰ−ＴＥ０１のエッチバック
においてＣＮ草の発光強度をモニタリングした時の発光
強度の時間変化を示す特性図であも ｌ・・・５ｉ０２． ２ 、９ 、１１・・・Ａｌ−８
ｉ、 ３ 、６ 、１０・・・ＰＴＥＯＳ％ ４・・
・Ｐ−３ｉｈ％ ５・・・３０（、，７，８・・・レジ
スト、２０・・・シリコン基板
面工程は 第２図はレジストエッチバックにおいてＣＯ
ｓの発光強度をモニタリングした時の発光強度の時間変
化を示す特性は 第３図はＰ−ＴＥ０１のエッチバック
においてＣＮ草の発光強度をモニタリングした時の発光
強度の時間変化を示す特性図であも ｌ・・・５ｉ０２． ２ 、９ 、１１・・・Ａｌ−８
ｉ、 ３ 、６ 、１０・・・ＰＴＥＯＳ％ ４・・
・Ｐ−３ｉｈ％ ５・・・３０（、，７，８・・・レジ
スト、２０・・・シリコン基板
Claims (3)
- （１）段差を持つ基板上に順次第１の酸化膜、窒化膜、
第２の酸化膜を堆積する工程と、その後作成した基板の
段差底部にレジストパターンを形成する工程と、次に前
記基板全面にレジストを塗布する工程と、塗布された前
記レジストをエッチバックし、さらに前記第２の酸化膜
をＣＮラジカルの発光を観測しながらエッチバックし前
記基板上部を平坦化する工程とを備えた平坦化方法。 - （２）エッチバックして基板上部を平坦化した後、第３
の酸化膜を堆積することを特徴とする特許請求の範囲第
１項記載の平坦化方法。 - （３）レジストのパターニング後、レジスト塗布を行い
前記レジストをエッチバックし平坦化を行う際、ＣＯラ
ジカルあるいはＯラジカルの発光スペクトルをモニタリ
ングしながら終点を判定しエッチバックを行うことを特
徴とする特許請求の範囲第１項記載の平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22070789A JPH0383342A (ja) | 1989-08-28 | 1989-08-28 | 平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22070789A JPH0383342A (ja) | 1989-08-28 | 1989-08-28 | 平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383342A true JPH0383342A (ja) | 1991-04-09 |
Family
ID=16755242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22070789A Pending JPH0383342A (ja) | 1989-08-28 | 1989-08-28 | 平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383342A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160272A (ja) * | 1991-12-04 | 1993-06-25 | Nec Corp | 半導体装置の製造方法 |
| JPH0786284A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体装置及びその製造方法 |
| KR100513798B1 (ko) * | 2003-06-30 | 2005-09-13 | 주식회사 하이닉스반도체 | 유동성 절연막의 평탄화 특성을 개선한 반도체 소자의제조방법 |
-
1989
- 1989-08-28 JP JP22070789A patent/JPH0383342A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160272A (ja) * | 1991-12-04 | 1993-06-25 | Nec Corp | 半導体装置の製造方法 |
| JPH0786284A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体装置及びその製造方法 |
| KR100513798B1 (ko) * | 2003-06-30 | 2005-09-13 | 주식회사 하이닉스반도체 | 유동성 절연막의 평탄화 특성을 개선한 반도체 소자의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4666553A (en) | Method for planarizing multilayer semiconductor devices | |
| JPH0383342A (ja) | 平坦化方法 | |
| US4749663A (en) | Process of fabricating a semiconductor IC involving simultaneous sputter etching and deposition | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JPH0456254A (ja) | 半導体装置の製造方法 | |
| JPH04370934A (ja) | 半導体装置の製造方法 | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JPH0744174B2 (ja) | エツチング方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH021912A (ja) | 半導体装置の平坦化方法 | |
| JPS6290934A (ja) | 平坦化エツチング方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH03152925A (ja) | 半導体装置の製造方法 | |
| JPH022619A (ja) | 半導体装置の製造方法 | |
| JPH04345054A (ja) | 半導体装置及びその製造方法 | |
| JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS61272951A (ja) | 多層配線形成法 | |
| JPH03255630A (ja) | 半導体装置の製造方法 | |
| JPS63157424A (ja) | 半導体素子の製造方法 | |
| JPH0888225A (ja) | 半導体装置及びその製造方法 | |
| JPH02278850A (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) |