JPH02278850A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02278850A JPH02278850A JP10056489A JP10056489A JPH02278850A JP H02278850 A JPH02278850 A JP H02278850A JP 10056489 A JP10056489 A JP 10056489A JP 10056489 A JP10056489 A JP 10056489A JP H02278850 A JPH02278850 A JP H02278850A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- silanol
- layer
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000000576 coating method Methods 0.000 claims abstract description 32
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000011248 coating agent Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 238000010304 firing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 20
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000005530 etching Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 1
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線構造の半導体装置の製造方法に関す
る。
る。
多層配線プロセスは、デバイスの微細化、高速化やレイ
アウトの自由度の増加による設計のしやすさおよび自動
化の可能なことなど、そのメリットは太き（半導体装置
製造において重要なプロセスになっている。
アウトの自由度の増加による設計のしやすさおよび自動
化の可能なことなど、そのメリットは太き（半導体装置
製造において重要なプロセスになっている。
多層配線のプロセスで最も重要な点は、層間絶縁膜の平
坦化である。！Ｊ在用いられる各種平坦化法としては、
大きく分けて次の３種類がある。
坦化である。！Ｊ在用いられる各種平坦化法としては、
大きく分けて次の３種類がある。
１１＋フオトレジストによゐエッチバンク法（ツバイア
ススバッタ。バイアスＥＣＲＣＶＤ、バイアスプラズマ
ＣＶＤ等による眉間絶縁膜自身の平坦化堆積法 Ｃｍ Ｓ ＯＧ （Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）膜の
塗布による方法これらの平坦化法を比較検討した場合、
（１１のエッチバンク法は、スループットが遅い、再現
性が雇い、エッチバンクによるプラズマダメージが大き
い等の欠点がある。（欝の眉間＃１１ｍ膜自身の平坦化
堆積法は、やはりスループットが遅い、ウェハへのバイ
アス印加によるダメージが残る等の問題がある。それに
対して（３）のＳＯＧ膜の塗布法は、プロセスが安価で
筒便、ダメージの影響が少ない等の利点があり、量産向
けの技術として世の中で広く使用されるようになってき
ている。
ススバッタ。バイアスＥＣＲＣＶＤ、バイアスプラズマ
ＣＶＤ等による眉間絶縁膜自身の平坦化堆積法 Ｃｍ Ｓ ＯＧ （Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）膜の
塗布による方法これらの平坦化法を比較検討した場合、
（１１のエッチバンク法は、スループットが遅い、再現
性が雇い、エッチバンクによるプラズマダメージが大き
い等の欠点がある。（欝の眉間＃１１ｍ膜自身の平坦化
堆積法は、やはりスループットが遅い、ウェハへのバイ
アス印加によるダメージが残る等の問題がある。それに
対して（３）のＳＯＧ膜の塗布法は、プロセスが安価で
筒便、ダメージの影響が少ない等の利点があり、量産向
けの技術として世の中で広く使用されるようになってき
ている。
（発明が解決しようとする課題〕
５ＯＧＷＡの塗布による平坦化法を行った多層配線を第
２図に示す０図においてシリコン基板ｌの上にＰＳＧ膜
２を介して一層目のアルミニウム配線３が設けられる。
２図に示す０図においてシリコン基板ｌの上にＰＳＧ膜
２を介して一層目のアルミニウム配線３が設けられる。
ＳＯＣ膜がＭとの密着性が悪いことおよび眉間絶縁膜の
絶縁性を高めること等の理由から、ＳＯＧ膜としてのシ
ラノール膜５を一層目のＣＶ Ｄ ３１０ｍ膜４と二層
目ＣＶ Ｄ ５ｉｎｓ膜６との間にはさみこむ中塗り法
が用いられている。
絶縁性を高めること等の理由から、ＳＯＧ膜としてのシ
ラノール膜５を一層目のＣＶ Ｄ ３１０ｍ膜４と二層
目ＣＶ Ｄ ５ｉｎｓ膜６との間にはさみこむ中塗り法
が用いられている。
そして二層目Ｍ配線７がＳＯＧ膜５によって表面が平坦
化された二層目ＣＶ Ｄ Ｓｔｏｗ膜６の上に設けられ
ている。
化された二層目ＣＶ Ｄ Ｓｔｏｗ膜６の上に設けられ
ている。
ＳＯＧ膜としては、有機物を含まない無機シラノール系
の塗布膜と有機物を含んだシラノール系の塗布膜の２種
類がある。無機シラノール系は、厚膜化すると熱処理に
よりクラックが発生しやすく、−度の塗布では１００Ｇ
−１５００人程度０膜形成が限界となるため、平坦性を
上げるには多数回の塗布、焼成が必要となり、プロセス
が複雑となる。
の塗布膜と有機物を含んだシラノール系の塗布膜の２種
類がある。無機シラノール系は、厚膜化すると熱処理に
よりクラックが発生しやすく、−度の塗布では１００Ｇ
−１５００人程度０膜形成が限界となるため、平坦性を
上げるには多数回の塗布、焼成が必要となり、プロセス
が複雑となる。
有機物を含んだシラノール系の塗布膜は、耐熱性が高い
ため一度の塗布で厚膜形成が可能となり、厚膜化が簡単
にはできない無機シラノール系塗布膜に比べより平坦性
が増すのでより微細化された多層配線プロセスにおいて
も充分使用できる。
ため一度の塗布で厚膜形成が可能となり、厚膜化が簡単
にはできない無機シラノール系塗布膜に比べより平坦性
が増すのでより微細化された多層配線プロセスにおいて
も充分使用できる。
しかしながら、無機シラノール系の約９００人の厚さの
塗布膜および有機シラノール系の厚さ約４０００人の塗
布膜を、３００℃、３０分とそれに次ぐ４２０℃、 ３
０分のステップアニールにて焼成し、液温２０℃のふう
化アルミニウムＮＨオＦのエツチング液にてエツチング
を行い、その深さ方向に対するエツチング速度を調査し
たところ、無機シラノール系の塗布膜については第３図
、有機シラノール系の塗布膜については第４図に示す結
果を得た。第３図に示す無機シラノール系の塗布膜では
、深さ方向でのエツチング速度は約４０００人分と均一
である。有機シラノール系の塗布膜では、表面から約４
０００人程度の深さでエツチング速度は約２００人／■
１１１と均一となっているがそれ以降の深さでは約８０
０人／−１ｆｉと極端にエツチング速度が大きくなる。
塗布膜および有機シラノール系の厚さ約４０００人の塗
布膜を、３００℃、３０分とそれに次ぐ４２０℃、 ３
０分のステップアニールにて焼成し、液温２０℃のふう
化アルミニウムＮＨオＦのエツチング液にてエツチング
を行い、その深さ方向に対するエツチング速度を調査し
たところ、無機シラノール系の塗布膜については第３図
、有機シラノール系の塗布膜については第４図に示す結
果を得た。第３図に示す無機シラノール系の塗布膜では
、深さ方向でのエツチング速度は約４０００人分と均一
である。有機シラノール系の塗布膜では、表面から約４
０００人程度の深さでエツチング速度は約２００人／■
１１１と均一となっているがそれ以降の深さでは約８０
０人／−１ｆｉと極端にエツチング速度が大きくなる。
これは塗布膜が屡くなると深部が十分焼成されていない
ことを示す、このため、眉間絶縁膜として考えた場合に
、絶縁特性の偉績性上の問題が生じていた。
ことを示す、このため、眉間絶縁膜として考えた場合に
、絶縁特性の偉績性上の問題が生じていた。
本発明の目的は、厚膜形成の可能な有機物を含んだシラ
ノール系塗布膜を多層配線の眉間絶縁膜に用いる場合絶
縁特性の信頼性低下の問題を解決した半導体装置の製造
方法を提供することにある。
ノール系塗布膜を多層配線の眉間絶縁膜に用いる場合絶
縁特性の信頼性低下の問題を解決した半導体装置の製造
方法を提供することにある。
上記の目的の達成のために、本発明は、有機物を含むシ
ラノール系塗布膜が多層配線の層間絶縁膜の厚さ方向の
少なくとも一部を占める半導体装置の製造方法において
、有機物を含むシラノール系塗布膜を０．３−以下の厚
さの塗布、焼成を複数回盪返すことにより形成するもの
とする。
ラノール系塗布膜が多層配線の層間絶縁膜の厚さ方向の
少なくとも一部を占める半導体装置の製造方法において
、有機物を含むシラノール系塗布膜を０．３−以下の厚
さの塗布、焼成を複数回盪返すことにより形成するもの
とする。
厚さ０．３ ｎ以下のＩｒ１ｌ物を含むシラノール系塗
布膜を盪返し形成して重ねれば、その都度の焼成の際に
膜中から有機溶剤等が十分に除去されるので、絶縁特性
が良好となり、所望の厚さの眉間絶縁膜の少なくとも一
部を形成することができる。
布膜を盪返し形成して重ねれば、その都度の焼成の際に
膜中から有機溶剤等が十分に除去されるので、絶縁特性
が良好となり、所望の厚さの眉間絶縁膜の少なくとも一
部を形成することができる。
第１図［ａｌ〜（ｅ）は本発明の一実施例の多層配線形
成工程を示し、第２ｒ！！Ｊと共通の部分には同一の符
号が付されている。
成工程を示し、第２ｒ！！Ｊと共通の部分には同一の符
号が付されている。
第１図（ａｌにおいては、５１基板ｌ上にＰＳＧ膜２を
１−の厚さに堆積し、さらにその上に線幅２１ｍ。
１−の厚さに堆積し、さらにその上に線幅２１ｍ。
犀さ０．８ ＃１１の一層目Ｍ配線３のパターンを形成
した。第１図（ｂ）においては、−層目Ａｊｉｋ！１％
Ｉ３上に一層目ＣＶ ＤＳｉＯ，膜４を０．３−の厚さ
に堆積した。
した。第１図（ｂ）においては、−層目Ａｊｉｋ！１％
Ｉ３上に一層目ＣＶ ＤＳｉＯ，膜４を０．３−の厚さ
に堆積した。
第１図（ｃｌにおいては、有機物を含むシラノール系塗
布膜を厚さ０．２５ｐまず塗布した後、３００℃、３０
分とそれに次ぐ４２０℃、３０分のアニールにより焼成
し、さらに厚さ０．２５ｍ１！布し、同様の条件でアニ
ール、焼成し、合計厚さ０．５ ｎの有機シラノール系
塗布ｌｌ１８を形成した。第１Ｖ！Ｊ＋ｄ）においては
、ソノ上ヨリ二層目ＣＶ Ｄ ５ＩＯｔｌｌ ６を０．
５１１１の厚さに堆積し、眉間絶ａｍとして充分な厚さ
絶縁性を有する膜とした。第１図（ａｌにおいては、そ
の上より二層目Ｍ配Ｍｌ１７を１ｊｒｍの厚さに形成し
た。ｆ１！布ＩＩ！Ｉ８を十分な厚さにすることにより
、第１図（ｅ）における−層目Ｍ配線３間の１．５趨の
間隔上での二層目ＭｆＳｉ！ｖＡ７の段差は０．２〜０
．３ ｐｍ程度であり、第２図に示した無機シラノール
系塗布Ｈ５を用いた従来技術の場合の二層目Ｍ配線７の
段差約０．７−よりはるかに小さくなっている。このこ
とより、平坦性も向上したことがわかった。
布膜を厚さ０．２５ｐまず塗布した後、３００℃、３０
分とそれに次ぐ４２０℃、３０分のアニールにより焼成
し、さらに厚さ０．２５ｍ１！布し、同様の条件でアニ
ール、焼成し、合計厚さ０．５ ｎの有機シラノール系
塗布ｌｌ１８を形成した。第１Ｖ！Ｊ＋ｄ）においては
、ソノ上ヨリ二層目ＣＶ Ｄ ５ＩＯｔｌｌ ６を０．
５１１１の厚さに堆積し、眉間絶ａｍとして充分な厚さ
絶縁性を有する膜とした。第１図（ａｌにおいては、そ
の上より二層目Ｍ配Ｍｌ１７を１ｊｒｍの厚さに形成し
た。ｆ１！布ＩＩ！Ｉ８を十分な厚さにすることにより
、第１図（ｅ）における−層目Ｍ配線３間の１．５趨の
間隔上での二層目ＭｆＳｉ！ｖＡ７の段差は０．２〜０
．３ ｐｍ程度であり、第２図に示した無機シラノール
系塗布Ｈ５を用いた従来技術の場合の二層目Ｍ配線７の
段差約０．７−よりはるかに小さくなっている。このこ
とより、平坦性も向上したことがわかった。
第５図は、第１図に関して述べた実施例におけるのと同
様に形成した有機シラノール系塗布膜のぶつ化アンモニ
ウム液によるエツチング速度を示し、焼成時の膜厚が薄
いため膜中からを機溶剤等を十分に除去することができ
、エツチング速度が深さ方向に対して約２００人／分と
均一になった。
様に形成した有機シラノール系塗布膜のぶつ化アンモニ
ウム液によるエツチング速度を示し、焼成時の膜厚が薄
いため膜中からを機溶剤等を十分に除去することができ
、エツチング速度が深さ方向に対して約２００人／分と
均一になった。
本発明によれば、有機物を含むシラノール系塗布膜を０
゜３μ以下の厚さで焼成して複数重ねることにより、無
機シラノール系塗布膜に比して少ない回数で厚く、十分
焼成された有機シラノール系塗布膜を形成することが可
能となった。この有機シラノール系塗布膜を少なくとも
層間Ｉ！ｌ＆ｌ膜の厚さ方向の一部として用いることに
より、所望の厚さで表面の平坦性の良好な眉間絶縁膜の
絶縁特性の信頼性を向上させることができた。
゜３μ以下の厚さで焼成して複数重ねることにより、無
機シラノール系塗布膜に比して少ない回数で厚く、十分
焼成された有機シラノール系塗布膜を形成することが可
能となった。この有機シラノール系塗布膜を少なくとも
層間Ｉ！ｌ＆ｌ膜の厚さ方向の一部として用いることに
より、所望の厚さで表面の平坦性の良好な眉間絶縁膜の
絶縁特性の信頼性を向上させることができた。
第１図（ａｌ〜＋６１は本発明の一実施例における多層
配線形成工程を順次示す断面図、第２図は従来技術によ
って形成された多層配線の断面図、第３図は無機シラノ
ール系塗布膜のエツチング速度深さ方向分布線図、第４
図は従来技術によって形成された有機シラノール系塗布
膜のエツチング速度深さ方向分布線図、第５図は本発明
に基づいて形成された有機シラノール系塗布膜のエツチ
ング速度深さ方向分布線図である。 １：ＳＩ基板、２ ： ＰＳＧ膜、３ニ一層目アルミニ
ウム配線、４ニ一層目ＣＶ Ｄ Ｓｌ０ｇ１ｌｌ、６：
二層目ＣＶ Ｄ Ｓｔｏｗ膜、７：二層目アルミニウム
配線、第２図 第１図
配線形成工程を順次示す断面図、第２図は従来技術によ
って形成された多層配線の断面図、第３図は無機シラノ
ール系塗布膜のエツチング速度深さ方向分布線図、第４
図は従来技術によって形成された有機シラノール系塗布
膜のエツチング速度深さ方向分布線図、第５図は本発明
に基づいて形成された有機シラノール系塗布膜のエツチ
ング速度深さ方向分布線図である。 １：ＳＩ基板、２ ： ＰＳＧ膜、３ニ一層目アルミニ
ウム配線、４ニ一層目ＣＶ Ｄ Ｓｌ０ｇ１ｌｌ、６：
二層目ＣＶ Ｄ Ｓｔｏｗ膜、７：二層目アルミニウム
配線、第２図 第１図
Claims (1)
- １）有機物を含むシラノール系塗布膜が多層配線の層間
絶縁膜の厚さ方向の少なくとも一部を占める半導体装置
の製造方法において、有機物を含むシラノール系塗布膜
を０．３μｍ以下の厚さの塗布、焼成を複数回繰返すこ
とにより形成することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10056489A JPH02278850A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10056489A JPH02278850A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278850A true JPH02278850A (ja) | 1990-11-15 |
Family
ID=14277416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10056489A Pending JPH02278850A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874367A (en) * | 1992-07-04 | 1999-02-23 | Trikon Technologies Limited | Method of treating a semi-conductor wafer |
-
1989
- 1989-04-20 JP JP10056489A patent/JPH02278850A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874367A (en) * | 1992-07-04 | 1999-02-23 | Trikon Technologies Limited | Method of treating a semi-conductor wafer |
| US6287989B1 (en) | 1992-07-04 | 2001-09-11 | Trikon Technologies Limited | Method of treating a semiconductor wafer in a chamber using hydrogen peroxide and silicon containing gas or vapor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004264B1 (ko) | 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 | |
| JPS62219923A (ja) | 半導体装置の製造方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPH02278850A (ja) | 半導体装置の製造方法 | |
| JP2541214B2 (ja) | 半導体装置の製造方法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH0565049B2 (ja) | ||
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JPH04142065A (ja) | 半導体装置の製造方法 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| JPH03138935A (ja) | 半導体装置の製造方法 | |
| JPH02100342A (ja) | 半導体装置の製造方法 | |
| JPS60226141A (ja) | 半導体装置の製造方法 | |
| JPH0372657A (ja) | 表面平坦化成膜法 | |
| JPH04152551A (ja) | 半導体装置の製造方法 | |
| JPS63258024A (ja) | 薄膜形成装置 | |
| JPS6298643A (ja) | 半導体装置 | |
| JPH0387048A (ja) | 層間膜の形成方法 | |
| JPS61272951A (ja) | 多層配線形成法 | |
| JPH01268154A (ja) | 半導体装置の製造方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JPS63192283A (ja) | 超伝導線路の形成方法 |