JPH0837187A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH0837187A JPH0837187A JP7118559A JP11855995A JPH0837187A JP H0837187 A JPH0837187 A JP H0837187A JP 7118559 A JP7118559 A JP 7118559A JP 11855995 A JP11855995 A JP 11855995A JP H0837187 A JPH0837187 A JP H0837187A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- silicon oxide
- ozone
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 複数の配線層を隔てる層間絶縁膜の平坦化を
促進して、配線の信頼性が高い半導体装置を提供する。 【構成】 配線層３の下側には、ＴＥＯＳオゾン系シリ
コン酸化膜の堆積速度が速いシリコン窒化膜からなる絶
縁層２を設け、配線層３の上側には、ＴＥＯＳオゾン系
シリコン酸化膜の堆積速度が遅いシリコン酸化膜からな
る絶縁層４を設け、ＴＥＯＳオゾン系シリコン酸化膜か
らなる絶縁層５の堆積工程後の段差を緩和して、層間絶
縁膜の平坦化を促進する。
促進して、配線の信頼性が高い半導体装置を提供する。 【構成】 配線層３の下側には、ＴＥＯＳオゾン系シリ
コン酸化膜の堆積速度が速いシリコン窒化膜からなる絶
縁層２を設け、配線層３の上側には、ＴＥＯＳオゾン系
シリコン酸化膜の堆積速度が遅いシリコン酸化膜からな
る絶縁層４を設け、ＴＥＯＳオゾン系シリコン酸化膜か
らなる絶縁層５の堆積工程後の段差を緩和して、層間絶
縁膜の平坦化を促進する。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁層（層間絶縁膜）
を介して形成された複数の導電層からなる配線構造を有
する半導体装置及びその製造方法に関し、特に、その層
間絶縁膜の平坦化技術に関するものである。
を介して形成された複数の導電層からなる配線構造を有
する半導体装置及びその製造方法に関し、特に、その層
間絶縁膜の平坦化技術に関するものである。
【０００２】
【従来の技術】ＴＥＯＳ(Tetra Ethyl Ortho Silicate
又はTetra-ethoxy-silane)とオゾンの常圧ＣＶＤ法を利
用して成長させたシリコン酸化膜（以下、ＴＥＯＳオゾ
ン系シリコン酸化膜という）を、複数のアルミニウム配
線同士を絶縁するための層間絶縁膜の平坦化に利用でき
ることが、１９９２年１２月２２日付の日刊工業新聞に
掲載されている。また、同新聞には、アルミニウム配線
層上のチタン、タングステン等の反射防止膜にフッ化処
理を施すことにより、ＴＥＯＳオゾン系シリコン酸化膜
の堆積速度を他の部分よりも遅くして層間絶縁膜の平坦
化を図る方法も開示されている。
又はTetra-ethoxy-silane)とオゾンの常圧ＣＶＤ法を利
用して成長させたシリコン酸化膜（以下、ＴＥＯＳオゾ
ン系シリコン酸化膜という）を、複数のアルミニウム配
線同士を絶縁するための層間絶縁膜の平坦化に利用でき
ることが、１９９２年１２月２２日付の日刊工業新聞に
掲載されている。また、同新聞には、アルミニウム配線
層上のチタン、タングステン等の反射防止膜にフッ化処
理を施すことにより、ＴＥＯＳオゾン系シリコン酸化膜
の堆積速度を他の部分よりも遅くして層間絶縁膜の平坦
化を図る方法も開示されている。
【０００３】
【発明が解決しようとする課題】従来例にあっては、Ａ
ｌ配線層下側の絶縁膜上に堆積されるＴＥＯＳオゾン系
シリコン酸化膜の堆積膜厚が、Ａｌ配線層の形成パター
ンによって大きく異なるという問題がある。即ち、隣り
合うＡｌ配線層間のピッチが広い場合には、その間隙部
の中央部での絶縁膜上へのＴＥＯＳオゾン系シリコン酸
化膜の堆積膜厚が薄くなってしまって、十分な平坦性が
得られない。
ｌ配線層下側の絶縁膜上に堆積されるＴＥＯＳオゾン系
シリコン酸化膜の堆積膜厚が、Ａｌ配線層の形成パター
ンによって大きく異なるという問題がある。即ち、隣り
合うＡｌ配線層間のピッチが広い場合には、その間隙部
の中央部での絶縁膜上へのＴＥＯＳオゾン系シリコン酸
化膜の堆積膜厚が薄くなってしまって、十分な平坦性が
得られない。
【０００４】本発明は斯かる事情に鑑みてなされたもの
であり、層間絶縁膜の更なる平坦化を実現して、パター
ン配線の信頼性を向上できる半導体装置及びその製造方
法を提供することを目的とする。
であり、層間絶縁膜の更なる平坦化を実現して、パター
ン配線の信頼性を向上できる半導体装置及びその製造方
法を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１に記載の半導体
装置は、第１の層と、この第１の層とは有機シラン−オ
ゾン系のシリコン酸化膜の堆積速度が異なる第２の層と
を有するものである。また、請求項２に記載の半導体装
置は、導電層の下側に、有機シラン−オゾン系のシリコ
ン酸化膜が堆積される第１の層を有し、前記導電層の上
側に、前記第１の層とは有機シラン−オゾン系のシリコ
ン酸化膜の堆積速度が異なる材質からなる第２の層を有
するものである。
装置は、第１の層と、この第１の層とは有機シラン−オ
ゾン系のシリコン酸化膜の堆積速度が異なる第２の層と
を有するものである。また、請求項２に記載の半導体装
置は、導電層の下側に、有機シラン−オゾン系のシリコ
ン酸化膜が堆積される第１の層を有し、前記導電層の上
側に、前記第１の層とは有機シラン−オゾン系のシリコ
ン酸化膜の堆積速度が異なる材質からなる第２の層を有
するものである。
【０００６】また、請求項３に記載の半導体装置は、第
１の層の上に所定間隔を隔ててパターン形成された第１
の導電層と、この第１の導電層の上に形成された第２の
層と、前記第１の層が形成されていない領域に形成され
た有機シラン−オゾン系のシリコン酸化膜と、前記第２
の層及び有機シラン−オゾン系のシリコン酸化膜上に形
成された層間絶縁膜と、この層間絶縁膜上に形成された
第２の導電層とを有し、前記第２の層として前記第１の
層より有機シラン−オゾン系のシリコン酸化膜の堆積速
度が遅い材質を用いたものである。
１の層の上に所定間隔を隔ててパターン形成された第１
の導電層と、この第１の導電層の上に形成された第２の
層と、前記第１の層が形成されていない領域に形成され
た有機シラン−オゾン系のシリコン酸化膜と、前記第２
の層及び有機シラン−オゾン系のシリコン酸化膜上に形
成された層間絶縁膜と、この層間絶縁膜上に形成された
第２の導電層とを有し、前記第２の層として前記第１の
層より有機シラン−オゾン系のシリコン酸化膜の堆積速
度が遅い材質を用いたものである。
【０００７】また、請求項４に記載の半導体装置は、前
記第１の層として、シリコン基板、シリコン窒化膜又は
表面を窒化処理したシリコン酸化膜を用いたものであ
る。また、請求項５に記載の半導体装置は、前記第２の
層の下の導電層の側壁に、有機シラン−オゾン系のシリ
コン酸化膜の堆積速度が、前記第１の層よりも遅く且つ
前記第２の層と同じか又は第２の層よりも早い材質から
なるバッファ部を設けたものである。
記第１の層として、シリコン基板、シリコン窒化膜又は
表面を窒化処理したシリコン酸化膜を用いたものであ
る。また、請求項５に記載の半導体装置は、前記第２の
層の下の導電層の側壁に、有機シラン−オゾン系のシリ
コン酸化膜の堆積速度が、前記第１の層よりも遅く且つ
前記第２の層と同じか又は第２の層よりも早い材質から
なるバッファ部を設けたものである。
【０００８】また、請求項６に記載の半導体装置の製造
方法は、材質が異なる２種類の層の上に、有機シラン−
オゾン系のシリコン酸化膜をその堆積速度を異ならせて
同時に堆積する工程を有するものである。また、請求項
７に記載の半導体装置の製造方法は、前記２種類の層の
うち、高い位置にある層として、低い位置にある層より
有機シラン−オゾン系のシリコン酸化膜の堆積速度が遅
い材質を用いたものである。
方法は、材質が異なる２種類の層の上に、有機シラン−
オゾン系のシリコン酸化膜をその堆積速度を異ならせて
同時に堆積する工程を有するものである。また、請求項
７に記載の半導体装置の製造方法は、前記２種類の層の
うち、高い位置にある層として、低い位置にある層より
有機シラン−オゾン系のシリコン酸化膜の堆積速度が遅
い材質を用いたものである。
【０００９】また、請求項８に記載の半導体装置の製造
方法は、半導体基板上に第１の層を形成する工程と、こ
の第１の層の上に導電層及び第２の層をパターン形成す
る工程と、前記第１の層及び第２の層の上に有機シラン
−オゾン系のシリコン酸化膜を、前記第１の層の上より
前記第２の層の上でのその堆積速度を遅くして同時に形
成する工程とを有するものである。
方法は、半導体基板上に第１の層を形成する工程と、こ
の第１の層の上に導電層及び第２の層をパターン形成す
る工程と、前記第１の層及び第２の層の上に有機シラン
−オゾン系のシリコン酸化膜を、前記第１の層の上より
前記第２の層の上でのその堆積速度を遅くして同時に形
成する工程とを有するものである。
【００１０】また、請求項９に記載の半導体装置の製造
方法は、前記有機シラン−オゾン系のシリコン酸化膜を
堆積する工程よりも前に、前記導電層の側壁に、有機シ
ラン−オゾン系のシリコン酸化膜の堆積速度が、前記第
１の層よりも遅く且つ前記第２の層と同じか又は第２の
層よりも早い材質からなるバッファ部を設ける工程を行
うものである。
方法は、前記有機シラン−オゾン系のシリコン酸化膜を
堆積する工程よりも前に、前記導電層の側壁に、有機シ
ラン−オゾン系のシリコン酸化膜の堆積速度が、前記第
１の層よりも遅く且つ前記第２の層と同じか又は第２の
層よりも早い材質からなるバッファ部を設ける工程を行
うものである。
【００１１】また、請求項１０に記載の半導体装置の製
造方法は、前記有機シラン−オゾン系のシリコン酸化膜
を形成する工程の後に、この有機シラン−オゾン系のシ
リコン酸化膜の表面を研摩する工程を行うものである。
また、請求項１１に記載の半導体装置の製造方法は、前
記有機シラン−オゾン系のシリコン酸化膜を形成する工
程の後に、このシリコン酸化膜の上に絶縁膜を形成する
工程と、この絶縁膜の表面を研摩する工程を行うもので
ある。
造方法は、前記有機シラン−オゾン系のシリコン酸化膜
を形成する工程の後に、この有機シラン−オゾン系のシ
リコン酸化膜の表面を研摩する工程を行うものである。
また、請求項１１に記載の半導体装置の製造方法は、前
記有機シラン−オゾン系のシリコン酸化膜を形成する工
程の後に、このシリコン酸化膜の上に絶縁膜を形成する
工程と、この絶縁膜の表面を研摩する工程を行うもので
ある。
【００１２】また、請求項１２に記載の半導体装置の製
造方法は、前記研摩工程に、化学的機械研摩法を用いる
ものである。
造方法は、前記研摩工程に、化学的機械研摩法を用いる
ものである。
【００１３】
【作用】ＴＥＯＳオゾン系シリコン酸化膜などの有機シ
ラン−オゾン系のシリコン酸化膜は、堆積時の下地の材
質によって、その堆積速度が異なる。下記の表１は、種
々の材質からなる膜上にＴＥＯＳオゾン系シリコン酸化
膜を堆積させた場合の速度比を示している。
ラン−オゾン系のシリコン酸化膜は、堆積時の下地の材
質によって、その堆積速度が異なる。下記の表１は、種
々の材質からなる膜上にＴＥＯＳオゾン系シリコン酸化
膜を堆積させた場合の速度比を示している。
【００１４】
【表１】
【００１５】以上のようなＴＥＯＳオゾン系シリコン酸
化膜の特性を利用して、配線層間の凹部と配線層の上側
とにおいて、ＴＥＯＳオゾン系シリコン酸化膜の堆積速
度が異なる層を形成し、ＴＥＯＳオゾン系シリコン酸化
膜の堆積速度を配線層の上側で遅く、配線層間の凹部側
で早くなるようにして、層間絶縁膜の平坦化を図る。具
体的には、配線層間の凹部に設ける第１の層には、シリ
コン窒化膜又は表面を窒化処理したシリコン酸化膜のよ
うなＴＥＯＳオゾン系シリコン酸化膜の堆積速度が遅い
膜を用い、配線層の上側に設ける第２の層にはプラズマ
ＣＶＤ法にて形成したシリコン酸化膜のようなＴＥＯＳ
オゾン系シリコン酸化膜の堆積速度が遅い膜を用いて、
ＴＥＯＳオゾン系シリコン酸化膜を堆積した後の平坦化
を促進する。
化膜の特性を利用して、配線層間の凹部と配線層の上側
とにおいて、ＴＥＯＳオゾン系シリコン酸化膜の堆積速
度が異なる層を形成し、ＴＥＯＳオゾン系シリコン酸化
膜の堆積速度を配線層の上側で遅く、配線層間の凹部側
で早くなるようにして、層間絶縁膜の平坦化を図る。具
体的には、配線層間の凹部に設ける第１の層には、シリ
コン窒化膜又は表面を窒化処理したシリコン酸化膜のよ
うなＴＥＯＳオゾン系シリコン酸化膜の堆積速度が遅い
膜を用い、配線層の上側に設ける第２の層にはプラズマ
ＣＶＤ法にて形成したシリコン酸化膜のようなＴＥＯＳ
オゾン系シリコン酸化膜の堆積速度が遅い膜を用いて、
ＴＥＯＳオゾン系シリコン酸化膜を堆積した後の平坦化
を促進する。
【００１６】また、このようにＴＥＯＳオゾン系シリコ
ン酸化膜などの有機シラン−オゾン系のシリコン酸化膜
を堆積した場合、後述するが、表面の、下地配線層の端
部上に該当する個所が、小さく隆起することがある。す
なわち、有機シラン−オゾン系のシリコン酸化膜が、そ
の成長が配線層の上部では第２の層の存在により抑えら
れているが、配線層の側壁部は配線層が露出したままで
ある。従って、下地配線層の端部では、有機シラン−オ
ゾン系のシリコン酸化膜が、第１の層の持つ堆積速度に
よる成長に、配線層自身が持つ堆積速度による成長が加
わり、部分的に隆起部が発生する。
ン酸化膜などの有機シラン−オゾン系のシリコン酸化膜
を堆積した場合、後述するが、表面の、下地配線層の端
部上に該当する個所が、小さく隆起することがある。す
なわち、有機シラン−オゾン系のシリコン酸化膜が、そ
の成長が配線層の上部では第２の層の存在により抑えら
れているが、配線層の側壁部は配線層が露出したままで
ある。従って、下地配線層の端部では、有機シラン−オ
ゾン系のシリコン酸化膜が、第１の層の持つ堆積速度に
よる成長に、配線層自身が持つ堆積速度による成長が加
わり、部分的に隆起部が発生する。
【００１７】このような隆起部の発生を抑えるには、有
機シラン−オゾン系のシリコン酸化膜を堆積する前に、
配線層の側壁に、有機シラン−オゾン系のシリコン酸化
膜の堆積速度が、第１の層よりも遅く且つ前記第２の層
と同じか又は第２の層よりも早い材質からなるバッファ
部を設けておくことが有効である。具体的には、Ａｌ配
線層間の凹部に設ける第１の層にシリコン窒化膜を用
い、配線層の上側に設ける第２の層にプラズマＣＶＤ法
にて形成したシリコン酸化膜を用い、バッファ部として
第２の層と同じプラズマＣＶＤ法にて形成したシリコン
酸化膜を用いる。こうすることで、配線層の側壁部にお
いても第２の層と同じ堆積速度でＴＥＯＳオゾン系シリ
コン酸化膜が成長するので、隆起部の発生が抑制され
る。
機シラン−オゾン系のシリコン酸化膜を堆積する前に、
配線層の側壁に、有機シラン−オゾン系のシリコン酸化
膜の堆積速度が、第１の層よりも遅く且つ前記第２の層
と同じか又は第２の層よりも早い材質からなるバッファ
部を設けておくことが有効である。具体的には、Ａｌ配
線層間の凹部に設ける第１の層にシリコン窒化膜を用
い、配線層の上側に設ける第２の層にプラズマＣＶＤ法
にて形成したシリコン酸化膜を用い、バッファ部として
第２の層と同じプラズマＣＶＤ法にて形成したシリコン
酸化膜を用いる。こうすることで、配線層の側壁部にお
いても第２の層と同じ堆積速度でＴＥＯＳオゾン系シリ
コン酸化膜が成長するので、隆起部の発生が抑制され
る。
【００１８】特に、バッファ部として、有機シラン−オ
ゾン系のシリコン酸化膜の堆積速度が、第１の層よりも
遅く且つ第２の層よりも早い材質を用いる（例えば、第
１の層としてシリコン窒化膜を、第２の層に窒化チタン
膜を、バッファ部としてプラズマＣＶＤ法にて形成した
シリコン酸化膜を用いる）ことにより、隆起部の発生は
更に軽減することができる。
ゾン系のシリコン酸化膜の堆積速度が、第１の層よりも
遅く且つ第２の層よりも早い材質を用いる（例えば、第
１の層としてシリコン窒化膜を、第２の層に窒化チタン
膜を、バッファ部としてプラズマＣＶＤ法にて形成した
シリコン酸化膜を用いる）ことにより、隆起部の発生は
更に軽減することができる。
【００１９】また、このように小さな隆起部を、化学的
機械研摩法（ＣＭＰ：Chemical Mechanical Polyshin
g）を利用して研摩し、平坦化させることにより、有機
シラン−オゾン系のシリコン酸化膜の表面の平坦性がよ
り良好となる。前記ＣＭＰ法とは、微小な研摩粒子を懸
濁させた研摩剤を用い、ターンテーブルに貼り付けた研
摩クロスでもって、ウェハー上の膜の高い部分のみを削
り取る方法である。ウェハー上の凸部は研摩クロスに先
に接触し、接触点の印加荷重が相対的に他の個所より高
くなって、早く研摩される。逆に、凹部では、研摩クロ
スが接触しにくく研摩速度が遅いことから、凹凸の差が
縮まり、平坦化が進む。
機械研摩法（ＣＭＰ：Chemical Mechanical Polyshin
g）を利用して研摩し、平坦化させることにより、有機
シラン−オゾン系のシリコン酸化膜の表面の平坦性がよ
り良好となる。前記ＣＭＰ法とは、微小な研摩粒子を懸
濁させた研摩剤を用い、ターンテーブルに貼り付けた研
摩クロスでもって、ウェハー上の膜の高い部分のみを削
り取る方法である。ウェハー上の凸部は研摩クロスに先
に接触し、接触点の印加荷重が相対的に他の個所より高
くなって、早く研摩される。逆に、凹部では、研摩クロ
スが接触しにくく研摩速度が遅いことから、凹凸の差が
縮まり、平坦化が進む。
【００２０】研摩の前に、隆起部が発生したＴＥＯＳオ
ゾン系シリコン酸化膜の上に、プラズマＣＶＤ法による
シリコン酸化膜などの絶縁膜を堆積させ、この絶縁膜を
研摩することにより、過剰な研摩で下地配線層を傷つけ
るようなことはない。
ゾン系シリコン酸化膜の上に、プラズマＣＶＤ法による
シリコン酸化膜などの絶縁膜を堆積させ、この絶縁膜を
研摩することにより、過剰な研摩で下地配線層を傷つけ
るようなことはない。
【００２１】
【実施例】以下、本発明の実施例を各図面に基づいて具
体的に説明する。 （第１実施例）図１は本発明の第１実施例による配線構
造の模式的断面図である。同図において、１はシリコン
基板からなる半導体基板である。半導体基板１上の全域
にはシリコン窒化膜からなる第１の絶縁層２が形成され
ている。第１の絶縁層（シリコン窒化膜）２の上には、
互いに所定間隔を隔ててアルミ合金膜（Ａｌ−Ｓｉ（１
％）−Ｃｕ（０．５％））からなる第１の配線層３がパ
ターン形成されている。第１の配線層（Ａｌ合金膜）３
の上には、シリコン酸化膜からなる第２の絶縁層４が形
成されている。第１の絶縁層（シリコン窒化膜）２上の
第１の配線層（Ａｌ合金膜）３が形成されていない部分
には、ＴＥＯＳオゾン系シリコン酸化膜からなる第３の
絶縁層５が形成されている。
体的に説明する。 （第１実施例）図１は本発明の第１実施例による配線構
造の模式的断面図である。同図において、１はシリコン
基板からなる半導体基板である。半導体基板１上の全域
にはシリコン窒化膜からなる第１の絶縁層２が形成され
ている。第１の絶縁層（シリコン窒化膜）２の上には、
互いに所定間隔を隔ててアルミ合金膜（Ａｌ−Ｓｉ（１
％）−Ｃｕ（０．５％））からなる第１の配線層３がパ
ターン形成されている。第１の配線層（Ａｌ合金膜）３
の上には、シリコン酸化膜からなる第２の絶縁層４が形
成されている。第１の絶縁層（シリコン窒化膜）２上の
第１の配線層（Ａｌ合金膜）３が形成されていない部分
には、ＴＥＯＳオゾン系シリコン酸化膜からなる第３の
絶縁層５が形成されている。
【００２２】この第３の絶縁層（ＴＥＯＳオゾン系シリ
コン酸化膜）５は平坦化層として用いられている。第２
の絶縁層（シリコン酸化膜）４上及び第３の絶縁層（Ｔ
ＥＯＳオゾン系シリコン酸化膜）５の上には、シリコン
酸化膜からなる第４の絶縁層６、アルミ合金膜（Ａｌ−
Ｓｉ（１％）−Ｃｕ（０．５％））からなる第２の配線
層７がこの順に形成されている。第４の絶縁層（Ｓｉ酸
化膜）６は、コンタクトホール（図示しない）の形成部
以外で、第１の配線層（Ａｌ合金膜）３と第２の配線層
（Ａｌ合金膜）７とを絶縁している。
コン酸化膜）５は平坦化層として用いられている。第２
の絶縁層（シリコン酸化膜）４上及び第３の絶縁層（Ｔ
ＥＯＳオゾン系シリコン酸化膜）５の上には、シリコン
酸化膜からなる第４の絶縁層６、アルミ合金膜（Ａｌ−
Ｓｉ（１％）−Ｃｕ（０．５％））からなる第２の配線
層７がこの順に形成されている。第４の絶縁層（Ｓｉ酸
化膜）６は、コンタクトホール（図示しない）の形成部
以外で、第１の配線層（Ａｌ合金膜）３と第２の配線層
（Ａｌ合金膜）７とを絶縁している。
【００２３】以下、図１に示す配線構造の作成手順につ
いて、それを工程順に示した図２、図３を参照して説明
する。 工程１（図２ａ）：シリコン基板からなる半導体基板１
の上に、減圧ＣＶＤ法を用いて、第１の絶縁層２となる
シリコン窒化膜を２００ｎｍ堆積する。この減圧ＣＶＤ
法で用いられるガスは、モノシラン（ＳｉＨ4）、アン
モニア（ＮＨ3）、窒素（Ｎ2）であり、成膜温度は３５
０〜４５０℃である。
いて、それを工程順に示した図２、図３を参照して説明
する。 工程１（図２ａ）：シリコン基板からなる半導体基板１
の上に、減圧ＣＶＤ法を用いて、第１の絶縁層２となる
シリコン窒化膜を２００ｎｍ堆積する。この減圧ＣＶＤ
法で用いられるガスは、モノシラン（ＳｉＨ4）、アン
モニア（ＮＨ3）、窒素（Ｎ2）であり、成膜温度は３５
０〜４５０℃である。
【００２４】工程２（図２ｂ）：前記第１の絶縁層（Ｓ
ｉ窒化膜）２の上に、マグネトロンスパッタ法を用いＡ
ｌ合金膜１３を形成する。更に、プラズマＣＶＤ法によ
りＳｉ酸化膜１４を堆積した後、これらの上にフォトリ
ソグラフィ法によってフォトレジスト１８をパターン形
成する。前記プラズマＣＶＤ法で用いられるガスは、モ
ノシランと亜酸化窒素（ＳｉＨ4＋Ｎ2Ｏ）、モノシラン
と酸素（ＳｉＨ4＋Ｏ2）、ＴＥＯＳと酸素（ＴＥＯＳ＋
Ｏ2）などであり、成膜温度は３５０〜４５０℃であ
る。
ｉ窒化膜）２の上に、マグネトロンスパッタ法を用いＡ
ｌ合金膜１３を形成する。更に、プラズマＣＶＤ法によ
りＳｉ酸化膜１４を堆積した後、これらの上にフォトリ
ソグラフィ法によってフォトレジスト１８をパターン形
成する。前記プラズマＣＶＤ法で用いられるガスは、モ
ノシランと亜酸化窒素（ＳｉＨ4＋Ｎ2Ｏ）、モノシラン
と酸素（ＳｉＨ4＋Ｏ2）、ＴＥＯＳと酸素（ＴＥＯＳ＋
Ｏ2）などであり、成膜温度は３５０〜４５０℃であ
る。
【００２５】工程３（図２ｃ）：フォトレジスト１８を
マスクとして、ＲＩＥ法(ReactiveIon Etching)法によ
り前記Ｓｉ酸化膜１４をエッチング加工して第２の絶縁
層４を形成し、更に、Ａｌ合金膜１３をエッチング加工
して第１の配線層３を形成した後、フォトレジスト１８
を除去する。その後、基板表面全域にＴＥＯＳオゾン系
シリコン酸化膜１５を常圧ＣＶＤ法により堆積する。こ
の際、Ｓｉ酸化膜１４、Ａｌ膜１３の加工処理は、Ａｌ
膜１３下側の第１の絶縁層（Ｓｉ窒化膜）２の表面が露
出するように行う。前記常圧ＣＶＤ法で用いられるガス
は、ＴＥＯＳとオゾン（ＴＥＯＳ＋Ｏ3）で、その成膜
温度は３５０〜４５０℃である。
マスクとして、ＲＩＥ法(ReactiveIon Etching)法によ
り前記Ｓｉ酸化膜１４をエッチング加工して第２の絶縁
層４を形成し、更に、Ａｌ合金膜１３をエッチング加工
して第１の配線層３を形成した後、フォトレジスト１８
を除去する。その後、基板表面全域にＴＥＯＳオゾン系
シリコン酸化膜１５を常圧ＣＶＤ法により堆積する。こ
の際、Ｓｉ酸化膜１４、Ａｌ膜１３の加工処理は、Ａｌ
膜１３下側の第１の絶縁層（Ｓｉ窒化膜）２の表面が露
出するように行う。前記常圧ＣＶＤ法で用いられるガス
は、ＴＥＯＳとオゾン（ＴＥＯＳ＋Ｏ3）で、その成膜
温度は３５０〜４５０℃である。
【００２６】前記ＴＥＯＳオゾン系シリコン酸化膜１５
は、第１の絶縁層（Ｓｉ窒化膜）２の上と、第２の層
（Ｓｉ酸化膜）４の上とでは、前述の表１に示すよう
に、堆積速度が異なっていて、第１の絶縁層（Ｓｉ窒化
膜）２の上の方が早く堆積される。この堆積速度の違い
によって、ＴＥＯＳオゾン系シリコン酸化膜１５の堆積
後の表面の段差が緩和される。例えば、ＴＥＯＳオゾン
系シリコン酸化膜１５を第１の絶縁層（Ｓｉ窒化膜）２
の上に１μｍだけ堆積させると、表１に示す速度比によ
って、第２の絶縁層（Ｓｉ酸化膜）４の上にはＴＥＯＳ
オゾン系シリコン酸化膜がほぼ０.８μｍだけ堆積され
ることになり、絶対段差がほぼ０.２μｍだけ緩和され
る。
は、第１の絶縁層（Ｓｉ窒化膜）２の上と、第２の層
（Ｓｉ酸化膜）４の上とでは、前述の表１に示すよう
に、堆積速度が異なっていて、第１の絶縁層（Ｓｉ窒化
膜）２の上の方が早く堆積される。この堆積速度の違い
によって、ＴＥＯＳオゾン系シリコン酸化膜１５の堆積
後の表面の段差が緩和される。例えば、ＴＥＯＳオゾン
系シリコン酸化膜１５を第１の絶縁層（Ｓｉ窒化膜）２
の上に１μｍだけ堆積させると、表１に示す速度比によ
って、第２の絶縁層（Ｓｉ酸化膜）４の上にはＴＥＯＳ
オゾン系シリコン酸化膜がほぼ０.８μｍだけ堆積され
ることになり、絶対段差がほぼ０.２μｍだけ緩和され
る。
【００２７】工程４（図３ｄ）：前記ＴＥＯＳオゾン系
シリコン酸化膜１５をエッチバックして第１の絶縁層５
を形成した後、プラズマＣＶＤ法によって第４の絶縁層
６となるＳｉ酸化膜を堆積する。 工程５（図３ｅ）：前記第４の絶縁層（Ｓｉ酸化膜）６
の上に、マグネトロンスパッタ法によりＡｌ合金膜１７
を堆積し、さらにその上にフォトリソグラフィ法によっ
てフォトレジスト１９をパターン形成する。
シリコン酸化膜１５をエッチバックして第１の絶縁層５
を形成した後、プラズマＣＶＤ法によって第４の絶縁層
６となるＳｉ酸化膜を堆積する。 工程５（図３ｅ）：前記第４の絶縁層（Ｓｉ酸化膜）６
の上に、マグネトロンスパッタ法によりＡｌ合金膜１７
を堆積し、さらにその上にフォトリソグラフィ法によっ
てフォトレジスト１９をパターン形成する。
【００２８】工程６（図３ｆ）：前記フォトレジスト１
９をマスクとして、ＲＩＥ法によりＡｌ合金膜１７をエ
ッチング加工して第２の配線層７を形成した後に、フォ
トレジスト１９を除去して、図１に示す配線構造を作製
する。 （第２実施例）図４は本発明の第２実施例による配線構
造の模式的断面図である。第２実施例は、配線層にＴＥ
ＯＳオゾン系シリコン酸化膜が直接接触しないように、
サイドウォールを形成した配線構造例を示している。
９をマスクとして、ＲＩＥ法によりＡｌ合金膜１７をエ
ッチング加工して第２の配線層７を形成した後に、フォ
トレジスト１９を除去して、図１に示す配線構造を作製
する。 （第２実施例）図４は本発明の第２実施例による配線構
造の模式的断面図である。第２実施例は、配線層にＴＥ
ＯＳオゾン系シリコン酸化膜が直接接触しないように、
サイドウォールを形成した配線構造例を示している。
【００２９】尚、第２実施例において、第１実施例と同
一部分には同一符号を用いて説明を省略する。図４にお
いて、第１の配線層（Ａｌ合金膜）３及び第２の絶縁層
（Ｓｉ酸化膜）４の側壁には、シリコン酸化膜からなる
サイドウォール２１が形成されている。
一部分には同一符号を用いて説明を省略する。図４にお
いて、第１の配線層（Ａｌ合金膜）３及び第２の絶縁層
（Ｓｉ酸化膜）４の側壁には、シリコン酸化膜からなる
サイドウォール２１が形成されている。
【００３０】その他の構造及び各層（膜）の形成方法は
第１実施例と同じである。本実施例において、サイドウ
ォール２１を設けるのには次の利点があるからである。 １）ＴＥＯＳオゾン系シリコン酸化膜とＡｌ合金膜等の
金属配線とが接触すると、ＴＥＯＳオゾン系シリコン酸
化膜に含まれている水分や水酸基がＡｌ合金を腐食さ
せ、配線としての機能が低下するという問題が生じる。
サイドウォール２１は、第３の絶縁層（ＴＥＯＳオゾン
系シリコン酸化膜）５が第１の配線層（Ａｌ合金膜）３
に直接接触するのを防止する。
第１実施例と同じである。本実施例において、サイドウ
ォール２１を設けるのには次の利点があるからである。 １）ＴＥＯＳオゾン系シリコン酸化膜とＡｌ合金膜等の
金属配線とが接触すると、ＴＥＯＳオゾン系シリコン酸
化膜に含まれている水分や水酸基がＡｌ合金を腐食さ
せ、配線としての機能が低下するという問題が生じる。
サイドウォール２１は、第３の絶縁層（ＴＥＯＳオゾン
系シリコン酸化膜）５が第１の配線層（Ａｌ合金膜）３
に直接接触するのを防止する。
【００３１】２）ＴＥＯＳオゾン系シリコン酸化膜など
の有機シラン−オゾン系のシリコン酸化膜を堆積させた
場合、第１の配線層（Ａｌ合金）３の端部上に該当する
個所が、小さく隆起することがある。このような隆起部
の発生を抑えるのにもサイドウォール２１は有効に機能
する。
の有機シラン−オゾン系のシリコン酸化膜を堆積させた
場合、第１の配線層（Ａｌ合金）３の端部上に該当する
個所が、小さく隆起することがある。このような隆起部
の発生を抑えるのにもサイドウォール２１は有効に機能
する。
【００３２】すなわち、この実施例では、サイドウォー
ル２１として、第２の絶縁層４と同じプラズマＣＶＤ法
にて形成したＳｉ酸化膜を用いる。こうすることで、第
１の配線層（Ａｌ合金膜）３の側壁部においてもＳｉ酸
化膜の堆積速度で第３の絶縁層（ＴＥＯＳオゾン系シリ
コン酸化膜）５が成長するので、堆積速度がＳｉ酸化膜
よりも早いＡｌ合金膜が露出していることに比べ、第１
の配線層（Ａｌ合金）３の端部における第３の絶縁層
（ＴＥＯＳオゾン系シリコン酸化膜）５の成長が抑えら
れて隆起部が発生しにくくなる。
ル２１として、第２の絶縁層４と同じプラズマＣＶＤ法
にて形成したＳｉ酸化膜を用いる。こうすることで、第
１の配線層（Ａｌ合金膜）３の側壁部においてもＳｉ酸
化膜の堆積速度で第３の絶縁層（ＴＥＯＳオゾン系シリ
コン酸化膜）５が成長するので、堆積速度がＳｉ酸化膜
よりも早いＡｌ合金膜が露出していることに比べ、第１
の配線層（Ａｌ合金）３の端部における第３の絶縁層
（ＴＥＯＳオゾン系シリコン酸化膜）５の成長が抑えら
れて隆起部が発生しにくくなる。
【００３３】以下、図４に示す配線構造の作製手順につ
いて、それを工程順に示した図５〜図７を参照して説明
する。 工程(1) （図５ａ）：半導体基板１の上に、第１の絶縁
層２となるシリコン窒化膜を堆積する。 工程(2) （図５ｂ）：第１の絶縁層（Ｓｉ窒化膜）２上
にＡｌ合金膜１３及びシリコン酸化膜１４を堆積した
後、これらの上にフォトリソグラフィ法によってフォト
レジスト１８をパターン形成する。
いて、それを工程順に示した図５〜図７を参照して説明
する。 工程(1) （図５ａ）：半導体基板１の上に、第１の絶縁
層２となるシリコン窒化膜を堆積する。 工程(2) （図５ｂ）：第１の絶縁層（Ｓｉ窒化膜）２上
にＡｌ合金膜１３及びシリコン酸化膜１４を堆積した
後、これらの上にフォトリソグラフィ法によってフォト
レジスト１８をパターン形成する。
【００３４】工程(3) （図５ｃ）：フォトレジスト１８
をマスクとして、Ｓｉ酸化膜１４を加工して第２の絶縁
層４を形成し、更に、Ａｌ合金膜１３を加工して第１の
配線層３を形成した後、フォトレジスト１８を除去す
る。 工程(4) （図６ｄ）：基板表面全域にプラズマＣＶＤ法
を用いて、シリコン酸化膜３１を堆積する。このプラズ
マＣＶＤ法による形成条件は、第１実施例の工程２と同
様である。
をマスクとして、Ｓｉ酸化膜１４を加工して第２の絶縁
層４を形成し、更に、Ａｌ合金膜１３を加工して第１の
配線層３を形成した後、フォトレジスト１８を除去す
る。 工程(4) （図６ｄ）：基板表面全域にプラズマＣＶＤ法
を用いて、シリコン酸化膜３１を堆積する。このプラズ
マＣＶＤ法による形成条件は、第１実施例の工程２と同
様である。
【００３５】工程(5) （図６ｅ）：堆積したＳｉ酸化膜
３１に異方性のエッチバックを施して第１の配線層（Ａ
ｌ合金膜３）及び第２の絶縁層（Ｓｉ酸化膜）４の側壁
を覆うようにサイドウォール２１を形成する。この際、
Ｓｉ酸化膜３１のエッチバック処理は、第１の配線層
（Ａｌ合金膜）３下側の第１の絶縁層（Ｓｉ窒化膜）２
の表面が露出するように行う。
３１に異方性のエッチバックを施して第１の配線層（Ａ
ｌ合金膜３）及び第２の絶縁層（Ｓｉ酸化膜）４の側壁
を覆うようにサイドウォール２１を形成する。この際、
Ｓｉ酸化膜３１のエッチバック処理は、第１の配線層
（Ａｌ合金膜）３下側の第１の絶縁層（Ｓｉ窒化膜）２
の表面が露出するように行う。
【００３６】工程(6) （図６ｆ）：基板表面全域にＴＥ
ＯＳオゾン系シリコン酸化膜１５を堆積する。ＴＥＯＳ
オゾン系シリコン酸化膜１５は、第１の絶縁層（Ｓｉ窒
化膜）２上と、第２の絶縁層（Ｓｉ酸化膜）４上とで
は、前述の表１に示すように、堆積速度が異なってい
て、第１の層（Ｓｉ窒化膜）２上の方が早く堆積され
る。この堆積速度の違いによって、ＴＥＯＳオゾン系シ
リコン酸化膜１５の堆積後の表面の段差が緩和される。
例えば、ＴＥＯＳオゾン系シリコン酸化膜１５を第１の
絶縁層（Ｓｉ窒化膜）２の上に１μｍだけ堆積させる
と、表１に示す速度比によって、第２の絶縁層（Ｓｉ酸
化膜）４の上にはＴＥＯＳオゾン系シリコン酸化膜１５
がほぼ０．８μｍだけ堆積されることになり、絶対段差
がほぼ０．２μｍだけ緩和される。
ＯＳオゾン系シリコン酸化膜１５を堆積する。ＴＥＯＳ
オゾン系シリコン酸化膜１５は、第１の絶縁層（Ｓｉ窒
化膜）２上と、第２の絶縁層（Ｓｉ酸化膜）４上とで
は、前述の表１に示すように、堆積速度が異なってい
て、第１の層（Ｓｉ窒化膜）２上の方が早く堆積され
る。この堆積速度の違いによって、ＴＥＯＳオゾン系シ
リコン酸化膜１５の堆積後の表面の段差が緩和される。
例えば、ＴＥＯＳオゾン系シリコン酸化膜１５を第１の
絶縁層（Ｓｉ窒化膜）２の上に１μｍだけ堆積させる
と、表１に示す速度比によって、第２の絶縁層（Ｓｉ酸
化膜）４の上にはＴＥＯＳオゾン系シリコン酸化膜１５
がほぼ０．８μｍだけ堆積されることになり、絶対段差
がほぼ０．２μｍだけ緩和される。
【００３７】工程(7) （図７ｇ）：ＴＥＯＳオゾン系シ
リコン酸化膜１５をエッチバックして第３の絶縁層５を
形成した後、第４の絶縁層６となるシリコン酸化膜を堆
積する。 工程(8) （図７ｈ）：第４の絶縁層（Ｓｉ酸化膜）６の
上に、アルミニウム膜１７を堆積し、更にその上にフォ
トリソグラフィ法によってフォトレジスト１９をパター
ン形成する。
リコン酸化膜１５をエッチバックして第３の絶縁層５を
形成した後、第４の絶縁層６となるシリコン酸化膜を堆
積する。 工程(8) （図７ｈ）：第４の絶縁層（Ｓｉ酸化膜）６の
上に、アルミニウム膜１７を堆積し、更にその上にフォ
トリソグラフィ法によってフォトレジスト１９をパター
ン形成する。
【００３８】工程(9) （図７ｉ）：フォトレジスト１９
をマスクとしてＡｌ合金膜１７をエッチング加工し、第
２の配線層７を形成した後に、フォトレジスト１９を除
去して、図４に示す配線構造を作製する。 （第３実施例）図８は本発明の第３実施例による配線構
造の模式的断面図である。上述した第１、第２実施例で
は、第１の配線層（Ａｌ合金膜）３に反射防止層を設け
ていない場合について説明した。以下に示す第３実施例
は、第１の配線層（Ａｌ合金膜３）に反射防止層を設け
ている例である。
をマスクとしてＡｌ合金膜１７をエッチング加工し、第
２の配線層７を形成した後に、フォトレジスト１９を除
去して、図４に示す配線構造を作製する。 （第３実施例）図８は本発明の第３実施例による配線構
造の模式的断面図である。上述した第１、第２実施例で
は、第１の配線層（Ａｌ合金膜）３に反射防止層を設け
ていない場合について説明した。以下に示す第３実施例
は、第１の配線層（Ａｌ合金膜３）に反射防止層を設け
ている例である。
【００３９】このように、反射防止層を設けることによ
り、リソグラフィ工程時において、露光光が下地に反射
してパターニング不良が発生することを防止している。
尚、本第３実施例において、第１、第２実施例と同一部
分には同一番号を付して説明を省略する。図８におい
て、第１の配線層（Ａｌ合金膜）３の上には、表面がフ
ッ化処理された窒化チタン膜からなる反射防止層４１が
形成されている。その他の構造及び各層（膜）の形成方
法は第１実施例や第２実施例と同じである。
り、リソグラフィ工程時において、露光光が下地に反射
してパターニング不良が発生することを防止している。
尚、本第３実施例において、第１、第２実施例と同一部
分には同一番号を付して説明を省略する。図８におい
て、第１の配線層（Ａｌ合金膜）３の上には、表面がフ
ッ化処理された窒化チタン膜からなる反射防止層４１が
形成されている。その他の構造及び各層（膜）の形成方
法は第１実施例や第２実施例と同じである。
【００４０】以下、図８に示す配線構造の作製手順につ
いて、それを工程順に示した図９〜図１１を参照して説
明する。 工程（図９ａ）：半導体基板１の上に、第１の絶縁層
２となるシリコン窒化膜を堆積する。 工程（図９ｂ）：第１の絶縁層（Ｓｉ窒化膜）２の上
にアルミニウム膜１３を形成した後、その上に、マグネ
トロンスパッタリング法を用いて、窒化チタン膜５１を
堆積する。そして、これらの上にフォトリソグラフィ法
によってフォトレジスト１８をパターン形成する。
いて、それを工程順に示した図９〜図１１を参照して説
明する。 工程（図９ａ）：半導体基板１の上に、第１の絶縁層
２となるシリコン窒化膜を堆積する。 工程（図９ｂ）：第１の絶縁層（Ｓｉ窒化膜）２の上
にアルミニウム膜１３を形成した後、その上に、マグネ
トロンスパッタリング法を用いて、窒化チタン膜５１を
堆積する。そして、これらの上にフォトリソグラフィ法
によってフォトレジスト１８をパターン形成する。
【００４１】工程（図９ｃ）：フォトレジスト１８を
マスクとして窒化チタン膜５１、Ａｌ膜１３を加工し、
反射防止層４１、第１の配線層３を形成した後、フォト
レジスト１８を除去する。 工程（図１０ｄ）：基板表面全域にプラズマＣＶＤ法
によりシリコン酸化膜３１を堆積する。
マスクとして窒化チタン膜５１、Ａｌ膜１３を加工し、
反射防止層４１、第１の配線層３を形成した後、フォト
レジスト１８を除去する。 工程（図１０ｄ）：基板表面全域にプラズマＣＶＤ法
によりシリコン酸化膜３１を堆積する。
【００４２】工程（図１０ｅ）：堆積したＳｉ酸化膜
３１に異方性のエッチバックを施して第１の配線層（Ａ
ｌ合金膜３）及び反射防止層（窒化チタン膜）４１の側
壁を覆うようにサイドウォール２１を形成する。この
際、Ｓｉ酸化膜３１のエッチバック処理は、第１の配線
層（Ａｌ膜）３下側の第１の絶縁層（Ｓｉ窒化膜）２の
表面が露出するように行う。
３１に異方性のエッチバックを施して第１の配線層（Ａ
ｌ合金膜３）及び反射防止層（窒化チタン膜）４１の側
壁を覆うようにサイドウォール２１を形成する。この
際、Ｓｉ酸化膜３１のエッチバック処理は、第１の配線
層（Ａｌ膜）３下側の第１の絶縁層（Ｓｉ窒化膜）２の
表面が露出するように行う。
【００４３】本第３実施例におけるサイドウォール２１
も、第２実施例と同様の効果を有するが、特に、この第
３実施例では、サイドウォール２１として、反射防止層
（窒化チタン膜）４１よりもＴＥＯＳオゾン系シリコン
酸化膜の堆積速度が早いプラズマＣＶＤ法にて形成した
Ｓｉ酸化膜を用いているので、第１の配線層（Ａｌ合
金）３の端部における第３の絶縁層（ＴＥＯＳオゾン系
シリコン酸化膜）５の成長を更に抑えることができ、隆
起部の発生度合いもより低くなる。
も、第２実施例と同様の効果を有するが、特に、この第
３実施例では、サイドウォール２１として、反射防止層
（窒化チタン膜）４１よりもＴＥＯＳオゾン系シリコン
酸化膜の堆積速度が早いプラズマＣＶＤ法にて形成した
Ｓｉ酸化膜を用いているので、第１の配線層（Ａｌ合
金）３の端部における第３の絶縁層（ＴＥＯＳオゾン系
シリコン酸化膜）５の成長を更に抑えることができ、隆
起部の発生度合いもより低くなる。
【００４４】そして、露出した反射防止層（窒化チタン
膜）４１の表面にフッ化処理を施す。このフッ化処理
は、ＴＥＯＳオゾン系シリコン酸化膜の堆積速度を低下
させるために行うものであって、例えば、ＣＦ4又はＣ2
Ｃ6等フッ素を含むガスの雰囲気で、反射防止層４１の
表面をプラズマ処理するという方法で行う。但し、本発
明者の実験によれば、堆積条件を調整することにより、
窒化チタン膜をフッ化処理しなくても、フッ化処理した
ものと同様の堆積速度を得られることが分かっている。
膜）４１の表面にフッ化処理を施す。このフッ化処理
は、ＴＥＯＳオゾン系シリコン酸化膜の堆積速度を低下
させるために行うものであって、例えば、ＣＦ4又はＣ2
Ｃ6等フッ素を含むガスの雰囲気で、反射防止層４１の
表面をプラズマ処理するという方法で行う。但し、本発
明者の実験によれば、堆積条件を調整することにより、
窒化チタン膜をフッ化処理しなくても、フッ化処理した
ものと同様の堆積速度を得られることが分かっている。
【００４５】工程（図１０ｆ）：上部全域にＴＥＯＳ
オゾン系シリコン酸化膜１５を堆積する。ＴＥＯＳオゾ
ン系シリコン酸化膜１５は、第１の絶縁層（Ｓｉ窒化
膜）２の上と、フッ化処理された反射防止層（窒化チタ
ン膜）４１の上とでは、前述の表１に示すように、堆積
速度が異なっていて、第１の絶縁層（Ｓｉ窒化膜）２の
上の方が早く堆積される。この堆積速度の違いによっ
て、ＴＥＯＳオゾン系シリコン酸化膜１５の堆積後の表
面の段差が緩和される。例えば、ＴＥＯＳオゾン系シリ
コン酸化膜１５を第１の絶縁層（Ｓｉ窒化膜）２の上に
１μｍだけ堆積させると、表１に示す速度比によって、
反射防止層（窒化チタン膜）４１の上にはＴＥＯＳオゾ
ン系シリコン酸化膜１５がほぼ０．４μｍだけ堆積され
ることになり、絶対段差がほぼ０．６μｍだけ緩和され
る。
オゾン系シリコン酸化膜１５を堆積する。ＴＥＯＳオゾ
ン系シリコン酸化膜１５は、第１の絶縁層（Ｓｉ窒化
膜）２の上と、フッ化処理された反射防止層（窒化チタ
ン膜）４１の上とでは、前述の表１に示すように、堆積
速度が異なっていて、第１の絶縁層（Ｓｉ窒化膜）２の
上の方が早く堆積される。この堆積速度の違いによっ
て、ＴＥＯＳオゾン系シリコン酸化膜１５の堆積後の表
面の段差が緩和される。例えば、ＴＥＯＳオゾン系シリ
コン酸化膜１５を第１の絶縁層（Ｓｉ窒化膜）２の上に
１μｍだけ堆積させると、表１に示す速度比によって、
反射防止層（窒化チタン膜）４１の上にはＴＥＯＳオゾ
ン系シリコン酸化膜１５がほぼ０．４μｍだけ堆積され
ることになり、絶対段差がほぼ０．６μｍだけ緩和され
る。
【００４６】工程（図１１ｇ）：ＴＥＯＳオゾン系シ
リコン酸化膜１５をエッチバックして第３の絶縁層５を
形成した後、プラズマＣＶＤ法によって第４の絶縁層６
となるシリコン酸化膜を堆積する。 工程（図１１ｈ）：第４の絶縁層（Ｓｉ酸化膜）６の
上に、Ａｌ合金膜１７を堆積し、更にその上にフォトリ
ソグラフィ法によってフォトレジスト１９をパターン形
成する。
リコン酸化膜１５をエッチバックして第３の絶縁層５を
形成した後、プラズマＣＶＤ法によって第４の絶縁層６
となるシリコン酸化膜を堆積する。 工程（図１１ｈ）：第４の絶縁層（Ｓｉ酸化膜）６の
上に、Ａｌ合金膜１７を堆積し、更にその上にフォトリ
ソグラフィ法によってフォトレジスト１９をパターン形
成する。
【００４７】工程（図１１ｉ）：最後に、フォトレジ
スト１９をマスクとしてＡｌ合金膜１７をエッチング加
工し、第２の配線層７を形成した後に、フォトレジスト
１９を除去して、図８に示す配線構造を作製する。 （第４実施例）ところで、以上の実施例（特に第１実施
例）にあっては、前述したように、ＴＥＯＳオゾン系シ
リコン酸化膜１５を堆積した際に、その表面の、下地配
線層の端部上に相当する個所に、小さな隆起部が発生す
ることがある。そして、このような隆起部を残したまま
ＴＥＯＳオゾン系シリコン酸化膜１５をエッチバックし
ても、表面の形状を引き継いでエッチバックされるの
で、この隆起部は解消されない。
スト１９をマスクとしてＡｌ合金膜１７をエッチング加
工し、第２の配線層７を形成した後に、フォトレジスト
１９を除去して、図８に示す配線構造を作製する。 （第４実施例）ところで、以上の実施例（特に第１実施
例）にあっては、前述したように、ＴＥＯＳオゾン系シ
リコン酸化膜１５を堆積した際に、その表面の、下地配
線層の端部上に相当する個所に、小さな隆起部が発生す
ることがある。そして、このような隆起部を残したまま
ＴＥＯＳオゾン系シリコン酸化膜１５をエッチバックし
ても、表面の形状を引き継いでエッチバックされるの
で、この隆起部は解消されない。
【００４８】以下、化学的機械研摩法を利用した第４の
実施例を、図１２に示す工程断面図に従って説明する。
尚、上述の実施例と同じ構成については同じ符号を用い
説明を省略する。また、各層（膜）の形成方法も上述の
実施例と同じである。 工程I（図１２Ａ）：半導体基板１上に、第１の絶縁層
２となるシリコン窒化膜を堆積する。更に、第１の絶縁
層（Ｓｉ窒化膜）２上にアルミニウム膜１３を形成した
後、その上に、窒化チタン膜５１を堆積する。そして、
これらの上にフォトリソグラフィ法によってフォトレジ
ストをパターン形成する。
実施例を、図１２に示す工程断面図に従って説明する。
尚、上述の実施例と同じ構成については同じ符号を用い
説明を省略する。また、各層（膜）の形成方法も上述の
実施例と同じである。 工程I（図１２Ａ）：半導体基板１上に、第１の絶縁層
２となるシリコン窒化膜を堆積する。更に、第１の絶縁
層（Ｓｉ窒化膜）２上にアルミニウム膜１３を形成した
後、その上に、窒化チタン膜５１を堆積する。そして、
これらの上にフォトリソグラフィ法によってフォトレジ
ストをパターン形成する。
【００４９】フォトレジストをマスクとして窒化チタン
膜５１、Ａｌ膜１３を配線形状に加工した後、フォトレ
ジストを除去する。そして、露出した窒化チタン膜５１
の表面にフッ化処理を施す。 工程II（図１２Ｂ）：上部全域にＴＥＯＳオゾン系シリ
コン酸化膜１５を堆積する。ＴＥＯＳオゾン系シリコン
酸化膜１５は、第１の絶縁層（Ｓｉ窒化膜）２の上と、
フッ化処理された窒化チタン膜５１の上とでは、前述の
表１に示すように、堆積速度が異なっていて、第１の絶
縁層（Ｓｉ窒化膜）２の上の方が早く堆積される。この
堆積速度の違いによって、ＴＥＯＳオゾン系シリコン酸
化膜１５の堆積後の表面の段差が緩和される。
膜５１、Ａｌ膜１３を配線形状に加工した後、フォトレ
ジストを除去する。そして、露出した窒化チタン膜５１
の表面にフッ化処理を施す。 工程II（図１２Ｂ）：上部全域にＴＥＯＳオゾン系シリ
コン酸化膜１５を堆積する。ＴＥＯＳオゾン系シリコン
酸化膜１５は、第１の絶縁層（Ｓｉ窒化膜）２の上と、
フッ化処理された窒化チタン膜５１の上とでは、前述の
表１に示すように、堆積速度が異なっていて、第１の絶
縁層（Ｓｉ窒化膜）２の上の方が早く堆積される。この
堆積速度の違いによって、ＴＥＯＳオゾン系シリコン酸
化膜１５の堆積後の表面の段差が緩和される。
【００５０】この際、ＴＥＯＳオゾン系シリコン酸化膜
１５の表面には、下地配線の両端部上に該当する個所
に、小さな隆起部５２・・が発生する。すなわち、ＴＥ
ＯＳオゾン系シリコン酸化膜１５は、その成長が配線層
の上部では窒化チタン膜５１の存在により抑えられてい
るが、Ａｌ膜１３の側壁部はＡｌが露出したままであ
る。従って、Ａｌ膜１３の端部では、ＴＥＯＳオゾン系
シリコン酸化膜１５が、第１の絶縁層（Ｓｉ窒化膜）２
の持つ堆積速度による成長に、Ａｌ自身が持つ堆積速度
による成長が加わり、部分的に隆起部が発生する。
１５の表面には、下地配線の両端部上に該当する個所
に、小さな隆起部５２・・が発生する。すなわち、ＴＥ
ＯＳオゾン系シリコン酸化膜１５は、その成長が配線層
の上部では窒化チタン膜５１の存在により抑えられてい
るが、Ａｌ膜１３の側壁部はＡｌが露出したままであ
る。従って、Ａｌ膜１３の端部では、ＴＥＯＳオゾン系
シリコン酸化膜１５が、第１の絶縁層（Ｓｉ窒化膜）２
の持つ堆積速度による成長に、Ａｌ自身が持つ堆積速度
による成長が加わり、部分的に隆起部が発生する。
【００５１】工程III（図１２Ｃ）：化学的機械研摩法
を用いて、ＴＥＯＳオゾン系シリコン酸化膜１５の表面
を研摩して、前記隆起部５２・・を除去する。 工程IV（図１２Ｄ）：研摩によってＴＥＯＳオゾン系シ
リコン酸化膜１５の表面にダメージ層が形成されること
があるので、これをカバーするために、表面全体に、プ
ラズマＣＶＤ法により第４の絶縁層６となるシリコン酸
化膜を堆積する。
を用いて、ＴＥＯＳオゾン系シリコン酸化膜１５の表面
を研摩して、前記隆起部５２・・を除去する。 工程IV（図１２Ｄ）：研摩によってＴＥＯＳオゾン系シ
リコン酸化膜１５の表面にダメージ層が形成されること
があるので、これをカバーするために、表面全体に、プ
ラズマＣＶＤ法により第４の絶縁層６となるシリコン酸
化膜を堆積する。
【００５２】その後は、図示しないが、第４の絶縁層
（Ｓｉ酸化膜）６の上に、Ａｌ合金膜を形成し、配線パ
ターンとして加工する。尚、前記工程IIIと工程IVとの
間に、上述の実施例と同様に、ＴＥＯＳオゾン系シリコ
ン酸化膜１５をエッチバックして第３の絶縁層を形成す
る工程を行ってもよい。
（Ｓｉ酸化膜）６の上に、Ａｌ合金膜を形成し、配線パ
ターンとして加工する。尚、前記工程IIIと工程IVとの
間に、上述の実施例と同様に、ＴＥＯＳオゾン系シリコ
ン酸化膜１５をエッチバックして第３の絶縁層を形成す
る工程を行ってもよい。
【００５３】（第５実施例）第５の実施例として、ＣＭ
Ｐ法による研摩で配線材が露出しないようにするため
に、研摩シロとして、研摩の前にプラズマ酸化膜を堆積
させる例を図１３に示す工程断面図に従って説明する。
尚、上述の実施例と同じ構成については同じ符号を用い
説明を省略する。また、各層（膜）の形成方法も上述の
実施例と同じである。
Ｐ法による研摩で配線材が露出しないようにするため
に、研摩シロとして、研摩の前にプラズマ酸化膜を堆積
させる例を図１３に示す工程断面図に従って説明する。
尚、上述の実施例と同じ構成については同じ符号を用い
説明を省略する。また、各層（膜）の形成方法も上述の
実施例と同じである。
【００５４】工程i（図１３Ａ）：第４実施例の工程I及
び工程IIと同様の手法で、基板の上部全域にＴＥＯＳオ
ゾン系シリコン酸化膜１５を堆積する。 工程ii（図１３Ｂ）：ＴＥＯＳオゾン系シリコン酸化膜
１５の上に、プラズマＣＶＤ法により第５の絶縁層５３
となるシリコン酸化膜を２００〜５００ｎｍ堆積する。
この第５の絶縁層５３はＣＭＰ法による研摩時の研摩シ
ロとなる。
び工程IIと同様の手法で、基板の上部全域にＴＥＯＳオ
ゾン系シリコン酸化膜１５を堆積する。 工程ii（図１３Ｂ）：ＴＥＯＳオゾン系シリコン酸化膜
１５の上に、プラズマＣＶＤ法により第５の絶縁層５３
となるシリコン酸化膜を２００〜５００ｎｍ堆積する。
この第５の絶縁層５３はＣＭＰ法による研摩時の研摩シ
ロとなる。
【００５５】工程iii（図１３Ｃ）：化学的機械研摩法
を用いて、第５の絶縁層５３の表面を研摩して平坦化さ
せる。 工程iV（図１３Ｄ）：研摩によって第５の絶縁層５３の
表面にダメージ層が形成されることがあるので、これを
カバーするために、表面全体に、プラズマＣＶＤ法によ
り第６の絶縁層５４となるシリコン酸化膜を堆積する。
を用いて、第５の絶縁層５３の表面を研摩して平坦化さ
せる。 工程iV（図１３Ｄ）：研摩によって第５の絶縁層５３の
表面にダメージ層が形成されることがあるので、これを
カバーするために、表面全体に、プラズマＣＶＤ法によ
り第６の絶縁層５４となるシリコン酸化膜を堆積する。
【００５６】その後は、図示しないが、第６の絶縁層
（Ｓｉ酸化膜）５４の上に、Ａｌ合金膜を形成し、配線
パターンとして加工する。これら第４及び第５実施例の
ように、ＣＭＰ法を用いた研摩は、その研摩速度が、研
摩器具により基板を押さえ付ける圧力に比例するため
に、研摩しようとする個所の凹凸面の大きさによって変
化し、研摩後の膜厚にバラツキが生じやすいが、本発明
で発生する程度の隆起部を研摩するぶんには、何ら支障
はない。
（Ｓｉ酸化膜）５４の上に、Ａｌ合金膜を形成し、配線
パターンとして加工する。これら第４及び第５実施例の
ように、ＣＭＰ法を用いた研摩は、その研摩速度が、研
摩器具により基板を押さえ付ける圧力に比例するため
に、研摩しようとする個所の凹凸面の大きさによって変
化し、研摩後の膜厚にバラツキが生じやすいが、本発明
で発生する程度の隆起部を研摩するぶんには、何ら支障
はない。
【００５７】従って、本発明のように、下地膜の材質を
調整してＴＥＯＳオゾン系シリコン酸化膜１５を堆積さ
せる手法にあっては、ＴＥＯＳオゾン系シリコン酸化膜
１５の表面に大きな凹凸を発生させることなく、せいぜ
い隆起部５２のような小さなものが発生するのみである
ので、ＣＭＰ法により良好な研摩効果を得ることができ
る。
調整してＴＥＯＳオゾン系シリコン酸化膜１５を堆積さ
せる手法にあっては、ＴＥＯＳオゾン系シリコン酸化膜
１５の表面に大きな凹凸を発生させることなく、せいぜ
い隆起部５２のような小さなものが発生するのみである
ので、ＣＭＰ法により良好な研摩効果を得ることができ
る。
【００５８】また、上述した各実施例では、平坦性に優
れた層間絶縁膜を形成できるので、この上に形成する配
線層のパターニングが安定して、配線層自体の信頼性も
向上する。また、薄いシリコン窒化膜を層間膜中に形成
しているので、水分の下層への透過が抑制されて、下側
のトランジスタの信頼性も向上する。尚、本発明は以上
の実施例に限定されるものではなく、以下のように実施
してもよい。
れた層間絶縁膜を形成できるので、この上に形成する配
線層のパターニングが安定して、配線層自体の信頼性も
向上する。また、薄いシリコン窒化膜を層間膜中に形成
しているので、水分の下層への透過が抑制されて、下側
のトランジスタの信頼性も向上する。尚、本発明は以上
の実施例に限定されるものではなく、以下のように実施
してもよい。
【００５９】ａ）上述した各実施例においては、有機シ
ラン−オゾン系のシリコン酸化膜としてＴＥＯＳオゾン
系シリコン酸化膜を用いたが、これ以外にもＴＭＯＳ
（Tetra Methoxy Silane）、ＴＥＯＦＳ（Triethoxy Fl
uoro Silane）、アルコキシ基又はフッ素を含む基を有
する有機シランとオゾンなどでも同様の効果を得ること
ができる。
ラン−オゾン系のシリコン酸化膜としてＴＥＯＳオゾン
系シリコン酸化膜を用いたが、これ以外にもＴＭＯＳ
（Tetra Methoxy Silane）、ＴＥＯＦＳ（Triethoxy Fl
uoro Silane）、アルコキシ基又はフッ素を含む基を有
する有機シランとオゾンなどでも同様の効果を得ること
ができる。
【００６０】ｂ）上述した各実施例においては、ＴＥＯ
Ｓオゾン系シリコン酸化膜の堆積速度が速い層としてシ
リコン窒化膜を用いたが、表面を窒化処理したシリコン
酸化膜を用いても、表１に示すように、ＴＥＯＳオゾン
系シリコン酸化膜の堆積速度は速いので、同様の効果を
奏することはもちろんである。その他、表１に示すＴＥ
ＯＳオゾン系シリコン酸化膜の堆積速度が速い層と遅い
層とを適宜組み合わせて用いればよい。
Ｓオゾン系シリコン酸化膜の堆積速度が速い層としてシ
リコン窒化膜を用いたが、表面を窒化処理したシリコン
酸化膜を用いても、表１に示すように、ＴＥＯＳオゾン
系シリコン酸化膜の堆積速度は速いので、同様の効果を
奏することはもちろんである。その他、表１に示すＴＥ
ＯＳオゾン系シリコン酸化膜の堆積速度が速い層と遅い
層とを適宜組み合わせて用いればよい。
【００６１】ｃ）上述の実施例は、第１層配線と第２層
配線との間の層間絶縁膜の平坦化について説明したが、
それより上の配線間に適用してもよい。例えば、上述し
た各実施例において、第２の配線層７より下側に第１の
絶縁層２と同じシリコン窒化膜（または表面を窒化処理
したシリコン酸化膜）を設けておけば、第２の配線層７
の上側の絶縁層の平坦化を図ることができ、更なる配線
層の多層化にも同様に対応できる。
配線との間の層間絶縁膜の平坦化について説明したが、
それより上の配線間に適用してもよい。例えば、上述し
た各実施例において、第２の配線層７より下側に第１の
絶縁層２と同じシリコン窒化膜（または表面を窒化処理
したシリコン酸化膜）を設けておけば、第２の配線層７
の上側の絶縁層の平坦化を図ることができ、更なる配線
層の多層化にも同様に対応できる。
【００６２】ｄ）スパッタリングの方法として、マグネ
トロンスパッタリング以外に、ダイオードスパッタリン
グ、高周波スパッタリング、四極スパッタリングなどの
ようなものであってもよい。 ｅ）ＴＥＯＳオゾン系シリコン酸化膜の堆積速度が遅い
膜としてのシリコン酸化膜４はプラズマＣＶＤ法により
形成したが、減圧ＣＶＤ法、常圧ＣＶＤ法などの方法で
形成しても同様の性質を得ることができる。
トロンスパッタリング以外に、ダイオードスパッタリン
グ、高周波スパッタリング、四極スパッタリングなどの
ようなものであってもよい。 ｅ）ＴＥＯＳオゾン系シリコン酸化膜の堆積速度が遅い
膜としてのシリコン酸化膜４はプラズマＣＶＤ法により
形成したが、減圧ＣＶＤ法、常圧ＣＶＤ法などの方法で
形成しても同様の性質を得ることができる。
【００６３】ｆ）シリコン酸化膜６、５４はＣＶＤ以外
の方法（スパッタ法や蒸着法などのＰＶＤ法、酸化法）
によって形成してもよい。 ｇ）シリコン酸化膜６、５４を他の絶縁膜（各種シリケ
ートガラス、アルミナ、シリコン窒化膜、チタン酸化
膜）などに置き換えてもよい。
の方法（スパッタ法や蒸着法などのＰＶＤ法、酸化法）
によって形成してもよい。 ｇ）シリコン酸化膜６、５４を他の絶縁膜（各種シリケ
ートガラス、アルミナ、シリコン窒化膜、チタン酸化
膜）などに置き換えてもよい。
【００６４】
【発明の効果】以上のように、本発明では、配線層間の
凹部の絶縁層として有機シラン−オゾン系のシリコン酸
化膜の堆積速度が速い、シリコン窒化膜または表面を窒
化処理したシリコン酸化膜等の膜を用い、配線層上側の
絶縁層として有機シラン−オゾン系のシリコン酸化膜の
堆積速度が遅い、プラズマＣＶＤ法によるシリコン酸化
膜、反射防止層としての窒化チタン膜等の膜を用いるの
で、有機シラン−オゾン系のシリコン酸化膜を堆積する
工程においてその平坦性を促進できる。
凹部の絶縁層として有機シラン−オゾン系のシリコン酸
化膜の堆積速度が速い、シリコン窒化膜または表面を窒
化処理したシリコン酸化膜等の膜を用い、配線層上側の
絶縁層として有機シラン−オゾン系のシリコン酸化膜の
堆積速度が遅い、プラズマＣＶＤ法によるシリコン酸化
膜、反射防止層としての窒化チタン膜等の膜を用いるの
で、有機シラン−オゾン系のシリコン酸化膜を堆積する
工程においてその平坦性を促進できる。
【００６５】その結果、工程の増加、複雑化を招くこと
なく、層間絶縁膜の平坦化を実現でき、この上に形成さ
れる配線層のパターニングが安定して、配線の信頼性が
向上し、信頼性が高い半導体デバイス等を高い歩留まり
にて提供することができる。上記の効果に加えて、請求
項５及び９に記載の発明にあっては、有機シラン−オゾ
ン系のシリコン酸化膜を堆積した際に生じることのある
隆起部の発生度合いを軽減することができ、更なる平坦
化を実現できる。
なく、層間絶縁膜の平坦化を実現でき、この上に形成さ
れる配線層のパターニングが安定して、配線の信頼性が
向上し、信頼性が高い半導体デバイス等を高い歩留まり
にて提供することができる。上記の効果に加えて、請求
項５及び９に記載の発明にあっては、有機シラン−オゾ
ン系のシリコン酸化膜を堆積した際に生じることのある
隆起部の発生度合いを軽減することができ、更なる平坦
化を実現できる。
【００６６】また、請求項１０乃至１２に記載の発明に
あっては、有機シラン−オゾン系のシリコン酸化膜を堆
積した際に生じることのある隆起部をも解消するもので
あるので、平坦性はより良好である。
あっては、有機シラン−オゾン系のシリコン酸化膜を堆
積した際に生じることのある隆起部をも解消するもので
あるので、平坦性はより良好である。
【図１】本発明の第１実施例の半導体装置の配線構造を
示す模式的断面図である。
示す模式的断面図である。
【図２】図１に示す配線構造の作製工程を示す断面図で
ある。
ある。
【図３】図１に示す配線構造の作製工程を示す断面図で
ある。
ある。
【図４】本発明の第２実施例の半導体装置の配線構造を
示す模式的断面図である。
示す模式的断面図である。
【図５】図４に示す配線構造の作製工程を示す断面図で
ある。
ある。
【図６】図４に示す配線構造の作製工程を示す断面図で
ある。
ある。
【図７】図４に示す配線構造の作製工程を示す断面図で
ある。
ある。
【図８】本発明の第３実施例の半導体装置の配線構造を
示す模式的断面図である。
示す模式的断面図である。
【図９】図８に示す配線構造の作製工程を示す断面図で
ある。
ある。
【図１０】図８に示す配線構造の作製工程を示す断面図
である。
である。
【図１１】図８に示す配線構造の作製工程を示す断面図
である。
である。
【図１２】本発明の第４実施例の半導体装置の配線構造
の作製工程を示す断面図である。
の作製工程を示す断面図である。
【図１３】本発明の第５実施例の半導体装置の配線構造
の作製工程を示す断面図である。
の作製工程を示す断面図である。
１ 半導体基板（シリコン基板） ２ 第１の絶縁層（シリコン窒化膜）（第１の層） ３ 第１の配線層（アルミニウム膜） ４ 第２の絶縁層（シリコン酸化膜）（第２の層） ５ 第３の絶縁層（ＴＥＯＳオゾン系シリコン酸化膜） ６ 第４の絶縁層（シリコン酸化膜） ７ 第２の配線層（アルミニウム膜） １５ ＴＥＯＳオゾン系シリコン酸化膜（有機シラン−
オゾン系のシリコン酸化膜） ２１ サイドウォール（シリコン酸化膜）（バッファ
部） ４１ 反射防止層（窒化チタン膜）（第２の層） ５２ 隆起部 ５３ 第５の絶縁層（シリコン酸化膜） ５４ 第６の絶縁層（シリコン酸化膜）
オゾン系のシリコン酸化膜） ２１ サイドウォール（シリコン酸化膜）（バッファ
部） ４１ 反射防止層（窒化チタン膜）（第２の層） ５２ 隆起部 ５３ 第５の絶縁層（シリコン酸化膜） ５４ 第６の絶縁層（シリコン酸化膜）
フロントページの続き (72)発明者 渡辺 裕之 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 秋月 誠 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (12)
- 【請求項１】 第１の層と、この第１の層とは有機シラ
ン−オゾン系のシリコン酸化膜の堆積速度が異なる第２
の層とを有することを特徴とする半導体装置。 - 【請求項２】 導電層の下側に、有機シラン−オゾン系
のシリコン酸化膜が堆積される第１の層を有し、前記導
電層の上側に、前記第１の層とは有機シラン−オゾン系
のシリコン酸化膜の堆積速度が異なる材質からなる第２
の層を有することを特徴とした半導体装置。 - 【請求項３】 複数の導電層間を絶縁する層間絶縁膜の
平坦化を図るために有機シラン−オゾン系のシリコン酸
化膜を用いた半導体装置において、第１の層の上に所定
間隔を隔ててパターン形成された第１の導電層と、この
第１の導電層の上に形成された第２の層と、前記第１の
層が形成されていない領域に形成された有機シラン−オ
ゾン系のシリコン酸化膜と、前記第２の層及び有機シラ
ン−オゾン系のシリコン酸化膜上に形成された層間絶縁
膜と、この層間絶縁膜上に形成された第２の導電層とを
有し、前記第２の層として前記第１の層より有機シラン
−オゾン系のシリコン酸化膜の堆積速度が遅い材質を用
いたことを特徴とする半導体装置。 - 【請求項４】 前記第１の層が、シリコン基板、シリコ
ン窒化膜又は表面を窒化処理したシリコン酸化膜である
ことを特徴とした請求項１乃至３のいずれか１項に記載
の半導体装置。 - 【請求項５】 前記第２の層の下の導電層の側壁に、有
機シラン−オゾン系のシリコン酸化膜の堆積速度が、前
記第１の層よりも遅く且つ前記第２の層と同じか又は第
２の層よりも早い材質からなるバッファ部を設けたこと
を特徴とする請求項２又は３に記載の半導体装置。 - 【請求項６】 有機シラン−オゾン系のシリコン酸化膜
を用いて複数の導電層間を絶縁する層間絶縁膜の平坦化
を図る半導体装置の製造方法において、材質が異なる２
種類の層の上に、有機シラン−オゾン系のシリコン酸化
膜をその堆積速度を異ならせて同時に堆積する工程を有
することを特徴とする半導体装置の製造方法。 - 【請求項７】 前記２種類の層のうち、高い位置にある
層として、低い位置にある層より有機シラン−オゾン系
のシリコン酸化膜の堆積速度が遅い材質を用いたことを
特徴とする請求項６に記載の半導体装置の製造方法。 - 【請求項８】 有機シラン−オゾン系のシリコン酸化膜
を用いて複数の導電層間を絶縁する層間絶縁膜の平坦化
を図る半導体装置の製造方法において、半導体基板上に
第１の層を形成する工程と、この第１の層の上に導電層
及び第２の層をパターン形成する工程と、前記第１の層
及び第２の層の上に有機シラン−オゾン系のシリコン酸
化膜を、前記第１の層の上より前記第２の層の上でのそ
の堆積速度を遅くして同時に形成する工程とを有するこ
とを特徴とした半導体装置の製造方法。 - 【請求項９】 前記有機シラン−オゾン系のシリコン酸
化膜を堆積する工程よりも前に、前記導電層の側壁に、
有機シラン−オゾン系のシリコン酸化膜の堆積速度が、
前記第１の層よりも遅く且つ前記第２の層と同じか又は
第２の層よりも早い材質からなるバッファ部を設ける工
程を行うことを特徴とした請求項８に記載の半導体装置
の製造方法。 - 【請求項１０】 前記有機シラン−オゾン系のシリコン
酸化膜を形成する工程の後に、この有機シラン−オゾン
系のシリコン酸化膜の表面を研摩する工程を行うことを
特徴とした請求項６乃至９のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項１１】 前記有機シラン−オゾン系のシリコン
酸化膜を形成する工程の後に、このシリコン酸化膜の上
に絶縁膜を形成する工程と、この絶縁膜の表面を研摩す
る工程を行うことを特徴とした請求項６乃至９のいずれ
か１項に記載の半導体装置の製造方法。 - 【請求項１２】 前記研摩工程は、化学的機械研摩法に
より行うことを特徴とした請求項１０又は１１に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7118559A JPH0837187A (ja) | 1994-05-19 | 1995-05-17 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-105724 | 1994-05-19 | ||
| JP10572494 | 1994-05-19 | ||
| JP7118559A JPH0837187A (ja) | 1994-05-19 | 1995-05-17 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837187A true JPH0837187A (ja) | 1996-02-06 |
Family
ID=26445966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7118559A Pending JPH0837187A (ja) | 1994-05-19 | 1995-05-17 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837187A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913993B2 (en) | 1998-06-30 | 2005-07-05 | United Microelectronics Corp. | Chemical-mechanical polishing method |
| KR100524907B1 (ko) * | 1998-08-10 | 2005-12-21 | 삼성전자주식회사 | 반도체장치의 금속배선 형성방법 |
| US7259441B2 (en) | 2001-03-01 | 2007-08-21 | Infineon Technologies Ag | Hollow structure in an integrated circuit and method for producing such a hollow structure in an integrated circuit |
| WO2009013849A1 (ja) * | 2007-07-26 | 2009-01-29 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04356945A (ja) * | 1991-06-01 | 1992-12-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05206110A (ja) * | 1992-01-29 | 1993-08-13 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| JPH05218210A (ja) * | 1992-02-03 | 1993-08-27 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| JPH05304213A (ja) * | 1992-04-15 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
| JPH0684902A (ja) * | 1992-09-04 | 1994-03-25 | Kawasaki Steel Corp | 絶縁膜の平坦化方法 |
| JPH06318583A (ja) * | 1993-04-30 | 1994-11-15 | Oki Electric Ind Co Ltd | ウエハ表面の平坦化方法及びその方法に用いる化学的機械研磨装置 |
| JPH06349830A (ja) * | 1993-06-08 | 1994-12-22 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH07147281A (ja) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1995
- 1995-05-17 JP JP7118559A patent/JPH0837187A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04356945A (ja) * | 1991-06-01 | 1992-12-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05206110A (ja) * | 1992-01-29 | 1993-08-13 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| JPH05218210A (ja) * | 1992-02-03 | 1993-08-27 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| JPH05304213A (ja) * | 1992-04-15 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
| JPH0684902A (ja) * | 1992-09-04 | 1994-03-25 | Kawasaki Steel Corp | 絶縁膜の平坦化方法 |
| JPH06318583A (ja) * | 1993-04-30 | 1994-11-15 | Oki Electric Ind Co Ltd | ウエハ表面の平坦化方法及びその方法に用いる化学的機械研磨装置 |
| JPH06349830A (ja) * | 1993-06-08 | 1994-12-22 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH07147281A (ja) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913993B2 (en) | 1998-06-30 | 2005-07-05 | United Microelectronics Corp. | Chemical-mechanical polishing method |
| US7335598B2 (en) | 1998-06-30 | 2008-02-26 | United Microelectronics Corp. | Chemical-mechanical polishing method |
| US7947603B2 (en) | 1998-06-30 | 2011-05-24 | United Microelectronics Corp. | Chemical-mechanical polishing method |
| US8389410B2 (en) | 1998-06-30 | 2013-03-05 | United Microelectronics Corp. | Chemical mechanical polishing method |
| KR100524907B1 (ko) * | 1998-08-10 | 2005-12-21 | 삼성전자주식회사 | 반도체장치의 금속배선 형성방법 |
| US7259441B2 (en) | 2001-03-01 | 2007-08-21 | Infineon Technologies Ag | Hollow structure in an integrated circuit and method for producing such a hollow structure in an integrated circuit |
| WO2009013849A1 (ja) * | 2007-07-26 | 2009-01-29 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
| US8101502B2 (en) | 2007-07-26 | 2012-01-24 | Sharp Kabushiki Kaisha | Semiconductor device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335964B2 (en) | Semiconductor structures | |
| US20100009543A1 (en) | Method For Manufacturing Semiconductor Device | |
| JPH04218915A (ja) | 半導体装置の製造方法 | |
| US6211078B1 (en) | Method of improving resist adhesion for use in patterning conductive layers | |
| JP2002353161A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4540847B2 (ja) | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 | |
| JPH0837187A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JP3636887B2 (ja) | 半導体基板の平坦化方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001196376A (ja) | 半導体装置の製造方法 | |
| JP2874233B2 (ja) | ドライエッチング方法 | |
| JPH08130248A (ja) | 膜の形成方法及び半導体装置の製造方法 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| KR20030052665A (ko) | 나노 크기의 스페이스 패턴 형성 방법 | |
| KR100713896B1 (ko) | 절연막 형성방법 | |
| JPH03152925A (ja) | 半導体装置の製造方法 | |
| US7051454B2 (en) | Method for etching a metal layer in a semiconductor device | |
| JPH0864580A (ja) | 半導体装置の製造方法 | |
| JPH07122634A (ja) | 半導体装置 | |
| TW201935564A (zh) | 用於蝕刻遮罩與鰭片結構形成之方法 | |
| JP2002246387A (ja) | 半導体装置の製造方法 | |
| KR101102967B1 (ko) | 반도체 소자 제조 방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 |