JPH01112779A - 定電圧ダイオード及びその製造方法 - Google Patents

定電圧ダイオード及びその製造方法

Info

Publication number
JPH01112779A
JPH01112779A JP26920687A JP26920687A JPH01112779A JP H01112779 A JPH01112779 A JP H01112779A JP 26920687 A JP26920687 A JP 26920687A JP 26920687 A JP26920687 A JP 26920687A JP H01112779 A JPH01112779 A JP H01112779A
Authority
JP
Japan
Prior art keywords
conductivity type
diffusion region
impurity diffusion
type impurity
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26920687A
Other languages
English (en)
Inventor
Mamoru Ishikiriyama
衛 石切山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP26920687A priority Critical patent/JPH01112779A/ja
Publication of JPH01112779A publication Critical patent/JPH01112779A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の定電圧ダイオード及びその製造方
法に関するものである。
〔従来の技術〕
従来、この檜の定電圧ダイオードは、「特公昭61−5
6631号」に開示されるものがIJ)、これを第4図
乃至第9図に基づいて説明する。
尚、第4図は定電圧ダイオードの断面図、第5図は同平
面図、第6図は雑音電圧−電流特性図。
第7図は電流−電圧特性図、第8図は別従来例の定電圧
ダイオードの断面図及び第9図は同平面図である。
即ち、第4図及び第5図に示す如<、N型エピタキシャ
ル層lに2塁不純物拡散領域CNPN型トランジスタの
ペース拡散領域)2を形成し、次いで、このpm拡散領
域2に全て含まれ、る様に。
且つ高不純物濃度のN型拡散領域CNPN型トランジス
タのエミッタ拡散領域ン3を形成し、電極引き出し窓4
及び5が各々前記領域2及び3に設けられている。
又、第5図に示す如く、このダイオードの逆方向の降服
は、A−B−C−Dの近傍で起こって居り、この場合の
雑音電圧−電流特性を第6図において見ると、正常なも
のは点線で示す様に電流密度の増加に伴い雑音電圧は減
少するが、この構造のダイオードではかなシの頻度で実
線で示す様に山CM、、N、)ができる場合がある。こ
の山の位置は不規則で複数個現われている。
この時の電流−電圧特性を調べると、第7図の実線の様
に屈折点(Ms 、Nt )を有して居り、MlとMs
 −N+とN、とが夫々対応している。そして、正常の
場合は点線で示す様に屈折点を有していない。
又、定電圧ダイオードの逆方向電流−電圧特性において
、屈折点が現われるのは、接合の局部で降服が起こって
いるためであり、これは通常、接合の角部で電界集中し
易く、円筒接合で降服する以前に球面接合、所謂接合の
角部より降服が始まることと、第5図の拡散窓6t−通
して第4図のN型高不純物拡散領域3が形成される工程
において、前記拡散窓6の角部付近にSin、及びSi
の熱膨張係数の差異による応力が集中し、拡散・酸化工
程後に角部付近く結晶欠陥が誘発され、マイクログラズ
マが発生するためである。
更に、第8図及び第9図は、前述した定電圧ダイオード
の局部降服の問題点を解決した改良型定電圧ダイオード
である。即ち、このダイオードでは、N型エピタキシャ
ル層11にP型不純物拡散領域12が形成され、このP
型拡散領域12の拡散窓13の一辺に対向した長辺を有
する拡散窓14を通して高不純物濃度のN型拡散領域1
5が形成されている。この時のツェナー電圧を決定する
接合は、第9図における点線X−Yの近傍であるため拡
散窓13の角部における応力の影響がなく。
正常なツェナー電圧−電流特性が得られる。
〔発明が解決しようとする問題点〕
然し乍ら、上述した従来の定電圧ダイオードにおいては
、いずれも接合の降服がシリコンの表面に沿って生じる
友め、接合の降服は前記表面の影響を受けることになる
。よって、この様な表面降服デバイスにおいては、降服
時にマイクログッズマが発生し易く降服電圧、所謂基準
電圧は、通常雑音が多く、長時間の安定性がないという
問題点が6つ比。又、前記表面は、その上に通常形成さ
れる5iO1膜或いはSi/SiO,界面における汚染
に特に敏感であるため、短期間の不安定性?ターンオン
ドリフト効果が基準電圧に影響し、デバイスの汎用性が
悪いという問題点かあつ友。
本発明の目的は、異面降服による基準電圧の雑音の発生
及び表面汚染による基準電圧のドリフト効果が防止でき
る定電圧ダイオード及びその製造方法を提供するもので
ある。
〔問題点を解決する九めの手段〕
本発明は上述した目的を達成するため、第1導電型半導
体層の主表面上に、第1の絶縁膜を形成後、通常のホト
エツチングを以て開口部を形成する工程と、該開口部よ
り不純物を注入して、第2導電型不純物拡散領域を形成
する工程と、前記第1の絶縁膜を除去後、前記第1導電
を半導体層の主表面上に、前記第1導電を半導体層と同
一導電率の第1導電型エピタキシャル層を形成する工程
と、該第1導電型エビタ午シヤル層の主表面上に1第2
の絶縁膜を形成した後、通常のホトエツチングを以て前
記第2導電型不純物拡散領域に接すると共に、角部は前
記第2導電型不純物拡散領域内に含まれない開口部を形
成する工程と、該開口部より不純物を注入して、前記第
1導電型半導体層よりも高濃度で前記第1導電型エピタ
キシャル層より厚い第1導電型不純物拡散領域を形成す
る工程と、前記第2の絶縁膜を除去後、前記第1導電型
エビタ午シヤル層の主表面上に、第3の絶縁膜を形成し
、通常のホトエツチングを以て前記第3の絶縁膜の前記
第2及び第1導電型不純物拡散領域上の部分を夫々開口
し、電極引き出しの窓を形成する工程とを含むものであ
る。
〔作用〕
本発明においては、第1導電型半導体層上に、第2導電
型不純物拡散領域と第1導電型エビタ午シヤル層とを順
次形成し、拡散窓(開口部)の角部が第2導電型不純物
拡散領域に含まれず、拡散窓の以下にてPN接合を形成
するので、第1導電型エピタキシャル層により第2導電
型不純物拡散領域の濃度のピーク及び接合の降服は同領
域内部において生じると共に、拡散窓角部における応力
の影響は防止される。
〔実施例〕
以下1本発明の定電圧ダイオード及びその製造方法に係
る一実施例を第1図乃至第3図に基づいて説明する。
尚、第1図は定電圧ダイオードの製造工程図、第2図は
同ダイオードの要部断面図及び第3図は不純物濃度−拡
散深さ特性図でるる。
先ず、第1図(a)に示す如く、濃度が1013〜1o
14crR′″3のN型半導体層1の主表面上に、熱S
in、膜等の第1の絶縁膜2を形成後、通常のホトエツ
チングにより前記第1の絶縁膜2を部分的に開口し、こ
の開口部よりP型の不純物を拡散し1表面濃度1017
〜10”3−’のP型不純物拡散領域3を4〜5 tt
m厚に形成する。この場合、P型拡散としてNPN型ト
ランソスタのベース拡散を利用する。
次に、同図(b)に示す如く、“前記第1の絶縁膜2を
除去した後、前記N型半導体層lと同一導電率で濃度が
1013〜1014crpt−”のN型エピタキシャル
層4を前記N型半導体層lの主表面上に所要厚さ(3μ
m以下)に形成する。尚、この場合のNをエピタキシャ
ル層4の厚さは、このN型エピタキシャル層4の形成時
において、前記P壓不純物拡散領域3からのオートドー
ピングによりP型不純物がN型エピタキシャル層4の表
面まで拡散され且つオーミック接合が容品に形成される
表面濃度になる様(例えば層抵抗では150Ω/口以下
)K設定されている。
続いて、同図(c) K示す如く、前記N型エピタキシ
ャル層4の主表面上に、第2の絶縁膜5を形成する。そ
の後、通常のホトエツチングを以て前記第2の絶縁膜5
を部分的に開口後、この開口部より高濃度のN型不純物
を拡散し、拡散窓の角部が前記P型拡散領域3に含まれ
ないと共に、拡散窓の辺の中央部でPN接合が形成され
る様に、濃度が10”〜101022I”の高濃度N型
不純物拡散領域6を2〜3μm厚に形成する。この場合
、N型拡散としてNPN型トランノスタのエミッタ及び
コレクタ拡散を利用し、拡散深さは前記Nmエピタキシ
ャル層4より厚くなっている。
しかる後、同図(d)に示す如く、前記第2の絶縁膜5
を除去後、前記N型エピタキシャル層4の主表面上に再
び第3の絶縁膜7を形成する。そして、通常のホトエツ
チングによりこの第3の絶縁膜7を部分的に開口し、電
極引き出しのための窓8゜9を前記領域3,6の表面上
に形成した後、この窓8,9に金属を被着し、この金属
の選択的エツチングを以て金属配線を形成する。
この様にして完成された定電圧ダイオードでは、第2図
に示す如く、N型半導体N!Ilの表面側にPN接合し
f?:、P型不純物拡散領域3と高濃度N型不純物拡散
饋域6とが形成され、これらを除くN型中導体層lの表
面には、高濃度N型不純物拡散領域6より薄いN型エピ
タキシャル層4が形成されて居り%P型不純物拡散領域
3に接し、角部は同領域3内に含まれることなくN型中
導体層lに位置した開口部と前記P型及びN型不純物拡
散領域3゜6上の第3の絶縁膜7に形成した電極引き出
し用の窓8.9とを有している・ ところで、第3図はN型半導体層t、pm不純物拡散領
域3及び高濃度N型不純物拡散領域6の拡散深さと不純
物濃度との特性を示すものであるが、特にP型不純物拡
散領域3の製置のピーク(通常1018〜1019帰一
3)は、N型エピタキシャル層4によシ#記領域3内部
のA、に米る様になp、これにより接合の降服は第2図
のA、で生じることKなる。
〔発明の効果〕
以上説明した様に本発明によれば、第1導電型半導体層
上に、第2導電型不純物拡散領域と所要厚さの第1導電
型エピタキシャル層を順次形成した後、拡散窓の角部が
第2導電型不純物拡散領域に含まれない様にし、拡散窓
の辺の中央部でPN接合を形成するので、第1導電をエ
ピタキシャル層により第2導電型不純物拡散領域の濃度
のピーク並びに接合の降服は同領域内部で生じるため、
基準電圧は表面上に通常形成されるS10.膜或いはS
l /510g界面における汚染等による表面効果の影
響を防止でき、基準電圧の不安定性やターンオンドリフ
ト効果が防止できると共に、汎用性が向上できる。加え
て、拡散窓の角部における応力の影響を防止でき、拡散
窓角部の結晶欠陥によるマイクロプラズマの発生、所謂
基準電圧の雑音の発生が防止できる等の特有の効果によ
り前述の問題を解決し得る。
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例を示すもので、第
1図は定電圧ダイオードの製造工程図、第2図は同要部
断面図、第3図は不純物濃度−拡散深さ特性図、第4図
乃至第9図は従来例を示すもので、第4図は定電圧ダイ
オードの断面図、第5図は開平面図、第6図は雑音電圧
−電流特性図、第7図は電流−電圧特性図、第8図は別
従来例に係る定電圧ダイオードの断面図、第9図は同平
面図である。 l・・・N型半導体層、2・・・第1の絶縁膜、3・・
・P型不純物拡散領域、4・・・N型エピタキシャル層
、5・・・第2の絶縁膜、6・・・高濃度N型不純物拡
散領域、7・・・第3の絶縁膜、8.9・・・窓。 第1図 6           6;坊散3 第8図    77 : N”lJt’!’f’y、y
Q4第9図

Claims (2)

    【特許請求の範囲】
  1. (1)第1導電型半導体層と、 該第1導電型半導体層に形成した第2導電型不純物拡散
    領域と、 該第2導電型不純物拡散領域に接合し且つ前記第1導電
    型半導体層よりも高濃度の第1導電型不純物拡散領域と
    、 前記第1及び第2導電型不純物拡散領域を除く前記第1
    導電型半導体層に形成され、前記第1導電型不純物拡散
    領域より薄い第1導電型エピタキシャル層と、 前記第1及び第2導電型不純物拡散領域上に形成された
    電極引き出し用窓とを有することを特徴とする定電圧ダ
    イオード。
  2. (2)第1導電型半導体層の主表面上に、開口部を形成
    した第1の絶縁膜を形成する工程と、 該開口部より不純物を注入して、第2導電型不純物拡散
    領域を形成する工程と、 前記第1の絶縁膜を除去後、前記第1導電型半導体層の
    主表面上に、前記第1導電型半導体層と同一導電率の第
    1導電型エピタキシャル層を形成する工程と、 該第1導電型エピタキシャル層の主表面上に、前記第2
    導電型不純物拡散領域に接すると共に、角部は前記第2
    導電型不純物拡散領域内に含まれない開口部を有した第
    2の絶縁膜を形成する工程と、 該開口部より不純物を注入して、前記第1導電型半導体
    層よりも高濃度で前記第1導電型エピタキシャル4層よ
    り厚い第1導電型不純物拡散領域を形成する工程と、 前記第2の絶縁膜を除去後、前記第1導電型エピタキシ
    ャル層の主表面上に、前記第2及び第1導電型不純物拡
    散領域上に電極引き出しの窓が形成された第3の絶縁膜
    を形成する工程とを含むことを特徴とする定電圧ダイオ
    ードの製造方法。
JP26920687A 1987-10-27 1987-10-27 定電圧ダイオード及びその製造方法 Pending JPH01112779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26920687A JPH01112779A (ja) 1987-10-27 1987-10-27 定電圧ダイオード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26920687A JPH01112779A (ja) 1987-10-27 1987-10-27 定電圧ダイオード及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01112779A true JPH01112779A (ja) 1989-05-01

Family

ID=17469149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26920687A Pending JPH01112779A (ja) 1987-10-27 1987-10-27 定電圧ダイオード及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01112779A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164187A (en) * 1979-01-16 1981-12-17 Delalande Sa Novel beta-amino-3-nor tropane derivative

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164187A (en) * 1979-01-16 1981-12-17 Delalande Sa Novel beta-amino-3-nor tropane derivative

Similar Documents

Publication Publication Date Title
US3940288A (en) Method of making a semiconductor device
GB2148591A (en) Semiconductor device isolation grooves
US5095351A (en) Semiconductor device having bipolar transistor and method of producing the same
US3617822A (en) Semiconductor integrated circuit
US5406113A (en) Bipolar transistor having a buried collector layer
US5256896A (en) Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor
JPH01112779A (ja) 定電圧ダイオード及びその製造方法
US3821779A (en) Semiconductor device with high conductivity and high resistivity collector portions to prevent surface inversion
JPS5984435A (ja) 半導体集積回路及びその製造方法
JPH0551184B2 (ja)
JPS5834943A (ja) 半導体装置の製造方法
EP0062982B1 (en) Isolated integrated circuit comprising a substrate electrode
JPS5821866A (ja) 半導体装置
JP2760401B2 (ja) 誘電体分離基板及び半導体装置
US4905070A (en) Semiconductor device exhibiting no degradation of low current gain
US3298082A (en) Method of making semiconductors and diffusion thereof
JPS59198768A (ja) ツエナ−ダイオ−ド
KR930000714B1 (ko) 반도체 집적회로의 구조 및 제조방법
JP2652951B2 (ja) バイポーラ記憶装置
JPS5913379A (ja) ツエナ−ダイオ−ド
JPS6132827B2 (ja)
JPH01223740A (ja) 半導体集積回路の製造方法
JPS61288467A (ja) 半導体装置及びその製造方法
JPS5966168A (ja) 半導体装置の製法
JPS5910270A (ja) 半導体集積回路装置