JPS6243168A - 個別半導体装置 - Google Patents
個別半導体装置Info
- Publication number
- JPS6243168A JPS6243168A JP18190085A JP18190085A JPS6243168A JP S6243168 A JPS6243168 A JP S6243168A JP 18190085 A JP18190085 A JP 18190085A JP 18190085 A JP18190085 A JP 18190085A JP S6243168 A JPS6243168 A JP S6243168A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- polysilicon layer
- film
- back surface
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は個別半導体装置に係わり、特に、大口径の半導
体ウェハ上に形成される個別半導体装置のオーミック接
触の構造に関する。
体ウェハ上に形成される個別半導体装置のオーミック接
触の構造に関する。
〈従来の技術〉
一般に、個別半導体装置は半導体基板の表面部に形成し
たダイオード、トランジスタ等の半導体素子に半導体基
板の厚さ方向に流れる電流の制御を行なわしめているの
で、半導体基板の裏面にオーミック接触を形成すること
が必要である。かかる半導体基板の裏面にオーミック接
触を有する個別半導体装置を第２図に基すき説明すれば
、１はＮ型の半導体基板を示しており、該Ｎ型の半導体
基板１の表面部にはＰ型の不純物が導入されてガードリ
ング２が形成されている。このガードリング２内の半導
体基板表面部にはＰ型の不純物が導入されており、この
Ｐ型の不純物領域３はＮ型の半導体基板１との間でツェ
ナーダイオード４を形成している。一方、半導体基板１
の裏面部には高濃度のＮ型の不純物が導入されており、
該裏面部に被着された仕事関数の小さな金属層５との間
でオーミック接触を形成している。前述の不純物領域３
上には二酸化シリコンｌ１Ｉ６が成長しており、この二
酸化シリコンＩＩ６にはＮ型の不純物が導入されて、パ
ッシベーション膜として機能する。二酸化シリコン膜６
にはコンタクト孔が穿設されており、該コンタクト孔を
通って銀バンブ７が成長している。この銀バンプ７と金
属層５との間に逆方向電圧を印加するとＰＮ接合は降伏
を起し、半導体基板１の厚さ方向に大電流が流れる。
たダイオード、トランジスタ等の半導体素子に半導体基
板の厚さ方向に流れる電流の制御を行なわしめているの
で、半導体基板の裏面にオーミック接触を形成すること
が必要である。かかる半導体基板の裏面にオーミック接
触を有する個別半導体装置を第２図に基すき説明すれば
、１はＮ型の半導体基板を示しており、該Ｎ型の半導体
基板１の表面部にはＰ型の不純物が導入されてガードリ
ング２が形成されている。このガードリング２内の半導
体基板表面部にはＰ型の不純物が導入されており、この
Ｐ型の不純物領域３はＮ型の半導体基板１との間でツェ
ナーダイオード４を形成している。一方、半導体基板１
の裏面部には高濃度のＮ型の不純物が導入されており、
該裏面部に被着された仕事関数の小さな金属層５との間
でオーミック接触を形成している。前述の不純物領域３
上には二酸化シリコンｌ１Ｉ６が成長しており、この二
酸化シリコンＩＩ６にはＮ型の不純物が導入されて、パ
ッシベーション膜として機能する。二酸化シリコン膜６
にはコンタクト孔が穿設されており、該コンタクト孔を
通って銀バンブ７が成長している。この銀バンプ７と金
属層５との間に逆方向電圧を印加するとＰＮ接合は降伏
を起し、半導体基板１の厚さ方向に大電流が流れる。
かかる構成の個別半導体装置においては、発熱防止の要
請から、半導体基板１を可及的に薄くし、半導体基板１
の抵抗値を下げる必要があり、当初から厚さ２００μｍ
程度の半導体基板１を使用する場合には、二酸化シリコ
ン膜６への不純物導入時に裏面にも不純物を導入してお
き、しかる後、チタン銀等を被着して金属層５を形成す
る。
請から、半導体基板１を可及的に薄くし、半導体基板１
の抵抗値を下げる必要があり、当初から厚さ２００μｍ
程度の半導体基板１を使用する場合には、二酸化シリコ
ン膜６への不純物導入時に裏面にも不純物を導入してお
き、しかる後、チタン銀等を被着して金属層５を形成す
る。
これに対し、厚さ３５０μｍ程度の半導体基板１を使用
する場合には、半導体基板１の表面部にツェナーダイオ
ード４を形成し、銀バンブ７を成長させた後、半導体基
板１の裏面を研磨して半導体基板１の厚さを減少させ、
しかる後、ひ素を含む金を半導体基板１の裏面に被着し
、シンタリングでひ素を半導体基板１の裏面に導入して
オーミック接触を形成する。
する場合には、半導体基板１の表面部にツェナーダイオ
ード４を形成し、銀バンブ７を成長させた後、半導体基
板１の裏面を研磨して半導体基板１の厚さを減少させ、
しかる後、ひ素を含む金を半導体基板１の裏面に被着し
、シンタリングでひ素を半導体基板１の裏面に導入して
オーミック接触を形成する。
〈発明の解決しようとする問題点〉
上記従来の個別半導体装置にあっては、半導体基板１の
裏面に不純物を導入して不純物濃度を高め、かかる不純
物の高められた半導体基板１の裏面に所定の金属膜を被
着してオーミック接触を形成していたので、不純物の導
入をパッシベーション膜の形成と同時に行なうなら、当
初より薄い半導体基板１を使用しなければならず、半導
体素子の形成工程、あるいは銀バンプの成長工程に半導
体基板１が割れるという問題点があった。これに対し、
シンクリング時に裏面の不純物濃度を高める場合には、
厚い半導体基板１にて半導体素子の形成工程と銀バンプ
の成長工程を行ない、しかる後、研磨で半導体基板１の
厚さを減少させ、続く工程において、金属膜５の被着と
シンタリングとを行なえるものの、被着できる金属が金
蔓剥離しやすい金属に限定され、個別半導体装置の信頼
性が低下するという問題点があった。
裏面に不純物を導入して不純物濃度を高め、かかる不純
物の高められた半導体基板１の裏面に所定の金属膜を被
着してオーミック接触を形成していたので、不純物の導
入をパッシベーション膜の形成と同時に行なうなら、当
初より薄い半導体基板１を使用しなければならず、半導
体素子の形成工程、あるいは銀バンプの成長工程に半導
体基板１が割れるという問題点があった。これに対し、
シンクリング時に裏面の不純物濃度を高める場合には、
厚い半導体基板１にて半導体素子の形成工程と銀バンプ
の成長工程を行ない、しかる後、研磨で半導体基板１の
厚さを減少させ、続く工程において、金属膜５の被着と
シンタリングとを行なえるものの、被着できる金属が金
蔓剥離しやすい金属に限定され、個別半導体装置の信頼
性が低下するという問題点があった。
〈問題点を解決するための手段〉
本発明は上記問題点に鑑み、半導体基板の裏面に高不純
物濃度のポリシリコン層を重畳し、該ポリシリコン層に
金属層を重畳してポリシリコン層との間でオーミック接
触を形成するようにし、オーミック接触の形成を半導体
基板の表面に形成される半導体素子の形成工程から独立
可能にするとともに、金属層の材質を広く選択できるよ
うにしたことを要旨とする。
物濃度のポリシリコン層を重畳し、該ポリシリコン層に
金属層を重畳してポリシリコン層との間でオーミック接
触を形成するようにし、オーミック接触の形成を半導体
基板の表面に形成される半導体素子の形成工程から独立
可能にするとともに、金属層の材質を広く選択できるよ
うにしたことを要旨とする。
〈実施例〉
第１図は本発明の一実施例を示す図であり、図中１１は
Ｎ型の半導体基板を示している。半導体基板１１の表面
部にはＰ型のガードリング１２が形成されており、該ガ
ードリング１２内の表面部にはＰ型の不純物領域１３が
形成され、半導体基板１１との間でツェナーダイオード
Ｄを構成している。半導体基板１１の表面は二酸化シリ
コン膜１４が成長させられており、該二酸化シリコン膜
１４にはＮ型の不純物が導入されてパッシベーション膜
として機能している。二酸化シリコン膜１４にはコンタ
クト孔が穿設されており、このコンタクト孔により露出
した不純物領域１３には表メタルを介して銀バンプ１５
が成長させられている。
Ｎ型の半導体基板を示している。半導体基板１１の表面
部にはＰ型のガードリング１２が形成されており、該ガ
ードリング１２内の表面部にはＰ型の不純物領域１３が
形成され、半導体基板１１との間でツェナーダイオード
Ｄを構成している。半導体基板１１の表面は二酸化シリ
コン膜１４が成長させられており、該二酸化シリコン膜
１４にはＮ型の不純物が導入されてパッシベーション膜
として機能している。二酸化シリコン膜１４にはコンタ
クト孔が穿設されており、このコンタクト孔により露出
した不純物領域１３には表メタルを介して銀バンプ１５
が成長させられている。
一方、半導体基板１１の裏面には高不純物濃度のポリシ
リコン層１６が被着しており、該ポリシリコン層１６に
はチタン銀の金属膜１７が被着している。
リコン層１６が被着しており、該ポリシリコン層１６に
はチタン銀の金属膜１７が被着している。
なお、金属膜１７はクロムニッケル銀、モリブデン、あ
るいはタングステンでもよい。
るいはタングステンでもよい。
次に、上記一実施例の製造方法について説明すれば以下
の通りである。まず、厚さ約３５０μｍの半導体基板１
１の表面を熱酸化した後、リソグラフィー技術で拡散用
の窓を形成し、はう素を拡散してガードリング１２を形
成する。再び熱酸化膜を成長させ、ベース拡散用の窓を
形成し、はう素を拡散させて不純物領域１３を形成する
。２回の熱酸化により成長した二酸化シリコン膜１４に
は燐が拡散させられパッシベーションがなされる。
の通りである。まず、厚さ約３５０μｍの半導体基板１
１の表面を熱酸化した後、リソグラフィー技術で拡散用
の窓を形成し、はう素を拡散してガードリング１２を形
成する。再び熱酸化膜を成長させ、ベース拡散用の窓を
形成し、はう素を拡散させて不純物領域１３を形成する
。２回の熱酸化により成長した二酸化シリコン膜１４に
は燐が拡散させられパッシベーションがなされる。
この後、二酸化シリコン膜１４にはリソグラフィー技術
によりコンタクト孔が穿設され、露出した不純物領域１
３に表メタルが被着された後、銀バンプ１５が成長させ
られる。
によりコンタクト孔が穿設され、露出した不純物領域１
３に表メタルが被着された後、銀バンプ１５が成長させ
られる。
かようにして、厚い半導体基板１１のままで、半導体素
子の形成工程と銀バンプの成長工程とを終了した後、半
導体基板１１の裏面を研磨して半導体基板１１の厚さを
減少させる。続いて、二酸化シリコン膜１４と銀バンプ
１５との上にＣＶＤ法により約１０００乃至５０００人
の二酸化シリコン膜１８を被着させる（第３図（ａ））
。この後、減圧ＣＶＤ法により燐のドープされたポリシ
リコン膜１６を半導体基板１１の裏面に１０００乃ｊ＜
、３０００人被着させる（第３図（ｂ））。この時、二
酸化シリコン膜１８上にもポリシリコンは被着するので
、半導体基板１１の裏面に被着したポリシリコン膜１６
をホトレジスト膜で被った後、銀バンプ上の二酸化シリ
コン膜１８とともにその上のポリシリコンを弗酸系のエ
ッチャントでエツチング除去する。
子の形成工程と銀バンプの成長工程とを終了した後、半
導体基板１１の裏面を研磨して半導体基板１１の厚さを
減少させる。続いて、二酸化シリコン膜１４と銀バンプ
１５との上にＣＶＤ法により約１０００乃至５０００人
の二酸化シリコン膜１８を被着させる（第３図（ａ））
。この後、減圧ＣＶＤ法により燐のドープされたポリシ
リコン膜１６を半導体基板１１の裏面に１０００乃ｊ＜
、３０００人被着させる（第３図（ｂ））。この時、二
酸化シリコン膜１８上にもポリシリコンは被着するので
、半導体基板１１の裏面に被着したポリシリコン膜１６
をホトレジスト膜で被った後、銀バンプ上の二酸化シリ
コン膜１８とともにその上のポリシリコンを弗酸系のエ
ッチャントでエツチング除去する。
半導体基板１１の裏面に被着させられた高濃度に燐のド
ープされたポリシリコン膜１６はランプフラッシュアニ
ールに処され燐の活性化がはかられる（第３図（Ｃ））
。ランプフラッシュアニールは半導体基板１１の裏面を
９００乃至１０００℃に昇温するものの、局部加熱なの
ですでに形成されている半導体素子に悪影響を及ぼすこ
とはない。続いて、ポリシリコン膜１６上にチタン銀、
クロムニッケル銀等を蒸看し、金属膜１７を形成する。
ープされたポリシリコン膜１６はランプフラッシュアニ
ールに処され燐の活性化がはかられる（第３図（Ｃ））
。ランプフラッシュアニールは半導体基板１１の裏面を
９００乃至１０００℃に昇温するものの、局部加熱なの
ですでに形成されている半導体素子に悪影響を及ぼすこ
とはない。続いて、ポリシリコン膜１６上にチタン銀、
クロムニッケル銀等を蒸看し、金属膜１７を形成する。
この後、４００乃至６００℃のシンタリング工程を経て
、オーミック接触を完成させる（第３３図（ｄ））。
、オーミック接触を完成させる（第３３図（ｄ））。
なお、上記実施例では半導体素子としてツェナーダイオ
ードを形成したが、これに限らず、バイポーラトランジ
スターを形成してもよく、この場合、金属膜１７として
はニッケル銀、チタンニッケル銀、クロムニッケル銀等
を使用できる。
ードを形成したが、これに限らず、バイポーラトランジ
スターを形成してもよく、この場合、金属膜１７として
はニッケル銀、チタンニッケル銀、クロムニッケル銀等
を使用できる。
く効果〉
以上説明してきたように、本発明によれば、半導体基板
の裏面に高不純物濃度のポリシリコン層を重・耐し、該
ポリシリコン層に金属層を重畳してポリシリコン層との
間でオーミック接触を形成するようにし、オーミック接
触の形成を半導体基板の表面に形成される半導体素子の
形成工程から独立可能にするとともに、金属層の材質を
広く選択できるようにしたので、半導体基板の表面部に
半導体素子を形成する工程では厚い半導体基板を使用で
き、半導体素子の形成工程における半導体基板の割れを
防止できることに加え、金属層の密着性を向上でき、信
頼性を向上できるという効果が得られる。
の裏面に高不純物濃度のポリシリコン層を重・耐し、該
ポリシリコン層に金属層を重畳してポリシリコン層との
間でオーミック接触を形成するようにし、オーミック接
触の形成を半導体基板の表面に形成される半導体素子の
形成工程から独立可能にするとともに、金属層の材質を
広く選択できるようにしたので、半導体基板の表面部に
半導体素子を形成する工程では厚い半導体基板を使用で
き、半導体素子の形成工程における半導体基板の割れを
防止できることに加え、金属層の密着性を向上でき、信
頼性を向上できるという効果が得られる。
第１図は本発明の一実施例を表わす正面断面図、第２図
は従来例の正面断面図、第３図（ａ）乃至（ｄ）は一実
施例の各製造工程を示す断面図である。 Ｄ・・・・半導体素子、 １１・・・・半導体基板、 １６・・・・ポリシリコン層、 １７・・・・金属層。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第１図 第２図 第３図
は従来例の正面断面図、第３図（ａ）乃至（ｄ）は一実
施例の各製造工程を示す断面図である。 Ｄ・・・・半導体素子、 １１・・・・半導体基板、 １６・・・・ポリシリコン層、 １７・・・・金属層。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第１図 第２図 第３図
Claims (1)
- 表面部に半導体素子が形成された半導体基板と、該半導
体基板の裏面に重畳され高濃度の不純物が導入されたポ
リシリコン層と、該ポリシリコン層に重畳されポリシリ
コン層との間でオーミック接触を形成する金属層とを含
む個別半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18190085A JPS6243168A (ja) | 1985-08-21 | 1985-08-21 | 個別半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18190085A JPS6243168A (ja) | 1985-08-21 | 1985-08-21 | 個別半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243168A true JPS6243168A (ja) | 1987-02-25 |
Family
ID=16108843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18190085A Pending JPS6243168A (ja) | 1985-08-21 | 1985-08-21 | 個別半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100267081B1 (ko) * | 1997-01-10 | 2000-10-02 | 김충환 | 전력용반도체소자및그제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518021A (en) * | 1978-07-26 | 1980-02-07 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of die bonding of semiconductor pellet |
| JPS5637639A (en) * | 1979-09-05 | 1981-04-11 | Toko Inc | Manufacturing of semiconductor device |
| JPS5691467A (en) * | 1979-12-26 | 1981-07-24 | Hitachi Ltd | Dhd sealed semiconductor |
| JPS5884425A (ja) * | 1981-11-14 | 1983-05-20 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
| JPS60169168A (ja) * | 1984-02-13 | 1985-09-02 | Rohm Co Ltd | 半導体素子の電極構造 |
| JPS61234041A (ja) * | 1985-04-09 | 1986-10-18 | Tdk Corp | 半導体装置及びその製造方法 |
-
1985
- 1985-08-21 JP JP18190085A patent/JPS6243168A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518021A (en) * | 1978-07-26 | 1980-02-07 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of die bonding of semiconductor pellet |
| JPS5637639A (en) * | 1979-09-05 | 1981-04-11 | Toko Inc | Manufacturing of semiconductor device |
| JPS5691467A (en) * | 1979-12-26 | 1981-07-24 | Hitachi Ltd | Dhd sealed semiconductor |
| JPS5884425A (ja) * | 1981-11-14 | 1983-05-20 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
| JPS60169168A (ja) * | 1984-02-13 | 1985-09-02 | Rohm Co Ltd | 半導体素子の電極構造 |
| JPS61234041A (ja) * | 1985-04-09 | 1986-10-18 | Tdk Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100267081B1 (ko) * | 1997-01-10 | 2000-10-02 | 김충환 | 전력용반도체소자및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789647A (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| GB1023531A (en) | Improvements in or relating to semiconductor devices | |
| JPS6235580A (ja) | モノリシツク温度補償形電圧基準ダイオ−ド | |
| US4014718A (en) | Method of making integrated circuits free from the formation of a parasitic PNPN thyristor | |
| JPS6243168A (ja) | 個別半導体装置 | |
| US4622736A (en) | Schottky barrier diodes | |
| JP2816684B2 (ja) | 複数のダイオードの製造方法 | |
| GB908605A (en) | Improvements in or relating to methods of fabricating semi-conductor devices | |
| TW586226B (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| JPS6346984B2 (ja) | ||
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS59149067A (ja) | 半導体装置 | |
| JPH03276762A (ja) | ショットキバリア半導体装置 | |
| JPS6184831A (ja) | 半導体装置の製造方法 | |
| JPS5933825A (ja) | 半導体装置の製造方法 | |
| JPH01220474A (ja) | バイポーラトランジスタの構造及び製造方法 | |
| JPH061767B2 (ja) | 半導体装置の製造方法 | |
| JPS59152664A (ja) | 半導体装置 | |
| JPS60210838A (ja) | 半導体のメタライズ方法 | |
| JPS5866366A (ja) | シヨツトキ−ダイオ−ドの製造方法 | |
| JPS5897875A (ja) | シリコン整流素子 | |
| JPS6323356A (ja) | シヨツトキ−ダイオ−ドの製造方法 |