JPS5866366A - シヨツトキ−ダイオ−ドの製造方法 - Google Patents

シヨツトキ−ダイオ−ドの製造方法

Info

Publication number
JPS5866366A
JPS5866366A JP16431981A JP16431981A JPS5866366A JP S5866366 A JPS5866366 A JP S5866366A JP 16431981 A JP16431981 A JP 16431981A JP 16431981 A JP16431981 A JP 16431981A JP S5866366 A JPS5866366 A JP S5866366A
Authority
JP
Japan
Prior art keywords
oxide film
schottky diode
guard ring
melting point
cylicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16431981A
Other languages
English (en)
Inventor
Akira Kikuchi
菊地 彰
Shiyoujirou Sugashiro
菅城 象二郎
Masahiko Kogirima
小切間 正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16431981A priority Critical patent/JPS5866366A/ja
Publication of JPS5866366A publication Critical patent/JPS5866366A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シミツトキーダイオードの製造方法に関する
ものKして、さらに詳細には、素子の所要面積を減少さ
せることのできるショットキーダイオードの製造方法に
関するものである。
ショットキーダイオードではコンタクト周辺部での電界
集中に原因する」ノーク電流が発生しやすく、信頼性の
面から問題点がある。これを防止する方法として、コン
タクト周辺にシリコン基板と反対の導電型をもつ領域、
すなわち、ガードリングを形成する方法が提案されてい
る。しかし、大規模−集積回路内に従来の方法でガード
リングを形成すると、ショットキーダイオードの面積が
増大し、集積度を上げ°る障害となる欠点のあるもので
あった・ 本発明の目的は、上記のような従来技術の欠点をなくし
た、ショットキーダイオードにおいて自己整合法でガー
ドリングを形成することにより、素子の面積を減少でき
る製造方法を提供することにある。
上記の目的のための本発明のショットキーダイオードの
製造方法の特徴とするところは、ショットキーダイオー
ドのアノード、カンード電極形成部にモリブデン、タン
グステン、タンタルなどからなる゛高融点金属を堆積後
、熱処理を施して該高融点金属のシリサイドを形成する
工程および該高融点金属のシリサイドを酸化して表面に
酸化膜を形成する工程、および、該酸化膜をマスクにし
て該高融点シリサイドをサイドエッチして電極周辺部を
露出させた後、その部分に半導体基板と反対の導電型の
不純物を拡散またはイオン打ち込み法により導入してガ
ードリングを形成する工程を含んでなることにある。こ
のような本発明方法によれば、ガードリングの付いた微
細なショットキーダイオードが形成できるので、大規模
集積回路の高集積化、高信頼化に極めて適するものであ
る。
以下K、本発明を実施例につき、第1〜11図よりなる
工程間の素子の断面説明図を参照して、さらに詳細に説
明する。
第1図に示すように、比抵抗20〜30Ω・cmのP型
8i基板11にアンチモンを選択拡散させて高濃度の埋
込み層12を形成する。
次K、高濃度の埋込み層12を含むSi基板11上ニ、
厚さが約1.6μmの81工ヒリキシアル層15を堆積
後、第2図に示すように、8i0221、その上に8+
5N422をマスクにして、8i工ピタキシアル層15
をエッチする。このエッチ後の状態を示したのが第3図
である。
上記のSi、N422をマスクにして、露出してぃルS
i 15 ヲ酸化し、厚さが1.5 pm F) 5i
n214を成長させて素子間、の分離を行う。マスクに
用いた上記の5t0221およびSi、N422をエッ
チして除去する。この状態を示したのが第4図である。
次K、モリブデン、タングステン、またはタンタルなど
の高融点金属23を、o、1〜05μ甲の厚さに堆積す
る。この状態を示したのが第5図である・ 上記のものを窒素雰囲気中での熱処理工程を行うと、金
属シリサイド15が形成され、さらにこの金属シリサイ
ドを酸素雰囲気中で熱処理するとその表面の酸化膜16
が形成される。この状態を示したのが第6図である。
8i0214上の未反応の高融点金属26を選択エッチ
で除去する。この状態を示したのが第7図である。
第7図に示した酸化膜16をマスクにして、金属シリサ
イド15をサイドエッチする。この状態を示したのが第
8図である。
上記のものに対し、8i工ピタキシヤル層13と反対の
導電型の不純物を拡散またはイオン打込み法で導入する
工程を行い、ガードリング20を形成する。この状態・
を示したのが第9図である。
次に、金属シリサイド15、酸化膜16.を除去する。
第10図に示すように、ショットキーダイオードのカン
ード部1Bにのみ高濃度のリンを拡散する。
最後に、金属電極19を形成すると、第11図に示すよ
うな、ガードリング20を有するショットキーダイオー
ドができる。
以上かられかるように、本発明によれば、素子の面積を
増大することなく、ガードリングを有するショットキー
ダイオードを容易に製造することができるものであシ、
素子の所要面積を、従来に比し、およそ1/2にできる
ものである。
【図面の簡単な説明】
第1図乃至第11図は、本発明の一実施例におけるショ
ットキーダイオードの製造工程を示す素子の断面説明図
である。 11・・・Si基板     12・・・高濃度埋込み
層13・・・Siエピタキシアル層 14・・・5iO215・・・金属シリサイド16・・
・酸化膜     17・・・アノード18・・・カン
ード    19・・・金属電極20・・・ガードリン
グ  21・・・8i02マスク22・・・8i、N4
マスク   23・・・高融点金属層代理人弁理士 中
村純之紘 tl 図 IZ 第4i51

Claims (1)

    【特許請求の範囲】
  1. シミツトキーダイオードのアノード、カソード電極形成
    部にモリブデン、タングステン、タンタルなどの中から
    選択された高融点金属を堆積後、熱処理を施して該高融
    点金属のシリサイドを形成する工程および該高融点金属
    の7リサイドを酸化して表面に酸化膜を形成する工程、
    該酸化膜をマスクにして該高融点金属のシリサイドをサ
    イドエッチして電極周辺部を露出させた後、その部分に
    半導体基板と反対の導電型の不純物を拡散またはイオン
    打ち込み法により導入してガードリングを形成する工程
    を含んでなること夕特徴とする’/wットキーダイオー
    ドの製造方法。
JP16431981A 1981-10-16 1981-10-16 シヨツトキ−ダイオ−ドの製造方法 Pending JPS5866366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16431981A JPS5866366A (ja) 1981-10-16 1981-10-16 シヨツトキ−ダイオ−ドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16431981A JPS5866366A (ja) 1981-10-16 1981-10-16 シヨツトキ−ダイオ−ドの製造方法

Publications (1)

Publication Number Publication Date
JPS5866366A true JPS5866366A (ja) 1983-04-20

Family

ID=15790887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16431981A Pending JPS5866366A (ja) 1981-10-16 1981-10-16 シヨツトキ−ダイオ−ドの製造方法

Country Status (1)

Country Link
JP (1) JPS5866366A (ja)

Similar Documents

Publication Publication Date Title
JPS6187368A (ja) 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス
JPS62588B2 (ja)
EP0112773B1 (en) Buried schottky clamped transistor
JPS61110449A (ja) 半導体装置の製造方法
JPS5866366A (ja) シヨツトキ−ダイオ−ドの製造方法
JPH0322694B2 (ja)
JP2982510B2 (ja) 半導体装置及びその製造方法
JP2745946B2 (ja) 半導体集積回路の製造方法
JPH02122669A (ja) 半導体装置の製造方法
JPS625657A (ja) 半導体集積回路装置
JP2857206B2 (ja) 縦型サイリスタの製造方法
JPH0475346A (ja) 半導体装置の製造方法
JPS613470A (ja) 半導体装置
JPH04146626A (ja) 半導体装置及びその製造方法
JPS617664A (ja) 半導体装置およびその製造方法
JPH03224269A (ja) 半導体装置
JPS639150A (ja) 半導体装置の製造方法
JPH06181215A (ja) 半導体集積回路
JPS63306658A (ja) 半導体装置およびその製造方法
JPH01238051A (ja) バイポーラ集積回路の製造方法
JPS6080275A (ja) 半導体装置の製造方法
JPS5816576A (ja) 半導体装置及びその製造方法
JPH06177071A (ja) 半導体装置及びその製造方法
JPH0521443A (ja) 半導体装置及びその製造方法
JPH05206147A (ja) 半導体装置の製造方法