JPH0521443A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 第１導電型のシリコン基板１と、シリコン基
板１上に形成された第１導電型の埋込拡散層２及びエピ
タキシャル層３と、エピタキシャル層３の表面付近に形
成された第２導電型のベース層２１と、ベース層２１の
上面に形成された第１導電型のエミッタ電極用ポリシリ
コン層２２及び第２導電型のベース電極用ポリシリコン
層２３と、エミッタ電極用ポリシリコン層２２から拡散
によって形成された第１導電型のエミッタ層２２ａと、
ベース電極用ポリシリコン層２３から拡散によって形成
された第２導電型の外部ベース層２３ａとを備えたこと
を特徴としている。 【効果】 ベース・コレクタ間の接合容量が小さく、エ
ミッタ抵抗が低い半導体装置が得られる効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ベース・コレクタ間
の接合容量が小さく、エミッタ抵抗が低い、バイポーラ
型半導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】図４及び図５は、例えば特公昭６３−２
６１７４６号公報に示された、従来の半導体装置及びそ
の製造方法を示す構成図である。この半導体装置は、図
４(ａ)〜(ｄ)、図５(ｅ)〜(ｈ)に示す工程の順に製造さ
れ、完成時の構成は図５(ｈ)のようになる。また、各図
はトランジスタ活性領域周辺のみの構成を示す断面図で
ある。

【０００３】図５(ｈ)において、２はＮ^-型のシリコン
基板１（図４(ａ)または(ｂ)参照）の上に形成されるＰ
⁺型の埋込拡散層であり、シリコン基板１は半導体基板
を構成する。３は埋込拡散層２の上に形成されたＰ^-型
のエピタキシャル層、４は埋込拡散層２及びエピタキシ
ャル層３の形成後に形成される素子分離酸化膜である。
６ａ及び６ｃはベース電極を取り出すためのベース電極
用導電性膜を構成するベース電極用ポリシリコン層であ
り、素子分離酸化膜４及び不活性ベース層（後述する）
の上に形成されている。１０はエピタキシャル層３の表
面付近に形成されたＮ⁺型の不活性ベース層であり、ベ
ース電極用ポリシリコン層６ａ及び６ｃに接触してい
る。１１はエピタキシャル層３の表面付近にイオン注入
によって形成されたＮ型の活性ベース層であり、不活性
ベース層１０に挟み込まれている。１２は活性ベース層
１１の表面付近にイオン注入及び熱拡散によって形成さ
れたＰ型のエミッタ層である。

【０００４】埋込拡散層２及びエピタキシャル層３はコ
レクタ層を構成し、これらと不活性ベース層１０、活性
ベース層１１及びエミッタ層１２とによってＰＮＰ型の
バイポーラトランジスタが構成されている。１５ａ及び
１６ａはエミッタ開孔（後述する）を行う際に形成され
るサイドウォールである。１７はエミッタ電極を取り出
すためのエミッタ電極用導電性膜を構成するエミッタ電
極用ポリシリコン層であり、サイドウォール１５ａ及び
１６ａの上に形成されている。１９はエミッタ電極用ポ
リシリコン層１７の表面全体に形成された白金シリサイ
ド、２０はベース電極用ポリシリコン層６ａ、６ｃ及び
白金シリサイド１９の上にＣＶＤ法により形成された酸
化膜、２０ａは酸化膜２０を開孔して形成されたコンタ
クトホールである。また、エミッタ電極用ポリシリコン
層１７には、図示しないエミッタ電極が設けられてい
る。

【０００５】図５(ｈ)の半導体装置においては、エミッ
タ電流は、エミッタ電極からエミッタ電極用ポリシリコ
ン層１７等を介してエピタキシャル層３へ流入すること
になる。

【０００６】次に、図５(ｈ)に示した従来の半導体装置
の製造方法について、図４及び図５を参照しながら説明
する。

【０００７】まず、図４(ａ)に示すように、Ｎ^-型のシ
リコン基板１に、Ｐ⁺型の埋込拡散層２及びＰ^-型のエピ
タキシャル層３から成るコレクタ層を形成した後、ＬＯ
ＣＯＳによって素子分離酸化膜４を形成する。さらに、
ポリシリコン層６をシリコン基板１の表面上に形成しそ
の表面を酸化した後、ベース電極及びコレクタ電極を形
成する部分に選択的に窒化膜７を形成する。

【０００８】続いて、図４(ｂ)に示すように、ポリシリ
コン層６を選択酸化することにより、ベース電極用ポリ
シリコン層６ａ及び６ｃ、コレクタ電極用ポリシリコン
層６ｄ並びに酸化膜９を形成する。この際、窒化膜７に
熱歪が発生するが、この熱歪は酸化終了時においても回
復しない。さらに、ベース電極用ポリシリコン層６ａ及
び６ｃに、窒化膜７を介してＮ型不純物をイオン注入
し、アニールによってＮ型不純物濃度を均一化する。

【０００９】続いて、図４(ｃ)に示すように、酸化膜９
ｂ（図４(ｂ)参照）を選択的に除去した後、酸化によっ
て酸化膜１４を形成する。このとき、前述した窒化膜７
の熱歪により、窒化膜７のひさし７ａが反り返る。さら
に、熱処理によりベース電極用ポリシリコン層６ａ及び
６ｃに注入されたＮ型不純物をエピタキシャル層３中に
拡散させ、不活性ベース層１０を形成する。

【００１０】続いて、図４(ｄ)に示すように、ひさし７
ａをマスクにしてＮ型不純物をエピタキシャル層３中に
イオン注入して、Ｎ型の活性ベース層１１を形成する。
さらに、窒化膜７及び酸化膜１４の表面全体に酸化膜１
５及びポリシリコン層１６をＣＶＤ法によって形成す
る。

【００１１】続いて、図５(ｅ)に示すように、反応性イ
オンエッチングにより、酸化膜１５及びポリシリコン層
１６をエッチングし、酸化膜１５から成るサイドウォー
ル１５ａとポリシリコン層１６から成るサイドウォール
１６ａとを形成する。さらに、活性ベース層１１の表面
上に形成された酸化膜１４も、同様にエッチングにより
除去しエミッタ開孔部１１ａを形成する。エミッタ開孔
部１１ａは、窒化膜７の開孔部よりも狭くなっており、
非常に小さいものになっている。

【００１２】続いて、図５(ｆ)に示すように、窒化膜
７、サイドウォール１５ａ、１６ａ及び活性ベース層１
１の表面全体にポリシリコン層１７ａを形成した後、酸
化により酸化膜１８を形成する。さらに、イオン注入に
よりボロンをポリシリコン層１７ａ中に注入する。

【００１３】続いて、図５(ｇ)に示すように、窒化膜
７、ポリシリコン層１７ａ及び酸化膜１８を選択的にエ
ッチングし、エミッタ電極用ポリシリコン層１７を形成
する。さらに、熱処理によりエミッタ電極用ポリシリコ
ン層１７中に注入されていたボロンを活性ベース層１１
中に拡散し、Ｐ型のエミッタ層１２を形成する。

【００１４】最後に、図５(ｈ)に示すように、ベース用
ポリシリコン層６ａ、６ｃ及びエミッタ電極用ポリシリ
コン層１７の上の酸化膜１８を除去した後、表面全体に
白金を蒸着する。この白金を熱処理して白金シリサイド
１９を形成し、白金シリサイド１９の上に、ＣＶＤ法に
より酸化膜２０を形成する。さらに、酸化膜２０を開孔
してコンタクトホール２０ａを形成し、コンタクトホー
ル２０ａを埋めるようにアルミニウム等のエミッタ電極
（図示しない）を形成する。

【００１５】以上の工程によって、埋込拡散層２及びエ
ピタキシャル層３、不活性ベース層１０及び活性ベース
層１１並びにエミッタ層１２を主要な構成要素とするＰ
ＮＰトランジスタが製造される。

【００１６】

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され、Ｎ⁺型の不活性ベース層１０とコ
レクタすなわちエピタキシャル層３とが接する面積が大
きいので、ベース・コレクタ間の接合容量が大きくなる
という問題点があった。また、エミッタ層１２が比較的
小さい構造になっているので、デバイスの微細化に従っ
てエミッタ面積も縮小し、エミッタ抵抗が増加するとい
う問題点もあった。

【００１７】この発明は上記のような問題点を解決する
ためになされたもので、ベース・コレクタ間の接合容量
が小さく、エミッタ抵抗が低い半導体装置及びその製造
方法を得ることを目的とする。

【００１８】

【課題を解決するための手段】この発明に係る半導体装
置は、第１導電型の半導体基板と、半導体基板上に形成
された第１導電型のコレクタ層と、コレクタ層の表面付
近に形成された第２導電型のベース層と、ベース層の上
面に形成された第１導電型のエミッタ電極用導電性膜及
び第２導電型のベース電極用導電性膜と、エミッタ電極
用導電性膜から拡散によって形成された第１導電型のエ
ミッタ層と、ベース電極用導電性膜から拡散によって形
成された第２導電型の外部ベース層とを備えたものであ
る。

【００１９】また、この発明に係る半導体装置の製造方
法は、ベース層の上面にエミッタ電極用導電性膜を堆積
し窒化膜をマスクとして酸化させる工程と、エミッタ電
極用導電性膜中に第１導電型の不純物を注入することに
よりエミッタ電極を形成する工程と、外部ベース層を形
成する領域を開孔しベース電極用導電性膜を堆積し第２
導電型の不純物を注入してベース電極を形成する工程
と、エミッタ電極用導電性膜からアニールにより第１導
電型のエミッタ層を形成しベース電極用導電性膜からア
ニールにより第２導電型の外部ベース層を形成する工程
とを含むものである。

【００２０】

【作用】この発明における半導体装置及びその製造方法
は、外部ベース層の周囲にエミッタ層を形成することに
より、外部ベース層とコレクタとが接する面積を小さく
し、また、エミッタ層の面積を比較的大きくする。

【００２１】

【実施例】実施例１．図１及び図２はこの発明の実施例
１の半導体装置を示すそれぞれ断面図及び平面図であ
り、図２の点線ＡＡ′に沿った断面が図１に相当する。
また、各図はトランジスタ活性領域周辺のみを示してい
る。

【００２２】図１において、１′はＰ^-型のシリコン基
板であり、２及び３は前述と同様のものである。２１は
エピタキシャル層３の表面付近に形成されたＮ型の真性
のベース層、２２及び２３はベース層２１の上に形成さ
れたエミッタ電極用ポリシリコン層及びベース電極用ポ
リシリコン層、２２ａ、２３ａは、それぞれ、エミッタ
電極用ポリシリコン層２２、ベース電極用ポリシリコン
層２３から不純物を拡散させることにより形成されたエ
ミッタ層、外部ベース層である。

【００２３】２４及び２５はエミッタ電極用ポリシリコ
ン層２２の上に形成されエミッタ電極用ポリシリコン層
２２を酸化させる際のマスクとなる酸化膜、２６は同じ
くエミッタ電極用ポリシリコン層２２の上に形成されエ
ミッタ電極用ポリシリコン層２２を酸化させる際のマス
クとなる窒化膜、２７は窒化膜２６の下に埋め込まれ外
部ベース層開孔部のサイドウォールとなるポリシリコン
層、２８はエミッタ電極用ポリシリコン層２２、ベース
電極用ポリシリコン層２３及びコレクタ電極（図示しな
い）の間の絶縁を保つための絶縁膜、２９はベース電極
用ポリシリコン層２３の上に形成されたベース電極であ
る。

【００２４】また、図２において、３０、３１はそれぞ
れエミッタ、コレクタの範囲を示すフィールド、３２は
コレクタ電極を取り出すためのコレクタウォール、３４
はエミッタ電極用ポリシリコン層２２に接続されるエミ
ッタ電極である。

【００２５】次に、図１、図２に示した実施例１の半導
体装置の製造方法について、図３を参照しながら説明す
る。図３は図１及び図２に示した半導体装置の製造方法
を示す断面図であり、トランジスタ活性領域周辺のみの
構造を示している。

【００２６】まず、図３(ａ)に示すように、Ｐ^-型のエ
ピタキシャル層３の表面付近にＮ型のベース層２１をＮ
型不純物注入及びアニールにより形成する。

【００２７】続いて、図３(ｂ)に示すように、ベース層
２１の表面にエミッタ電極用ポリシリコン層２２を形成
し、エミッタ電極用ポリシリコン層２２の上に酸化膜２
４及び窒化膜２６を順次形成する。次に、レジストマス
ク（図示しない）を用いて酸化膜２４及び窒化膜２６を
エッチング除去した後、露出したエミッタ電極用ポリシ
リコン層２２をベース層２１に達するまで酸化し、酸化
膜３３を形成する。この酸化膜は酸化膜２４と一体化す
る。さらに、酸化膜３３をマスクとしてエミッタ電極用
ポリシリコン層２２中に高濃度Ｐ型不純物をイオン注入
する。

【００２８】続いて、図３(ｃ)に示すように、酸化膜３
３をレジストマスク（図示しない）を用いてウェットエ
ッチング除去した後、酸化膜２５、ポリシリコン層２７
を順次形成し、前述のエミッタ開孔部１１ａ（図５(ｅ)
参照）の形成方法と全く同様の方法によってベース電極
用ポリシリコン層２３のための開孔を行う。次に、ベー
ス電極用ポリシリコン層２３を全面に堆積させ、高濃度
Ｎ型不純物をイオン注入する。さらに、ドライブによっ
て、エミッタ電極用ポリシリコン層２２、ベース電極用
ポリシリコン層２３から不純物を拡散させることによ
り、それぞれエミッタ層２２ａ、外部ベース層２３ａを
形成する。

【００２９】この後、図１に示すように、エミッタ電極
用ポリシリコン層２２、ベース電極用ポリシリコン層２
３及びコレクタ電極（図示しない）の上に絶縁膜２８を
堆積させ、さらに、ベース電極２９、エミッタ電極（図
示しない）及びコレクタ電極（図示しない）を形成する
ためにアルミニウム（図示しない）を堆積させる。

【００３０】以上の工程によって、埋込拡散層２及びエ
ピタキシャル層３、ベース層２１及び外部ベース層２３
ａ並びにエミッタ層２２ａを主要な構成要素とするＰＮ
Ｐトランジスタが製造される。また、ベース・コレクタ
間の接合容量は、Ｎ⁺型の外部ベース層２３ａによって
定まり、Ｎ型のベース層２１の影響はあまり受けない。
このため、小さな面積の外部ベース層２３ａを有するこ
の実施例の半導体装置のベース・コレクタ間の接合容量
は小さくなる。

【００３１】実施例２．実施例１においては、Ｐ^-型の
エピタキシャル層３の表面付近にＰＮＰ型のトランジス
タを形成したが、Ｐ型をＮ型に、Ｎ型をＰ型にして、Ｎ
^-型のエピタキシャル層の表面付近にＮＰＮ型のトラン
ジスタを形成してもよい。

【００３２】実施例３．実施例１及び２においては、導
電性膜としてポリシリコン層を用いたが、モリブデン、
タングステン等の金属とシリコンとの化合物すなわちシ
リサイド層や、ポリシリコン層及びシリサイド層の二層
構造から成るポリサイド層を用いてもよい。

【００３３】

【発明の効果】以上のようにこの発明によれば、第１導
電型の半導体基板と、半導体基板上に形成された第１導
電型のコレクタ層と、コレクタ層の表面付近に形成され
た第２導電型のベース層と、ベース層の上面に形成され
た第１導電型のエミッタ電極用導電性膜及び第２導電型
のベース電極用導電性膜と、エミッタ電極用導電性膜か
ら拡散によって形成された第１導電型のエミッタ層と、
ベース電極用導電性膜から拡散によって形成された第２
導電型の外部ベース層とを備えたので、ベース・コレク
タ間の接合容量が小さく、エミッタ抵抗が低い半導体装
置が得られる効果がある。

【００３４】また、ベース層の上面にエミッタ電極用導
電性膜を堆積し窒化膜をマスクとして酸化させる工程
と、エミッタ電極用導電性膜中に第１導電型の不純物を
注入することによりエミッタ電極を形成する工程と、外
部ベース層を形成する領域を開孔しベース電極用導電性
膜を堆積し第２導電型の不純物を注入してベース電極を
形成する工程と、エミッタ電極用導電性膜からアニール
により第１導電型のエミッタ層を形成しベース電極用導
電性膜からアニールにより第２導電型の外部ベース層を
形成する工程とを含むので、ベース・コレクタ間の接合
容量が小さく、エミッタ抵抗が低い半導体装置の製造方
法が得られる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１の半導体装置を示す断面図
である。

【図２】この発明の実施例１の半導体装置を示す平面図
である。

【図３】この発明の半導体装置の製造方法を示す断面図
である。

【図４】従来の半導体装置の製造方法を示す構成図であ
る。

【図５】従来の半導体装置及びその製造方法を示す構成
図である。

【符号の説明】

１ シリコン基板 ２ 埋込拡散層 ３ エピタキシャル層 ２１ ベース層 ２２ エミッタ電極用ポリシリコン層 ２２ａ エミッタ層 ２３ ベース電極用ポリシリコン層 ２３ａ 外部ベース層 ２６ 窒化膜

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１月２７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】２４はエミッタ電極用ポリシリコン層２２
の上に形成されエミッタ電極用ポリシリコン層２２を酸
化させる際のマスクとなる酸化膜、２５はエミッタ電極
用ポリシリコン層２２とポリシリコン層（後述する）と
を分離するための酸化膜、２６は同じくエミッタ電極用
ポリシリコン層２２の上に形成されエミッタ電極用ポリ
シリコン層２２を酸化させる際のマスクとなる窒化膜、
２７は窒化膜２６の下に埋め込まれ外部ベース層開孔部
のサイドウォールとなるポリシリコン層、２８はエミッ
タ電極用ポリシリコン層２２、ベース電極用ポリシリコ
ン層２３及びコレクタ電極（図示しない）の間の絶縁を
保つための絶縁膜、２９はベース電極用ポリシリコン層
２３の上に形成されたベース電極である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板と、 前記半導体基板上に形成された第１導電型のコレクタ層
   と、 前記コレクタ層の表面付近に形成された第２導電型のベ
   ース層と、 前記ベース層の上面に形成された第１導電型のエミッタ
   電極用導電性膜及び第２導電型のベース電極用導電性膜
   と、 前記エミッタ電極用導電性膜から拡散によって形成され
   た第１導電型のエミッタ層と、 前記ベース電極用導電性膜から拡散によって形成された
   第２導電型の外部ベース層とを備えた半導体装置。
2. 【請求項２】 ベース層の上面にエミッタ電極用導電性
   膜を堆積し窒化膜をマスクとして酸化させる工程と、 前記エミッタ電極用導電性膜中に第１導電型の不純物を
   注入することによりエミッタ電極を形成する工程と、 外部ベース層を形成する領域を開孔しベース電極用導電
   性膜を堆積し第２導電型の不純物を注入してベース電極
   を形成する工程と、 前記エミッタ電極用導電性膜からアニールにより第１導
   電型のエミッタ層を形成し前記ベース電極用導電性膜か
   らアニールにより第２導電型の前記外部ベース層を形成
   する工程とを含む半導体装置の製造方法。