JPS6323356A - シヨツトキ−ダイオ−ドの製造方法 - Google Patents
シヨツトキ−ダイオ−ドの製造方法Info
- Publication number
- JPS6323356A JPS6323356A JP5989786A JP5989786A JPS6323356A JP S6323356 A JPS6323356 A JP S6323356A JP 5989786 A JP5989786 A JP 5989786A JP 5989786 A JP5989786 A JP 5989786A JP S6323356 A JPS6323356 A JP S6323356A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- substrate
- epitaxial layer
- barrier
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 238000005245 sintering Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 238000011109 contamination Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 241000797947 Paria Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り股
本発明は、ショットキーダイオードの製造方法の製造方
法に関する。
法に関する。
６Ｕ」〈イブ」支ｉＬ
従来のショットキーダイオードの製造方法を説明する。
ここでのサブストレート基板（以下基板という）は、表
面にＮ−型のエピタキシー１−ル闇を積層したＮ生型シ
リコンとする。まづエピタキシャル層上に酸化膜を形成
し、その一部をホトリソグラフィ技術で除き開口部を設
ける。そして開口部でショットキー障壁を形成するよう
に金属膜を蒸着し、所定形状にパターンエツチングして
バリアメタルを形成する。つぎに基板の裏面を研摩し、
研摩面全面にサブストレート電極としての裏メタル用金
屈を蒸着する。
面にＮ−型のエピタキシー１−ル闇を積層したＮ生型シ
リコンとする。まづエピタキシャル層上に酸化膜を形成
し、その一部をホトリソグラフィ技術で除き開口部を設
ける。そして開口部でショットキー障壁を形成するよう
に金属膜を蒸着し、所定形状にパターンエツチングして
バリアメタルを形成する。つぎに基板の裏面を研摩し、
研摩面全面にサブストレート電極としての裏メタル用金
屈を蒸着する。
このようにして従来ではバリアメタルを形成してから裏
メタルを形成していた。
メタルを形成していた。
発■売邂決旦夫矢ζ支血阻皿点
裏メタルの形成には、オーミックコンタクトを良好にす
るための熱処理が必要であり、例えば裏メタルとしてＮ
ｉ４ｇを用いたときのシンターリング温度は４８０〜５
２０°Ｃである。一方、バリアメタルはＭＯ％ Ｔｉ、
Ｗ ％ ｆ”ｔ などの金属から所望の特性に通した
ものが選定される。
るための熱処理が必要であり、例えば裏メタルとしてＮ
ｉ４ｇを用いたときのシンターリング温度は４８０〜５
２０°Ｃである。一方、バリアメタルはＭＯ％ Ｔｉ、
Ｗ ％ ｆ”ｔ などの金属から所望の特性に通した
ものが選定される。
しかし、ここで、従来の方法によりショットキーダイオ
ードを製造すると、裏メタルの熱処理が既に形成されて
いるバリアメタルに特性面での悪形口を与えてしまうと
いう問題を生じる。例えばパリアメクルとしてＭｏ−Ｎ
＋−八ｇを選んだ場合においてシンターリング温度が４
５０℃をこえると、急激にリーク電流が増加するように
なり、逆方向電圧−電流特性を悪くなる。従って、両メ
タルの材質を如何に選択してもオーミックコンタクトに
依存する順方向特性とともに逆方向特性をも向上させる
ことができなかった。
ードを製造すると、裏メタルの熱処理が既に形成されて
いるバリアメタルに特性面での悪形口を与えてしまうと
いう問題を生じる。例えばパリアメクルとしてＭｏ−Ｎ
＋−八ｇを選んだ場合においてシンターリング温度が４
５０℃をこえると、急激にリーク電流が増加するように
なり、逆方向電圧−電流特性を悪くなる。従って、両メ
タルの材質を如何に選択してもオーミックコンタクトに
依存する順方向特性とともに逆方向特性をも向上させる
ことができなかった。
なお、不純物濃度の高い基板を使用すれば低温シンター
リングでも裏メタルのオーミックコンタクトを良好にす
ることはできる。しかしこのような高濃度基板上に低濃
度のエピタキシャル層を成長させるには、基板の裏面に
ＣＶＤなどで茸成を被着させ、基板からの添加不純物の
まわりこみを防ぐ必要がある。このため工程が複流とな
りコスト高を招いてしまう。
リングでも裏メタルのオーミックコンタクトを良好にす
ることはできる。しかしこのような高濃度基板上に低濃
度のエピタキシャル層を成長させるには、基板の裏面に
ＣＶＤなどで茸成を被着させ、基板からの添加不純物の
まわりこみを防ぐ必要がある。このため工程が複流とな
りコスト高を招いてしまう。
本発明は上記事情を踏まえて創案されたものであり、そ
の目的は工程数を増やすことなく製造途中における素子
特性の劣化をなくし、特性向上のだめのバリアメタルお
よび裏メタルの材質選択の自由度を拡げることである。
の目的は工程数を増やすことなく製造途中における素子
特性の劣化をなくし、特性向上のだめのバリアメタルお
よび裏メタルの材質選択の自由度を拡げることである。
口叩占をｉ゛−るための＝え
従来の各工程の順序を変更し、裏メタルの形成を行って
から、パリアメクルの形成を行うようにした。
から、パリアメクルの形成を行うようにした。
詐且
バリアメタルよりも忠メタルを先に形成するので、バリ
アメタルへの裏メタル形成時の熱のγ響がなくなり、裏
メタル形成時にオーミックコンタクトが良好になるよう
にシンターリング温度を充分高く設定できるようになる
。
アメタルへの裏メタル形成時の熱のγ響がなくなり、裏
メタル形成時にオーミックコンタクトが良好になるよう
にシンターリング温度を充分高く設定できるようになる
。
また、パリアメクル形成後の工程数が減り、ショットキ
ー障壁に影響を及ぼす汚染物の侵入の可能性が小さくな
る。
ー障壁に影響を及ぼす汚染物の侵入の可能性が小さくな
る。
尖旅皿
以下図面を参照して本発明の詳細な説明する。
■ＮＮ梨型シリコン基板１０の表面に厚さ２〜９μｍの
エピタキシャル５１１を積層し、その上に酸化物絶縁膜
２０を形成する。そして基板１０の裏面を所定厚研磨す
る。（第１図（ａ ）参照）■研磨した基板１０の裏面
に全面的にＮｉ−Ａｇ 、或いはＣｒ−Ｎｉ−４ｇ 、
Ｔｉ−Ａｇの金属膜のいずれかを蒸着し、４８０°Ｃ
〜５２０”Ｃで熱処理することにより、基８ｉ！１０に
対してオーミックコンタクトのとれた裏メタル３０を得
る。（第１図（ｂ）） ■ホトリソグラフィによりエピタキシャル層１１上の酸
化絶縁膜２０の一部を除去し、開口部２１を形成する。
エピタキシャル５１１を積層し、その上に酸化物絶縁膜
２０を形成する。そして基板１０の裏面を所定厚研磨す
る。（第１図（ａ ）参照）■研磨した基板１０の裏面
に全面的にＮｉ−Ａｇ 、或いはＣｒ−Ｎｉ−４ｇ 、
Ｔｉ−Ａｇの金属膜のいずれかを蒸着し、４８０°Ｃ
〜５２０”Ｃで熱処理することにより、基８ｉ！１０に
対してオーミックコンタクトのとれた裏メタル３０を得
る。（第１図（ｂ）） ■ホトリソグラフィによりエピタキシャル層１１上の酸
化絶縁膜２０の一部を除去し、開口部２１を形成する。
（第１図（Ｃ））
■開口部２１および酸化絶縁膜２０の表面にショットキ
ー障壁を形成するため間−Ｎｉ−Ａ（Ｈ金属膜４０を蒸
着し形成する３００℃〜４００°Ｃで３０分間のシンタ
ーリングを施す。（第１図（ｄ）） ■ＭＯ−Ｎｉ−Ａｇ金属膜４０のパターンエツチングを
行い形成するオーバレイ構造のバリアメタル４１を得る
。このとき前工程でのシンターリングで！’、０−Ｎｉ
−Ａｇ金属膜４０と酸化絶縁膜２０との密着性が高めら
れているので、エツチングが進行してもオーバレイ部分
からの汚染物侵入の可能性はより小さくなっている。（
第１図（ｅ）） なお、本実施例は低耐圧のダイオードを製造する場合を
例にあげて説明したが、例えば３０Ｖ以上の高耐圧のダ
イオードを製造するため、ショットキー障壁の周縁を囲
むＰ型不純物層のガードリングを形成する工程を設ける
場合にも本発明を適用することができる。
ー障壁を形成するため間−Ｎｉ−Ａ（Ｈ金属膜４０を蒸
着し形成する３００℃〜４００°Ｃで３０分間のシンタ
ーリングを施す。（第１図（ｄ）） ■ＭＯ−Ｎｉ−Ａｇ金属膜４０のパターンエツチングを
行い形成するオーバレイ構造のバリアメタル４１を得る
。このとき前工程でのシンターリングで！’、０−Ｎｉ
−Ａｇ金属膜４０と酸化絶縁膜２０との密着性が高めら
れているので、エツチングが進行してもオーバレイ部分
からの汚染物侵入の可能性はより小さくなっている。（
第１図（ｅ）） なお、本実施例は低耐圧のダイオードを製造する場合を
例にあげて説明したが、例えば３０Ｖ以上の高耐圧のダ
イオードを製造するため、ショットキー障壁の周縁を囲
むＰ型不純物層のガードリングを形成する工程を設ける
場合にも本発明を適用することができる。
発ユ匹班果
バリアメタルよりも裏メタルを先に形成するから、裏メ
タル形成時のシンターリング温度の制約がなくなり、オ
ーミックコンタクトを良好にできる。したがって素子特
性の向上のためバリアメタルおよび裏メタルの材質を自
由に選択することが可能となる。加えてバリアメタル形
成後の工程数が減るので、バリアメタルに影響を及ぼす
ような不純物侵入の可能性が小さくなる。
タル形成時のシンターリング温度の制約がなくなり、オ
ーミックコンタクトを良好にできる。したがって素子特
性の向上のためバリアメタルおよび裏メタルの材質を自
由に選択することが可能となる。加えてバリアメタル形
成後の工程数が減るので、バリアメタルに影響を及ぼす
ような不純物侵入の可能性が小さくなる。
第１図（ａ）〜（ｂ）は実施例であるショットキーダイ
オードの製造方法を説明するための工程説明図である。 １０・・・基板、 １１・・・エピタキシャル層、 ３０・・・裏メタル、 ４１・・・バリアメタル。
オードの製造方法を説明するための工程説明図である。 １０・・・基板、 １１・・・エピタキシャル層、 ３０・・・裏メタル、 ４１・・・バリアメタル。
Claims (1)
- （１）表面にエピタキシャル層を積層した基板の裏面を
研磨し、その研磨面に金属膜を蒸着し、熱処理を施し裏
メタルを形成した後、エピタキシャル層に接するバリア
メタルを形成することを特徴とするショットキーダイオ
ードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5989786A JPS6323356A (ja) | 1986-03-17 | 1986-03-17 | シヨツトキ−ダイオ−ドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5989786A JPS6323356A (ja) | 1986-03-17 | 1986-03-17 | シヨツトキ−ダイオ−ドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6323356A true JPS6323356A (ja) | 1988-01-30 |
Family
ID=13126367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5989786A Pending JPS6323356A (ja) | 1986-03-17 | 1986-03-17 | シヨツトキ−ダイオ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6323356A (ja) |
-
1986
- 1986-03-17 JP JP5989786A patent/JPS6323356A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JP2003324197A (ja) | 半導体装置およびその製造方法 | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US3271636A (en) | Gallium arsenide semiconductor diode and method | |
| JPS58103168A (ja) | 半導体装置 | |
| JP2008210938A (ja) | 半導体装置およびその製造方法 | |
| JP2005135972A (ja) | 半導体装置の製造方法 | |
| JP3799714B2 (ja) | 半導体装置 | |
| JPS6323356A (ja) | シヨツトキ−ダイオ−ドの製造方法 | |
| JP2014022438A (ja) | ジャンクションバリアショットキーダイオードおよびその製造方法 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPS6020568A (ja) | 半導体装置 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPS613470A (ja) | 半導体装置 | |
| JP2501929B2 (ja) | 静電誘導半導体装置 | |
| JPH10125937A (ja) | ショットキーバリア半導体装置 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH0441510B2 (ja) | ||
| JPS62139355A (ja) | 半導体装置 | |
| JPS60171768A (ja) | プレ−ナ型半導体装置 |