JPH08148700A - 定電圧ダイオード - Google Patents
定電圧ダイオードInfo
- Publication number
- JPH08148700A JPH08148700A JP6287740A JP28774094A JPH08148700A JP H08148700 A JPH08148700 A JP H08148700A JP 6287740 A JP6287740 A JP 6287740A JP 28774094 A JP28774094 A JP 28774094A JP H08148700 A JPH08148700 A JP H08148700A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- conductivity
- guard ring
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 230000020169 heat generation Effects 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】低雑音型定電圧ダイオードの低雑音機能を損う
ことなくサージ耐量を向上させる。 【構成】Ｎ型シリコン基板１の上面に設けたガードリン
グ２の外周よりも内側に形成したＰ+ 型拡散層３の底面
でガードリング２に周囲を外囲まれてＮ型半導体基板１
と接合し、所要の降伏電圧を得る主接合面７を複数島状
に分散させて発熱源面積を拡大し、サージ耐量を向上さ
せると同時に、主接合面７のトータル面積を小さく抑え
て低雑音化を維持する。
ことなくサージ耐量を向上させる。 【構成】Ｎ型シリコン基板１の上面に設けたガードリン
グ２の外周よりも内側に形成したＰ+ 型拡散層３の底面
でガードリング２に周囲を外囲まれてＮ型半導体基板１
と接合し、所要の降伏電圧を得る主接合面７を複数島状
に分散させて発熱源面積を拡大し、サージ耐量を向上さ
せると同時に、主接合面７のトータル面積を小さく抑え
て低雑音化を維持する。
Description
【０００１】
【産業上の利用分野】本発明は定電圧ダイオードに関
し、特に低雑音型の定電圧ダイオードに関する。
し、特に低雑音型の定電圧ダイオードに関する。
【０００２】
【従来の技術】従来の低雑音型定電圧ダイオードは図３
に示すように、Ｎ型シリコン基板１の一主面に形成した
環状のＰ型拡散層からなるガードリング１１と、このガ
ードリング１１の内周に接続して形成した高濃度のＰ型
拡散層（Ｐ+ 型拡散層）からなりＮ型シリコン基板１と
の主接合面７で所要の降伏電圧を得るＰ+ 型拡散層３
と、これらを含むＮ型シリコン基板１の表面に形成した
酸化膜４と、酸化膜４に形成した窓のＰ+ 型拡散層３と
接続するアノード電極５と、Ｎ型シリコン基板１の裏面
に接続して形成するカソード電極６とを有して構成さ
れ、図４に示すように、降伏電流密度の低い動作領域で
は接合面全体で均一に降伏が起きていないため、ショッ
ト雑音が発生し、また、降伏電流密度が過度に高い動作
領域では発熱による熱雑音が発生する。
に示すように、Ｎ型シリコン基板１の一主面に形成した
環状のＰ型拡散層からなるガードリング１１と、このガ
ードリング１１の内周に接続して形成した高濃度のＰ型
拡散層（Ｐ+ 型拡散層）からなりＮ型シリコン基板１と
の主接合面７で所要の降伏電圧を得るＰ+ 型拡散層３
と、これらを含むＮ型シリコン基板１の表面に形成した
酸化膜４と、酸化膜４に形成した窓のＰ+ 型拡散層３と
接続するアノード電極５と、Ｎ型シリコン基板１の裏面
に接続して形成するカソード電極６とを有して構成さ
れ、図４に示すように、降伏電流密度の低い動作領域で
は接合面全体で均一に降伏が起きていないため、ショッ
ト雑音が発生し、また、降伏電流密度が過度に高い動作
領域では発熱による熱雑音が発生する。
【０００３】そこで、低雑音型の定電圧ダイオードで
は、実用電流領域で低雑音動作が得られる降伏電流密度
に設定するためにガードリング１１の内周で取囲まれた
Ｐ+ 型拡散層３とＮ型シリコン基板１との接合面（以下
主接合面と記す）７の径を３０〜６０μｍと小さくして
いる。
は、実用電流領域で低雑音動作が得られる降伏電流密度
に設定するためにガードリング１１の内周で取囲まれた
Ｐ+ 型拡散層３とＮ型シリコン基板１との接合面（以下
主接合面と記す）７の径を３０〜６０μｍと小さくして
いる。
【０００４】この従来の低雑音型定電圧ダイオードは、
低雑音化のために主接合面の面積を小さくしているた
め、一般の定電圧ダイオードに比べてサージ耐量が小さ
くなり、サージの発生し易い箇所に使用することができ
ないという問題があった。
低雑音化のために主接合面の面積を小さくしているた
め、一般の定電圧ダイオードに比べてサージ耐量が小さ
くなり、サージの発生し易い箇所に使用することができ
ないという問題があった。
【０００５】この問題の解決策として特開昭６２−４３
１８４号公報に記載された方法が知られている。
１８４号公報に記載された方法が知られている。
【０００６】図５（ａ），（ｂ）はこの従来の定電圧ダ
イオードの他の例を示す切欠平面図および断面図であ
り、図５（ａ）は説明を容易にするためにアノード電極
５を除外している。
イオードの他の例を示す切欠平面図および断面図であ
り、図５（ａ）は説明を容易にするためにアノード電極
５を除外している。
【０００７】図５（ａ），（ｂ）に示すように、Ｎ型シ
リコン基板１に形成した環状のＰ型拡散層からなるガー
ドリング１１の内周に接続して形成したＰ+ 型拡散層３
の領域内にガードリング１１の内周近傍では密度を高く
中央部では密度を低く形成したＮ型拡散層からなる抵抗
層１２を形成することにより、降伏電流を主接合面７全
体に均一化して発熱量を分散させ、サージ耐量を向上さ
せようとするものである。
リコン基板１に形成した環状のＰ型拡散層からなるガー
ドリング１１の内周に接続して形成したＰ+ 型拡散層３
の領域内にガードリング１１の内周近傍では密度を高く
中央部では密度を低く形成したＮ型拡散層からなる抵抗
層１２を形成することにより、降伏電流を主接合面７全
体に均一化して発熱量を分散させ、サージ耐量を向上さ
せようとするものである。
【０００８】
【発明が解決しようとする課題】この従来の定電圧ダイ
オードは、主接合面の降伏電流を均一化して発熱量を分
散させることでサージ耐量を改善しようとしているが、
低雑音化のためには主接合面積を拡大して降伏電流密度
を低下させることができないため、発熱源面積は主接合
面積と同じとなり、主接合面全体に熱が広がる時間以上
のサージが印加された場合のサージ耐量は改善できない
という問題があった。
オードは、主接合面の降伏電流を均一化して発熱量を分
散させることでサージ耐量を改善しようとしているが、
低雑音化のためには主接合面積を拡大して降伏電流密度
を低下させることができないため、発熱源面積は主接合
面積と同じとなり、主接合面全体に熱が広がる時間以上
のサージが印加された場合のサージ耐量は改善できない
という問題があった。
【０００９】本発明の目的は、低雑音性を損うことなく
サージ耐量を向上させる定電圧ダイオードを提供するこ
とにある。
サージ耐量を向上させる定電圧ダイオードを提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明の第１の定電圧ダ
イオードは、一導電型半導体基板の上面に形成した逆導
電型低不純物濃度拡散層からなるガードリングと、前記
ガードリングの外周よりも内側に前記ガードリングの接
合深さよりも浅く形成し且つ前記ガードリングに周囲を
取囲まれて前記半導体基板と接合し所要の降伏電圧を得
る主接合面を前記ガードリングの底面に複数分散させて
配列した逆導電型高不純物拡散層とを有する。
イオードは、一導電型半導体基板の上面に形成した逆導
電型低不純物濃度拡散層からなるガードリングと、前記
ガードリングの外周よりも内側に前記ガードリングの接
合深さよりも浅く形成し且つ前記ガードリングに周囲を
取囲まれて前記半導体基板と接合し所要の降伏電圧を得
る主接合面を前記ガードリングの底面に複数分散させて
配列した逆導電型高不純物拡散層とを有する。
【００１１】本発明の第２の定電圧ダイオードは、一導
電型半導体基板上に形成した前記半導体基板よりも低不
純物濃度の一導電型半導体層と、前記一導電型半導体層
の上面に形成した逆導電型低不純物濃度拡散層と、前記
逆導電型低不純物濃度拡散層の外周よりも内側に分散し
て配列し且つ前記半導体基板の上面に達する複数の柱状
の逆導電型高不純物拡散層とを有する。
電型半導体基板上に形成した前記半導体基板よりも低不
純物濃度の一導電型半導体層と、前記一導電型半導体層
の上面に形成した逆導電型低不純物濃度拡散層と、前記
逆導電型低不純物濃度拡散層の外周よりも内側に分散し
て配列し且つ前記半導体基板の上面に達する複数の柱状
の逆導電型高不純物拡散層とを有する。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１（ａ），（ｂ）は本発明の第１の実施
例を示す平面図および断面図である。
例を示す平面図および断面図である。
【００１４】図１（ａ），（ｂ）に示すように、Ｎ型シ
リコン基板１の表面を熱酸化して形成した酸化膜を選択
的にエッチングしてガードリングの外枠に相当する窓
と、この窓内に島状に配列して残した酸化膜パターンと
を有する第１の開孔部を形成する。次に、この酸化膜を
マスクとして低濃度のＰ型不純物をイオン注入しＰ型拡
散層内に酸化膜のマスクによりＰ型不純物が導入されな
い領域が島状に配列されたガードリング２を形成する。
次に、ガードリング２を含む表面を熱酸化して形成した
酸化膜４を選択的にエッチングしてガードリング２の外
枠より内側を露出させる第２の開孔部を形成し、酸化膜
４をマスクとして高濃度のＰ型不純物をガードリング２
の接合深さよりも浅くイオン注入しＰ+ 型拡散層３を形
成する。次に、第２の開孔部のＰ+ 型拡散層３と接続す
るアノード電極５およびＮ型シリコン基板１の裏面に接
続するカソード電極６を形成して定電圧ダイオードを構
成する。
リコン基板１の表面を熱酸化して形成した酸化膜を選択
的にエッチングしてガードリングの外枠に相当する窓
と、この窓内に島状に配列して残した酸化膜パターンと
を有する第１の開孔部を形成する。次に、この酸化膜を
マスクとして低濃度のＰ型不純物をイオン注入しＰ型拡
散層内に酸化膜のマスクによりＰ型不純物が導入されな
い領域が島状に配列されたガードリング２を形成する。
次に、ガードリング２を含む表面を熱酸化して形成した
酸化膜４を選択的にエッチングしてガードリング２の外
枠より内側を露出させる第２の開孔部を形成し、酸化膜
４をマスクとして高濃度のＰ型不純物をガードリング２
の接合深さよりも浅くイオン注入しＰ+ 型拡散層３を形
成する。次に、第２の開孔部のＰ+ 型拡散層３と接続す
るアノード電極５およびＮ型シリコン基板１の裏面に接
続するカソード電極６を形成して定電圧ダイオードを構
成する。
【００１５】ここで、ガードリング２に取囲まれてＮ型
シリコン基板１に接合する主接合面７の直径を１０μ
ｍ，主接合面７の接合深さを３μｍ，隣合う主接合面７
の間隔を１０μｍとしたとき、パルス幅が１μＳ以上の
電力が印加されると、主接合面の発熱の熱到達距離は１
０μｍ以上になり、主接合面の発熱が重なり合って、発
熱源面積が５０μｍ×５０μｍ＝２５００μｍ2 あるの
と同等になる。従来の主接合面が１つで、主接合面積が
同じ（主接合面の直径３０μｍ）場合と比べて、発熱源
面積が約３．５倍大きくなり、熱抵抗が約１／３．５と
小さくなるため、サージ耐量が約３．５倍向上する。
シリコン基板１に接合する主接合面７の直径を１０μ
ｍ，主接合面７の接合深さを３μｍ，隣合う主接合面７
の間隔を１０μｍとしたとき、パルス幅が１μＳ以上の
電力が印加されると、主接合面の発熱の熱到達距離は１
０μｍ以上になり、主接合面の発熱が重なり合って、発
熱源面積が５０μｍ×５０μｍ＝２５００μｍ2 あるの
と同等になる。従来の主接合面が１つで、主接合面積が
同じ（主接合面の直径３０μｍ）場合と比べて、発熱源
面積が約３．５倍大きくなり、熱抵抗が約１／３．５と
小さくなるため、サージ耐量が約３．５倍向上する。
【００１６】１つの主接合面積を小さくして、主接合部
を分散させる面積を大きくするほど、熱抵抗が小さくな
り、サージ耐量が向上する。トータルの主接合面積は従
来と変わらないので、従来と同じ低雑音になる。
を分散させる面積を大きくするほど、熱抵抗が小さくな
り、サージ耐量が向上する。トータルの主接合面積は従
来と変わらないので、従来と同じ低雑音になる。
【００１７】なお、低雑音機能を維持するためには、ト
ータルの主接合面積を４０００μｍ2 以下に抑えること
が望ましい。
ータルの主接合面積を４０００μｍ2 以下に抑えること
が望ましい。
【００１８】図２（ａ），（ｂ）は本発明の第２の実施
例を示す一部切欠平面図および断面図である。
例を示す一部切欠平面図および断面図である。
【００１９】図２（ａ），（ｂ）に示すように、Ｎ型シ
リコン基板１の上にＮ- 型層（Ｎ型低不純物濃度層）８
をエピタキシャル成長で形成し、Ｎ- 型層８の表面に形
成した酸化膜に島状に点在して配列した窓を設け、この
窓を通してＮ- 型層８に高濃度のＰ型不純物をイオン注
入してＮ型シリコン基板１に達するＰ+ 型拡散層９を形
成し所定の降伏電圧のＰＮ接合を形成する。次に、同様
に酸化膜に設けた窓を通してＰ+ 型拡散層９を含むＮ-
型層８の表面に選択的に低濃度のＰ型不純物をＰ+ 型拡
散層９よりも浅くイオン注入してＰ型拡散層１０を形成
する。次に、これらの表面に形成した酸化膜４を選択的
にエッチングして開口部を形成し、この開口部のＰ+ 型
拡散層９およびＰ型拡散層１０と接続するアノード電極
５並びにＮ型シリコン基板１の裏面に接続するカソード
電極６のそれぞれを形成する。
リコン基板１の上にＮ- 型層（Ｎ型低不純物濃度層）８
をエピタキシャル成長で形成し、Ｎ- 型層８の表面に形
成した酸化膜に島状に点在して配列した窓を設け、この
窓を通してＮ- 型層８に高濃度のＰ型不純物をイオン注
入してＮ型シリコン基板１に達するＰ+ 型拡散層９を形
成し所定の降伏電圧のＰＮ接合を形成する。次に、同様
に酸化膜に設けた窓を通してＰ+ 型拡散層９を含むＮ-
型層８の表面に選択的に低濃度のＰ型不純物をＰ+ 型拡
散層９よりも浅くイオン注入してＰ型拡散層１０を形成
する。次に、これらの表面に形成した酸化膜４を選択的
にエッチングして開口部を形成し、この開口部のＰ+ 型
拡散層９およびＰ型拡散層１０と接続するアノード電極
５並びにＮ型シリコン基板１の裏面に接続するカソード
電極６のそれぞれを形成する。
【００２０】この実施例では、Ｐ+ 型拡散層９の接合深
さがＰ型拡散層１０よりも深くなっているので、Ｐ型拡
散層１０から伸びる空乏層が主接合面（Ｐ+ 型拡散層９
とＮ型シリコン基板１との接合）７の降伏電流経路上に
存在しなくなり、動作抵抗が小さくなるという利点があ
る。
さがＰ型拡散層１０よりも深くなっているので、Ｐ型拡
散層１０から伸びる空乏層が主接合面（Ｐ+ 型拡散層９
とＮ型シリコン基板１との接合）７の降伏電流経路上に
存在しなくなり、動作抵抗が小さくなるという利点があ
る。
【００２１】
【発明の効果】以上説明したように本発明は、発熱部と
なる主接合面を半導体基板上に分散して形成することに
より、熱抵抗が小さくなり、主接合面のトータルの面積
を従来の低雑音型定電圧ダイオードと同一にして同じ低
雑音化を維持した状態でも、サージ耐量を大幅に向上で
きるという効果を有する。
なる主接合面を半導体基板上に分散して形成することに
より、熱抵抗が小さくなり、主接合面のトータルの面積
を従来の低雑音型定電圧ダイオードと同一にして同じ低
雑音化を維持した状態でも、サージ耐量を大幅に向上で
きるという効果を有する。
【図１】本発明の第１の実施例を示す平面図および断面
図。
図。
【図２】本発明の第２の実施例を示す一部切欠平面図お
よび断面図。
よび断面図。
【図３】従来の定電圧ダイオードの第１の例を示す断面
図。
図。
【図４】定電圧ダイオードの降伏電流密度と雑音との関
係を示す図。
係を示す図。
【図５】従来の定電圧ダイオードの第２の例を示す切欠
平面図および断面図。
平面図および断面図。
１ Ｎ型シリコン基板 ２，１１ ガードリング ３，９ Ｐ+ 型拡散層 ４ 酸化膜 ５ アノード電極 ６ カソード電極 ７ 主接合面 ８ Ｎ- 型層 １０ Ｐ型拡散層 １２ 抵抗層
Claims (2)
- 【請求項１】 一導電型半導体基板の上面に形成した逆
導電型低不純物濃度拡散層からなるガードリングと、前
記ガードリングの外周よりも内側に前記ガードリングの
接合深さよりも浅く形成し且つ前記ガードリングに周囲
を取囲まれて前記半導体基板と接合し所要の降伏電圧を
得る主接合面を前記ガードリングの底面に複数分散させ
て配列した逆導電型高不純物拡散層とを有することを特
徴とする定電圧ダイオード。 - 【請求項２】 一導電型半導体基板上に形成した前記半
導体基板よりも低不純物濃度の一導電型半導体層と、前
記一導電型半導体層の上面に形成した逆導電型低不純物
濃度拡散層と、前記逆導電型低不純物濃度拡散層の外周
よりも内側に分散して配列し且つ前記半導体基板の上面
に達する複数の柱状の逆導電型高不純物拡散層とを有す
ることを特徴とする定電圧ダイオード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287740A JP2666743B2 (ja) | 1994-11-22 | 1994-11-22 | 定電圧ダイオード |
| US08/560,190 US5612568A (en) | 1994-11-22 | 1995-11-21 | Low-noise zener diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287740A JP2666743B2 (ja) | 1994-11-22 | 1994-11-22 | 定電圧ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148700A true JPH08148700A (ja) | 1996-06-07 |
| JP2666743B2 JP2666743B2 (ja) | 1997-10-22 |
Family
ID=17721149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6287740A Expired - Fee Related JP2666743B2 (ja) | 1994-11-22 | 1994-11-22 | 定電圧ダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5612568A (ja) |
| JP (1) | JP2666743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032923A (ja) * | 2004-06-14 | 2006-02-02 | Tyco Electronics Corp | 改善されたエネルギーインパルス定格を有するダイオード |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3779366B2 (ja) * | 1996-02-21 | 2006-05-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5880513A (en) * | 1996-04-18 | 1999-03-09 | Harris Corporation | Asymmetric snubber resistor |
| DE19616605C2 (de) * | 1996-04-25 | 1998-03-26 | Siemens Ag | Schottkydiodenanordnung und Verfahren zur Herstellung |
| JP2001196606A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | ダイオード |
| JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
| US6791161B2 (en) * | 2002-04-08 | 2004-09-14 | Fabtech, Inc. | Precision Zener diodes |
| JP2010056510A (ja) * | 2008-07-31 | 2010-03-11 | Nec Electronics Corp | 半導体装置 |
| US9202935B2 (en) | 2013-10-01 | 2015-12-01 | Vishay General Semiconductor Llc | Zener diode haviing a polysilicon layer for improved reverse surge capability and decreased leakage current |
| CN106711234B (zh) * | 2017-01-16 | 2019-09-06 | 重庆平伟实业股份有限公司 | 一种高频吸收二极管芯片及其生产方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513146A (en) * | 1978-07-15 | 1980-01-30 | Satake Eng Co Ltd | Automatic adjuster for rocking grain sorter |
| JPS6035578A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Tokyo Electronics Co Ltd | 半導体素子およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243184A (ja) * | 1985-08-21 | 1987-02-25 | Rohm Co Ltd | 低雑音型ツエナ−ダイオ−ド |
| DE69228046T2 (de) * | 1991-12-16 | 1999-07-01 | Koninkl Philips Electronics Nv | Zener-Diode mit Bezugs- und Schutzdiode |
-
1994
- 1994-11-22 JP JP6287740A patent/JP2666743B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-21 US US08/560,190 patent/US5612568A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513146A (en) * | 1978-07-15 | 1980-01-30 | Satake Eng Co Ltd | Automatic adjuster for rocking grain sorter |
| JPS6035578A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Tokyo Electronics Co Ltd | 半導体素子およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032923A (ja) * | 2004-06-14 | 2006-02-02 | Tyco Electronics Corp | 改善されたエネルギーインパルス定格を有するダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666743B2 (ja) | 1997-10-22 |
| US5612568A (en) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287269B2 (ja) | ダイオードとその製造方法 | |
| US20040061195A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005243715A (ja) | 半導体装置およびその製造方法 | |
| JP2666743B2 (ja) | 定電圧ダイオード | |
| JP2000294804A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2005229071A (ja) | ショットキーバリアダイオード | |
| JP3489567B2 (ja) | 半導体素子 | |
| JP4458588B2 (ja) | 静電誘導型半導体デバイスおよびその製造方法 | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP2000183366A (ja) | 半導体素子 | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JP4907955B2 (ja) | ショットキーバリアダイオード及びその製造方法 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JP2006245237A (ja) | ショットキバリアダイオードおよびその製造方法 | |
| JPH10303436A (ja) | 半導体装置 | |
| JPH0864845A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2000114549A (ja) | 半導体素子 | |
| JPH06163878A (ja) | 半導体装置 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JP4860146B2 (ja) | サージ保護用半導体装置 | |
| JP2003258270A5 (ja) | ||
| JPH0677237A (ja) | プレーナ型ダイオードの製造方法 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH10125937A (ja) | ショットキーバリア半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |
|
| LAPS | Cancellation because of no payment of annual fees |