JP2666743B2 - 定電圧ダイオード - Google Patents
定電圧ダイオードInfo
- Publication number
- JP2666743B2 JP2666743B2 JP6287740A JP28774094A JP2666743B2 JP 2666743 B2 JP2666743 B2 JP 2666743B2 JP 6287740 A JP6287740 A JP 6287740A JP 28774094 A JP28774094 A JP 28774094A JP 2666743 B2 JP2666743 B2 JP 2666743B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- constant voltage
- type
- voltage diode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 230000020169 heat generation Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明は定電圧ダイオードに関
し、特に低雑音型の定電圧ダイオードに関する。
し、特に低雑音型の定電圧ダイオードに関する。
【0002】
【従来の技術】従来の低雑音型定電圧ダイオードは図3
に示すように、N型シリコン基板1の一主面に形成した
環状のP型拡散層からなるガードリング11と、このガ
ードリング11の内周に接続して形成した高濃度のP型
拡散層(P+ 型拡散層)からなりN型シリコン基板1と
の主接合面7で所要の降伏電圧を得るP+ 型拡散層3
と、これらを含むN型シリコン基板1の表面に形成した
酸化膜4と、酸化膜4に形成した窓のP+ 型拡散層3と
接続するアノード電極5と、N型シリコン基板1の裏面
に接続して形成するカソード電極6とを有して構成さ
れ、図4に示すように、降伏電流密度の低い動作領域で
は接合面全体で均一に降伏が起きていないため、ショッ
ト雑音が発生し、また、降伏電流密度が過度に高い動作
領域では発熱による熱雑音が発生する。
に示すように、N型シリコン基板1の一主面に形成した
環状のP型拡散層からなるガードリング11と、このガ
ードリング11の内周に接続して形成した高濃度のP型
拡散層(P+ 型拡散層)からなりN型シリコン基板1と
の主接合面7で所要の降伏電圧を得るP+ 型拡散層3
と、これらを含むN型シリコン基板1の表面に形成した
酸化膜4と、酸化膜4に形成した窓のP+ 型拡散層3と
接続するアノード電極5と、N型シリコン基板1の裏面
に接続して形成するカソード電極6とを有して構成さ
れ、図4に示すように、降伏電流密度の低い動作領域で
は接合面全体で均一に降伏が起きていないため、ショッ
ト雑音が発生し、また、降伏電流密度が過度に高い動作
領域では発熱による熱雑音が発生する。
【0003】そこで、低雑音型の定電圧ダイオードで
は、実用電流領域で低雑音動作が得られる降伏電流密度
に設定するためにガードリング11の内周で取囲まれた
P+ 型拡散層3とN型シリコン基板1との接合面(以下
主接合面と記す)7の径を30〜60μmと小さくして
いる。
は、実用電流領域で低雑音動作が得られる降伏電流密度
に設定するためにガードリング11の内周で取囲まれた
P+ 型拡散層3とN型シリコン基板1との接合面(以下
主接合面と記す)7の径を30〜60μmと小さくして
いる。
【0004】この従来の低雑音型定電圧ダイオードは、
低雑音化のために主接合面の面積を小さくしているた
め、一般の定電圧ダイオードに比べてサージ耐量が小さ
くなり、サージの発生し易い箇所に使用することができ
ないという問題があった。
低雑音化のために主接合面の面積を小さくしているた
め、一般の定電圧ダイオードに比べてサージ耐量が小さ
くなり、サージの発生し易い箇所に使用することができ
ないという問題があった。
【0005】この問題の解決策として特開昭62−43
184号公報に記載された方法が知られている。
184号公報に記載された方法が知られている。
【0006】図5(a),(b)はこの従来の定電圧ダ
イオードの他の例を示す切欠平面図および断面図であ
り、図5(a)は説明を容易にするためにアノード電極
5を除外している。
イオードの他の例を示す切欠平面図および断面図であ
り、図5(a)は説明を容易にするためにアノード電極
5を除外している。
【0007】図5(a),(b)に示すように、N型シ
リコン基板1に形成した環状のP型拡散層からなるガー
ドリング11の内周に接続して形成したP+ 型拡散層3
の領域内にN型拡散層からなる抵抗層12を複数形成
し、これら抵抗層12の単位面積当たりの形成数をガー
ドリング11の内周近傍では多くし中央部では少なくす
ることにより、降伏電流を主接合面7全体に均一化して
発熱量を分散させ、サージ耐量を向上させようとするも
のである。
リコン基板1に形成した環状のP型拡散層からなるガー
ドリング11の内周に接続して形成したP+ 型拡散層3
の領域内にN型拡散層からなる抵抗層12を複数形成
し、これら抵抗層12の単位面積当たりの形成数をガー
ドリング11の内周近傍では多くし中央部では少なくす
ることにより、降伏電流を主接合面7全体に均一化して
発熱量を分散させ、サージ耐量を向上させようとするも
のである。
【0008】
【発明が解決しようとする課題】この従来の定電圧ダイ
オードは、主接合面の降伏電流を均一化して発熱量を分
散させることでサージ耐量を改善しようとしているが、
低雑音化のためには主接合面積を拡大して降伏電流密度
を低下させることができないため、発熱源面積は主接合
面積と同じとなり、主接合面全体に熱が広がる時間以上
のサージが印加された場合のサージ耐量は改善できない
という問題があった。
オードは、主接合面の降伏電流を均一化して発熱量を分
散させることでサージ耐量を改善しようとしているが、
低雑音化のためには主接合面積を拡大して降伏電流密度
を低下させることができないため、発熱源面積は主接合
面積と同じとなり、主接合面全体に熱が広がる時間以上
のサージが印加された場合のサージ耐量は改善できない
という問題があった。
【0009】本発明の目的は、低雑音性を損うことなく
サージ耐量を向上させる定電圧ダイオードを提供するこ
とにある。
サージ耐量を向上させる定電圧ダイオードを提供するこ
とにある。
【0010】
【0011】
【課題を解決するための手段】本発明の定電圧ダイオー
ドは、一導電型半導体基板上に形成した前記半導体基板
よりも低不純物濃度の一導電型半導体層と、前記一導電
型半導体層の上面に形成した逆導電型低不純物濃度拡散
層と、前記逆導電型低不純物濃度拡散層の外周よりも内
側に分散して配列し且つ前記半導体基板の上面に達する
複数の柱状の逆導電型高不純物濃度拡散層とを有する。
ドは、一導電型半導体基板上に形成した前記半導体基板
よりも低不純物濃度の一導電型半導体層と、前記一導電
型半導体層の上面に形成した逆導電型低不純物濃度拡散
層と、前記逆導電型低不純物濃度拡散層の外周よりも内
側に分散して配列し且つ前記半導体基板の上面に達する
複数の柱状の逆導電型高不純物濃度拡散層とを有する。
【0012】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0013】まず、本発明と密接に関連した技術につい
て説明する。図1(a),(b)は、この関連技術によ
る定電圧ダイオード例を示す平面図および断面図であ
る。
て説明する。図1(a),(b)は、この関連技術によ
る定電圧ダイオード例を示す平面図および断面図であ
る。
【0014】図1(a),(b)に示すように、N型シ
リコン基板1の表面を熱酸化して形成した酸化膜を選択
的にエッチングしてガードリングの外枠に相当する窓
と、この窓内に島状に配列して残した酸化膜パターンと
を有する第1の開孔部を形成する。次に、この酸化膜を
マスクとして低濃度のP型不純物をイオン注入しP型拡
散層内に酸化膜のマスクによりP型不純物が導入されな
い領域が島状に配列されたガードリング2を形成する。
次に、ガードリング2を含む表面を熱酸化して形成した
酸化膜4を選択的にエッチングしてガードリング2の外
枠より内側を露出させる第2の開孔部を形成し、酸化膜
4をマスクとして高濃度のP型不純物をガードリング2
の接合深さよりも浅くイオン注入しP+ 型拡散層3を形
成する。次に、第2の開孔部のP+ 型拡散層3と接続す
るアノード電極5およびN型シリコン基板1の裏面に接
続するカソード電極6を形成して定電圧ダイオードを構
成する。
リコン基板1の表面を熱酸化して形成した酸化膜を選択
的にエッチングしてガードリングの外枠に相当する窓
と、この窓内に島状に配列して残した酸化膜パターンと
を有する第1の開孔部を形成する。次に、この酸化膜を
マスクとして低濃度のP型不純物をイオン注入しP型拡
散層内に酸化膜のマスクによりP型不純物が導入されな
い領域が島状に配列されたガードリング2を形成する。
次に、ガードリング2を含む表面を熱酸化して形成した
酸化膜4を選択的にエッチングしてガードリング2の外
枠より内側を露出させる第2の開孔部を形成し、酸化膜
4をマスクとして高濃度のP型不純物をガードリング2
の接合深さよりも浅くイオン注入しP+ 型拡散層3を形
成する。次に、第2の開孔部のP+ 型拡散層3と接続す
るアノード電極5およびN型シリコン基板1の裏面に接
続するカソード電極6を形成して定電圧ダイオードを構
成する。
【0015】ここで、ガードリング2に取囲まれてN型
シリコン基板1に接合する主接合面7の直径を10μ
m,主接合面7の接合深さを3μm,隣合う主接合面7
の間隔を10μmとしたとき、パルス幅が1μS以上の
電力が印加されると、主接合面の発熱の熱到達距離は1
0μm以上になり、主接合面の発熱が重なり合って、発
熱源面積が50μm×50μm=2500μm2 あるの
と同等になる。主接合面が1つで、主接合面積が同じ
(主接合面の直径30μm)場合と比べて、発熱源面積
が約3.5倍大きくなり、熱抵抗が約1/3.5と小さ
くなるため、サージ耐量が約3.5倍向上する。
シリコン基板1に接合する主接合面7の直径を10μ
m,主接合面7の接合深さを3μm,隣合う主接合面7
の間隔を10μmとしたとき、パルス幅が1μS以上の
電力が印加されると、主接合面の発熱の熱到達距離は1
0μm以上になり、主接合面の発熱が重なり合って、発
熱源面積が50μm×50μm=2500μm2 あるの
と同等になる。主接合面が1つで、主接合面積が同じ
(主接合面の直径30μm)場合と比べて、発熱源面積
が約3.5倍大きくなり、熱抵抗が約1/3.5と小さ
くなるため、サージ耐量が約3.5倍向上する。
【0016】1つの主接合面積を小さくして、主接合部
を分散させる面積を大きくするほど、熱抵抗が小さくな
り、サージ耐量が向上する。トータルの主接合面積は変
わらないので、同じ低雑音になる。
を分散させる面積を大きくするほど、熱抵抗が小さくな
り、サージ耐量が向上する。トータルの主接合面積は変
わらないので、同じ低雑音になる。
【0017】なお、低雑音機能を維持するためには、ト
ータルの主接合面積を4000μm2 以下に抑えること
が望ましい。
ータルの主接合面積を4000μm2 以下に抑えること
が望ましい。
【0018】次に、本発明について説明する。図2
(a),(b)は本発明の定電圧ダイオードの実施例を
示す一部切欠平面図および断面図である。
(a),(b)は本発明の定電圧ダイオードの実施例を
示す一部切欠平面図および断面図である。
【0019】図2(a),(b)に示すように、N型シ
リコン基板1の上にN- 型層(N型低不純物濃度層)8
をエピタキシャル成長で形成し、N- 型層8の表面に形
成した酸化膜に島状に点在して配列した窓を設け、この
窓を通してN- 型層8に高濃度のP型不純物をイオン注
入してN型シリコン基板1に達するP+ 型拡散層9を形
成し所定の降伏電圧のPN接合を形成する。次に、同様
に酸化膜に設けた窓を通してP+ 型拡散層9を含むN-
型層8の表面に選択的に低濃度のP型不純物をP+ 型拡
散層9よりも浅くイオン注入してP型拡散層10を形成
する。次に、これらの表面に形成した酸化膜4を選択的
にエッチングして開口部を形成し、この開口部のP+ 型
拡散層9およびP型拡散層10と接続するアノード電極
5並びにN型シリコン基板1の裏面に接続するカソード
電極6のそれぞれを形成する。
リコン基板1の上にN- 型層(N型低不純物濃度層)8
をエピタキシャル成長で形成し、N- 型層8の表面に形
成した酸化膜に島状に点在して配列した窓を設け、この
窓を通してN- 型層8に高濃度のP型不純物をイオン注
入してN型シリコン基板1に達するP+ 型拡散層9を形
成し所定の降伏電圧のPN接合を形成する。次に、同様
に酸化膜に設けた窓を通してP+ 型拡散層9を含むN-
型層8の表面に選択的に低濃度のP型不純物をP+ 型拡
散層9よりも浅くイオン注入してP型拡散層10を形成
する。次に、これらの表面に形成した酸化膜4を選択的
にエッチングして開口部を形成し、この開口部のP+ 型
拡散層9およびP型拡散層10と接続するアノード電極
5並びにN型シリコン基板1の裏面に接続するカソード
電極6のそれぞれを形成する。
【0020】この実施例では、P+ 型拡散層9の接合深
さがP型拡散層10よりも深くなっているので、P型拡
散層10から伸びる空乏層が主接合面(P+ 型拡散層9
とN型シリコン基板1との接合)7の降伏電流経路上に
存在しなくなり、動作抵抗が小さくなるという利点があ
る。
さがP型拡散層10よりも深くなっているので、P型拡
散層10から伸びる空乏層が主接合面(P+ 型拡散層9
とN型シリコン基板1との接合)7の降伏電流経路上に
存在しなくなり、動作抵抗が小さくなるという利点があ
る。
【0021】以上説明したように本発明は、発熱部とな
る主接合面を半導体基板上に分散して形成することによ
り、熱抵抗が小さくなり、主接合面のトータルの面積を
従来の低雑音型定電圧ダイオードと同一にして同じ低雑
音化を維持した状態でも、サージ耐量を大幅に向上で
き、且つ、動作抵抗が小さくなるという効果を有する。
る主接合面を半導体基板上に分散して形成することによ
り、熱抵抗が小さくなり、主接合面のトータルの面積を
従来の低雑音型定電圧ダイオードと同一にして同じ低雑
音化を維持した状態でも、サージ耐量を大幅に向上で
き、且つ、動作抵抗が小さくなるという効果を有する。
【図1】本発明と密接に関連した技術による定電圧ダイ
オード例を示す平面図および断面図。
オード例を示す平面図および断面図。
【図2】本発明の定電圧ダイオードの実施例を示す一部
切欠平面図および断面図。
切欠平面図および断面図。
【図3】従来の定電圧ダイオードの第1の例を示す断面
図。
図。
【図4】定電圧ダイオードの降伏電流密度と雑音との関
係を示す図。
係を示す図。
【図5】従来の定電圧ダイオードの第2の例を示す切欠
平面図および断面図。
平面図および断面図。
Claims (1)
- 【請求項1】 一導電型半導体基板上に形成した前記半
導体基板よりも低不純物濃度の一導電型半導体層と、前
記一導電型半導体層の上面に形成した逆導電型低不純物
濃度拡散層と、前記逆導電型低不純物濃度拡散層の外周
よりも内側に分散して配列し且つ前記半導体基板の上面
に達する複数の柱状の逆導電型高不純物濃度拡散層とを
有することを特徴とする定電圧ダイオード。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6287740A JP2666743B2 (ja) | 1994-11-22 | 1994-11-22 | 定電圧ダイオード |
US08/560,190 US5612568A (en) | 1994-11-22 | 1995-11-21 | Low-noise zener diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6287740A JP2666743B2 (ja) | 1994-11-22 | 1994-11-22 | 定電圧ダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08148700A JPH08148700A (ja) | 1996-06-07 |
JP2666743B2 true JP2666743B2 (ja) | 1997-10-22 |
Family
ID=17721149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6287740A Expired - Fee Related JP2666743B2 (ja) | 1994-11-22 | 1994-11-22 | 定電圧ダイオード |
Country Status (2)
Country | Link |
---|---|
US (1) | US5612568A (ja) |
JP (1) | JP2666743B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3779366B2 (ja) * | 1996-02-21 | 2006-05-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5880513A (en) * | 1996-04-18 | 1999-03-09 | Harris Corporation | Asymmetric snubber resistor |
DE19616605C2 (de) * | 1996-04-25 | 1998-03-26 | Siemens Ag | Schottkydiodenanordnung und Verfahren zur Herstellung |
JP2001196606A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | ダイオード |
JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
US6791161B2 (en) * | 2002-04-08 | 2004-09-14 | Fabtech, Inc. | Precision Zener diodes |
US20050275065A1 (en) * | 2004-06-14 | 2005-12-15 | Tyco Electronics Corporation | Diode with improved energy impulse rating |
JP2010056510A (ja) * | 2008-07-31 | 2010-03-11 | Nec Electronics Corp | 半導体装置 |
US9202935B2 (en) | 2013-10-01 | 2015-12-01 | Vishay General Semiconductor Llc | Zener diode haviing a polysilicon layer for improved reverse surge capability and decreased leakage current |
CN106711234B (zh) * | 2017-01-16 | 2019-09-06 | 重庆平伟实业股份有限公司 | 一种高频吸收二极管芯片及其生产方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513146A (en) * | 1978-07-15 | 1980-01-30 | Satake Eng Co Ltd | Automatic adjuster for rocking grain sorter |
JPS6035578A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Tokyo Electronics Co Ltd | 半導体素子およびその製造方法 |
JPS6243184A (ja) * | 1985-08-21 | 1987-02-25 | Rohm Co Ltd | 低雑音型ツエナ−ダイオ−ド |
DE69228046T2 (de) * | 1991-12-16 | 1999-07-01 | Koninkl Philips Electronics Nv | Zener-Diode mit Bezugs- und Schutzdiode |
-
1994
- 1994-11-22 JP JP6287740A patent/JP2666743B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-21 US US08/560,190 patent/US5612568A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5612568A (en) | 1997-03-18 |
JPH08148700A (ja) | 1996-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3287269B2 (ja) | ダイオードとその製造方法 | |
US7615839B2 (en) | Semiconductor device and manufacturing method thereof | |
US4717940A (en) | MIS controlled gate turn-off thyristor | |
JP2004127968A (ja) | 半導体装置およびその製造方法 | |
JP2666743B2 (ja) | 定電圧ダイオード | |
JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4518076B2 (ja) | 垂直半導体素子およびその製造方法 | |
JP2000294804A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP2005101551A (ja) | 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子 | |
JP2008042073A (ja) | 半導体装置 | |
JPH0766975B2 (ja) | 複合型ダイオード装置 | |
JP3655834B2 (ja) | 半導体装置 | |
JP3489567B2 (ja) | 半導体素子 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP4458588B2 (ja) | 静電誘導型半導体デバイスおよびその製造方法 | |
JP2000183366A (ja) | 半導体素子 | |
JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
JP3297087B2 (ja) | 高耐圧半導体装置 | |
JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
JPH10303436A (ja) | 半導体装置 | |
JP4907955B2 (ja) | ショットキーバリアダイオード及びその製造方法 | |
JP4294016B2 (ja) | 半導体デバイスの製造方法 | |
JP2839595B2 (ja) | 絶縁ゲート付きgtoサイリスタ | |
JPS6327865B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |
|
LAPS | Cancellation because of no payment of annual fees |