JPS6347970A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6347970A JPS6347970A JP19346186A JP19346186A JPS6347970A JP S6347970 A JPS6347970 A JP S6347970A JP 19346186 A JP19346186 A JP 19346186A JP 19346186 A JP19346186 A JP 19346186A JP S6347970 A JPS6347970 A JP S6347970A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- conductivity type
- diodes
- electrodes
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims description 18
- 230000010354 integration Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体装置、特に全波整流回路をワンチップ内
に構成した半導体装置に関するものである。
に構成した半導体装置に関するものである。
(ロ)従来の技術
一般にグイオードブリッジ回路装置を製作する際、複数
のダイオードチップをリードの表裏面に接着し、更に各
チップの表面に別のリードを接着する構成であったり、
更には前記リードの重なりによる短絡や製造法の困難性
等の問題を解決した特開昭60−101958号公報の
如き構成の半導体装置があった。
のダイオードチップをリードの表裏面に接着し、更に各
チップの表面に別のリードを接着する構成であったり、
更には前記リードの重なりによる短絡や製造法の困難性
等の問題を解決した特開昭60−101958号公報の
如き構成の半導体装置があった。
(ハ)発明が解決しようとする問題点
前述の如き構成ト於いては、4テツプのダイオードか又
はカソード・コモンとアノード・コモンのダイオードチ
ップを使用して構成する必要があり、更には夫々のチッ
プをリードに半田付けする必要があるため、工程数が多
く、また工程が複雑であった。
はカソード・コモンとアノード・コモンのダイオードチ
ップを使用して構成する必要があり、更には夫々のチッ
プをリードに半田付けする必要があるため、工程数が多
く、また工程が複雑であった。
また前述の構成では各チップの特性を整える必要がある
問題点を有していた。
問題点を有していた。
(ニ)問題点を解決するための手段
本発明は上述した問題点を解決するために、少なくとも
一導電型の半導体基板(2)と、該半導体基板(2)内
に形成される逆導電型の第1および第2の拡散領域(3
)(4)と、該第1および第2の拡散領域(3)(4)
とを分離する一導電型の第3の拡散領域(5)と、前記
半導体基板(2)上に形成される第1の絶縁膜(6)と
、該第1の絶縁膜(6)を介して前記第1および第2の
拡散領域(3)(4)と夫々オーミックコンタクトする
第1および第2の電極(7)(8)と、該第1および第
2の電極(7)(8)と夫々オーミックコンタクトする
一導電型の第1および第2のシリコン層(13)(14
)と、前記第1の電極(7)と第2の電極(8)および
第1のシリコン層(13)と第2のシリコン層(14)
を夫々絶縁分離する第2の絶縁膜(15)と、前記半導
体基板(2)上に形成し、前記第1および第2のシリコ
ン層(13)(14)と接合する逆導電型の第3のシリ
コン層(16)と、該第3のシリコン層(16)および
半導体基板の底面とオーミックコンタクトする電極(1
7)(11)とにより解決するものである。
一導電型の半導体基板(2)と、該半導体基板(2)内
に形成される逆導電型の第1および第2の拡散領域(3
)(4)と、該第1および第2の拡散領域(3)(4)
とを分離する一導電型の第3の拡散領域(5)と、前記
半導体基板(2)上に形成される第1の絶縁膜(6)と
、該第1の絶縁膜(6)を介して前記第1および第2の
拡散領域(3)(4)と夫々オーミックコンタクトする
第1および第2の電極(7)(8)と、該第1および第
2の電極(7)(8)と夫々オーミックコンタクトする
一導電型の第1および第2のシリコン層(13)(14
)と、前記第1の電極(7)と第2の電極(8)および
第1のシリコン層(13)と第2のシリコン層(14)
を夫々絶縁分離する第2の絶縁膜(15)と、前記半導
体基板(2)上に形成し、前記第1および第2のシリコ
ン層(13)(14)と接合する逆導電型の第3のシリ
コン層(16)と、該第3のシリコン層(16)および
半導体基板の底面とオーミックコンタクトする電極(1
7)(11)とにより解決するものである。
(*)作用
カソード・コモン(またはアノード・コモン)の構成の
ダイオード(9)(10)を半導体基板(2)内に左右
対称に形成する。更には第1の絶縁層(6)および第1
層目の電極(7)(8)を介してアノード・コモン(ま
たはカソード・コモン)の構成のダイオード(18)(
19)を左右対称に形成する。
ダイオード(9)(10)を半導体基板(2)内に左右
対称に形成する。更には第1の絶縁層(6)および第1
層目の電極(7)(8)を介してアノード・コモン(ま
たはカソード・コモン)の構成のダイオード(18)(
19)を左右対称に形成する。
従って半導体基板(2)内のダイオード(9)(10)
と前記ダイオード(9)(10)上に形成されるダイオ
ード(18)(19)は夫々左右対称の形で、左右同時
に形成きれるため左右のダイオード(9)と(10)、
(18)と(19)の特性のバラツキを小さくできる。
と前記ダイオード(9)(10)上に形成されるダイオ
ード(18)(19)は夫々左右対称の形で、左右同時
に形成きれるため左右のダイオード(9)と(10)、
(18)と(19)の特性のバラツキを小さくできる。
更には1チップ化しであるために集積度が向上できるた
め、チップを小型化にでき、また各電極と端子間をワイ
ヤーポンドできるので量産に最適で組立工数を減らせ、
コストを低減できる。
め、チップを小型化にでき、また各電極と端子間をワイ
ヤーポンドできるので量産に最適で組立工数を減らせ、
コストを低減できる。
(へ)実施例
以下に本発明の半導体装置(1)の実施例を図面を参照
しながら詳述する。
しながら詳述する。
先ず第1図に示す如く、N型の半導体基板(2)と、該
N型の半導体基板(2)内に形成されるP型の第1およ
び第2の拡散領域(3)(4>と、該第1および第2の
拡散領域(3)(4)を分離するN+型の第3の拡散領
域(5)と、前記半導体基板(2)上に形成される第1
の絶縁膜(6)と、該第1の絶縁膜(6)を介して前記
第1および第2の拡散領域(3)(4>と夫々オーミッ
クコンタクトする第1および第2の電極(7)(8)と
がある。
N型の半導体基板(2)内に形成されるP型の第1およ
び第2の拡散領域(3)(4>と、該第1および第2の
拡散領域(3)(4)を分離するN+型の第3の拡散領
域(5)と、前記半導体基板(2)上に形成される第1
の絶縁膜(6)と、該第1の絶縁膜(6)を介して前記
第1および第2の拡散領域(3)(4>と夫々オーミッ
クコンタクトする第1および第2の電極(7)(8)と
がある。
ここで前記第1、第2および第3の拡散領域(3)(4
)(5)は例えば熱拡散法やイオン注入法等で形成きれ
、前記第3の拡散領域(5)はPN接合分離であり他に
絶縁分離等が考えられる。また第1の絶縁膜(6)は例
えばCVD法で形成きれるシリコン酸化膜より成る。
)(5)は例えば熱拡散法やイオン注入法等で形成きれ
、前記第3の拡散領域(5)はPN接合分離であり他に
絶縁分離等が考えられる。また第1の絶縁膜(6)は例
えばCVD法で形成きれるシリコン酸化膜より成る。
本構成は本発明の第1の特徴とする点であり、左右対称
にカソード・コモンの形のダイオード(9)(10)が
形成されることにある。(またここではアノード・コモ
ンの形のダイオードを形成しても良い。)つまり第2図
に示す等価回路のノード■、ノード■、ノード■の部分
に形成するダイオード(9)(10)と対応し、第1お
よび第2の電極(7)(8)はノード■、ノード■と対
応し、半導体基板(2)の底面部(11)はノード■と
対応する。従って左右のダイオード(9)(10)を同
時に形成するため、左右のダイオード(9)(10)の
特性を均一に形成できる。
にカソード・コモンの形のダイオード(9)(10)が
形成されることにある。(またここではアノード・コモ
ンの形のダイオードを形成しても良い。)つまり第2図
に示す等価回路のノード■、ノード■、ノード■の部分
に形成するダイオード(9)(10)と対応し、第1お
よび第2の電極(7)(8)はノード■、ノード■と対
応し、半導体基板(2)の底面部(11)はノード■と
対応する。従って左右のダイオード(9)(10)を同
時に形成するため、左右のダイオード(9)(10)の
特性を均一に形成できる。
またここではシールドメタル電極(12)が反転防止用
に形成され、更にはアニユラ−・リングク5)が形成き
れている。
に形成され、更にはアニユラ−・リングク5)が形成き
れている。
次に前記第1および第2の電極(7)(8)と夫々オー
ミックコンタクトするN型の第1および第2のシリコン
層(13)(14)と、前記第1の電極(7)と第2の
電極(8)および第1のシリコン層(13)と第2のシ
リコン層(14)を夫々絶縁分離する第2の絶縁膜(1
5)と、前記半導体基板(2)上に形成し、前記第1お
よび第2のシリコン層(13)(14)とPN接合する
P型の第3のシリコン層(16)と、該第3のシリコン
層(16)および半導体基板(2)の底面とオーミック
コンタクトする電極(17)(11)とがある。
ミックコンタクトするN型の第1および第2のシリコン
層(13)(14)と、前記第1の電極(7)と第2の
電極(8)および第1のシリコン層(13)と第2のシ
リコン層(14)を夫々絶縁分離する第2の絶縁膜(1
5)と、前記半導体基板(2)上に形成し、前記第1お
よび第2のシリコン層(13)(14)とPN接合する
P型の第3のシリコン層(16)と、該第3のシリコン
層(16)および半導体基板(2)の底面とオーミック
コンタクトする電極(17)(11)とがある。
ここで第2の絶縁膜(15〉はシリコン酸化膜またはシ
リコン窒化膜より成り、シリコン層(13)(14)(
16)は予めドープきれたものを使用し、更にイオオ注
入法により不純物濃度を制御している。
リコン窒化膜より成り、シリコン層(13)(14)(
16)は予めドープきれたものを使用し、更にイオオ注
入法により不純物濃度を制御している。
本構成は本発明の第2の特徴とする点であり、左右対称
にアノード・コモンの形のダイオード(18)(19)
が形成されることにある。つまり第2図に示す等何回路
のノード■、ノード■、ノード■の部分によりダイオー
ド(18)(19)が形成きれ、第1および第2の電極
(7)(8)はノード■、ノード■が対応し、第3のシ
リコン層(16)とオーミックコンタクトする電極(1
7)がノード■と対応する。
にアノード・コモンの形のダイオード(18)(19)
が形成されることにある。つまり第2図に示す等何回路
のノード■、ノード■、ノード■の部分によりダイオー
ド(18)(19)が形成きれ、第1および第2の電極
(7)(8)はノード■、ノード■が対応し、第3のシ
リコン層(16)とオーミックコンタクトする電極(1
7)がノード■と対応する。
従って左右のダイオード(18)(19)を同時に形成
するため、左右のダイオード(18)(19)の特性を
均一に形成できる。
するため、左右のダイオード(18)(19)の特性を
均一に形成できる。
ここで前記シリコン層はPN接合を形成できるものであ
れば良く、レーザ等による再結晶シリコン層でも、ポリ
シリコン層でも良い。しかしポリシリコン層の方が再結
晶化等をしない分形成が容易である。
れば良く、レーザ等による再結晶シリコン層でも、ポリ
シリコン層でも良い。しかしポリシリコン層の方が再結
晶化等をしない分形成が容易である。
(ト)発明の効果
以上の説明からも明らかな如く、半導体基板(2)内に
形成されたカソード・コモン・ダイオード(9)(10
)とシリコン層(13)(14)(16)に形成きれた
アノード・コモン・ダイオード(18)(19)を左右
対称に形成し、更には前記カソード・コモン・ダイオー
ド(9)(10)、アノード・コモン・ダイオード(1
8)(19)は夫々左右同時に形成されるために左右の
ダイオード(9)と(10)、(18)と(19)の特
性のバラツキを小さくできる。
形成されたカソード・コモン・ダイオード(9)(10
)とシリコン層(13)(14)(16)に形成きれた
アノード・コモン・ダイオード(18)(19)を左右
対称に形成し、更には前記カソード・コモン・ダイオー
ド(9)(10)、アノード・コモン・ダイオード(1
8)(19)は夫々左右同時に形成されるために左右の
ダイオード(9)と(10)、(18)と(19)の特
性のバラツキを小さくできる。
更には1チップ化しであるために集積度が向上できるた
め、チップを小型化にでき、またワイヤポンディングで
きるため組立工数を減らせコストを低減できる。
め、チップを小型化にでき、またワイヤポンディングで
きるため組立工数を減らせコストを低減できる。
またポリシリコン層(13) (14)(16)を使用
した場合はPN接合の形成を容易にすることができる。
した場合はPN接合の形成を容易にすることができる。
第1図は本発明の実施例である半導体装置の断面図、第
2図は本発明の等価回路図である。 (1)は半導体装置、 (2)は半導体基板、 (3)
(4)は第1および第2の拡散領域、 (5)は第3の
拡散領域、 (6)はシリコン酸化膜、 (7)(8)
は第2の電極、(9)(10)はカソード・コモン・ダ
イオード、 (11)は電極、 (12)はシールド
メタル電極、 (13)(14)は第1および第2のシ
リコン層、 (15)はシリコン酸化膜、 (16)
は第3のシリコン層、 (17)は電極、 (1B)
(19)はアノード・コモン・ダイオードである。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1閃 ■ 第2図 ■
2図は本発明の等価回路図である。 (1)は半導体装置、 (2)は半導体基板、 (3)
(4)は第1および第2の拡散領域、 (5)は第3の
拡散領域、 (6)はシリコン酸化膜、 (7)(8)
は第2の電極、(9)(10)はカソード・コモン・ダ
イオード、 (11)は電極、 (12)はシールド
メタル電極、 (13)(14)は第1および第2のシ
リコン層、 (15)はシリコン酸化膜、 (16)
は第3のシリコン層、 (17)は電極、 (1B)
(19)はアノード・コモン・ダイオードである。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1閃 ■ 第2図 ■
Claims (1)
- (1)少なくとも一導電型の半導体基板と、該半導体基
板内に形成される逆導電型の第1および第2の拡散領域
と、該第1および第2の拡散領域とを分離する一導電型
の第3の拡散領域と、前記半導体基板上に形成される第
1の絶縁膜と、該第1の絶縁膜を介して前記第1および
第2の拡散領域と夫々オーミックコンタクトする第1お
よび第2の電極と、該第1および第2の電極と夫々オー
ミックコンタクトする一導電型の第1および第2のシリ
コン層と、前記第1の電極と第2の電極および第1のシ
リコン層と第2のシリコン層を夫々絶縁分離する第2の
絶縁膜と、前記半導体基板上に形成し、前記第1および
第2のシリコン層と接合する逆導電型の第3のシリコン
層と、該第3のシリコン層および半導体基板の底面とオ
ーミックコンタクトする電極とにより構成することを特
徴とした半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19346186A JPS6347970A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19346186A JPS6347970A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6347970A true JPS6347970A (ja) | 1988-02-29 |
Family
ID=16308389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19346186A Pending JPS6347970A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6347970A (ja) |
-
1986
- 1986-08-18 JP JP19346186A patent/JPS6347970A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3328309B2 (ja) | 半導体基板加工方法 | |
JPH0671062B2 (ja) | 樹脂封止型半導体装置 | |
JPH05175537A (ja) | フォトダイオードアレイおよびその製造法 | |
US3466510A (en) | Integrated graetz rectifier circuit | |
US4524376A (en) | Corrugated semiconductor device | |
JPS6347972A (ja) | 半導体装置 | |
JPH06151941A (ja) | フォトダイオードアレイおよびその製法 | |
JPS6347970A (ja) | 半導体装置 | |
JPS6146972B2 (ja) | ||
JPS6347971A (ja) | 半導体装置 | |
JPS584815B2 (ja) | 半導体装置の製造方法 | |
JPH05206485A (ja) | ダイオードブリッジ装置 | |
JPS60219776A (ja) | シリ−ズダイオ−ド | |
JPH0855999A (ja) | 半導体装置 | |
JPS6244430B2 (ja) | ||
JPS6412105B2 (ja) | ||
JPS61194874A (ja) | 半導体装置 | |
JP2663581B2 (ja) | 半導体装置 | |
JPS6377152A (ja) | 半導体装置 | |
JP2003092415A (ja) | Soi構造ダイオード | |
JPS6236860A (ja) | シヨツトキ−バリア・ダイオ−ド | |
JPS60218878A (ja) | 半導体集積回路 | |
JPH08227941A (ja) | 複合半導体素子 | |
JPS60187056A (ja) | 半導体装置 | |
JPS59150471A (ja) | 半導体装置 |