JPS60187056A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60187056A JPS60187056A JP4253684A JP4253684A JPS60187056A JP S60187056 A JPS60187056 A JP S60187056A JP 4253684 A JP4253684 A JP 4253684A JP 4253684 A JP4253684 A JP 4253684A JP S60187056 A JPS60187056 A JP S60187056A
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- transistor
- electrode
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000926 separation method Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 2
- 238000003466 welding Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は一つの半導体基体内でトランジスタとフライ
ホイル・ダイオードを構成する。という半導体装置の構
造に関するものである。
ホイル・ダイオードを構成する。という半導体装置の構
造に関するものである。
従来よりトランジスタを使ったインバータ装置において
は、トランジスタをブリッジ接続する場合が多く、その
際にトランジスタと逆並列にフライホイル・ダイ、オー
ドを接続する方法がよく用いられている。そこで従来で
は、一つのパッケージ内にトランジスタ及びフライホイ
ール・ダイオードを組み込むことにより、トランジスタ
・インバータ装置の小形及び軽量化を図っていた・ 第１図は従来の構成例を示す断面図である。
は、トランジスタをブリッジ接続する場合が多く、その
際にトランジスタと逆並列にフライホイル・ダイ、オー
ドを接続する方法がよく用いられている。そこで従来で
は、一つのパッケージ内にトランジスタ及びフライホイ
ール・ダイオードを組み込むことにより、トランジスタ
・インバータ装置の小形及び軽量化を図っていた・ 第１図は従来の構成例を示す断面図である。
（１）はトランジスタの半導体基体、（９）はフライホ
イル・ダイオードの半導体基体であシ、一つのパッケー
ジ内に組み込まれ、トランジスタのエミッタ電極とダイ
オードのアノード電極、さらにトランジスタのコレクタ
電極とダイオードのカソード電極はボンディングによ多
接続されて→− いる。（２）はｎ−形高抵抗層、（３）はｎ 形コレク
タ、（４）はＰ形ペース、（５）はｎ形エミッタ、 （
１１はアノード、αυはカソード、（６）はベース電極
、（７）はエミッタ電極、（８）はコレクタ電極、α２
はアノード電極、ａｊはカソード電極であｊｌ）、 Ｂ
、 Ｅ及びＣはそれぞれこのトランジスタのベース、エ
ミッタ及びコレクタ端子で、エミッタ端子はダイオード
のアノード端子を、コレクタ端子はダイオードのカソー
ド端子を兼ねている。
イル・ダイオードの半導体基体であシ、一つのパッケー
ジ内に組み込まれ、トランジスタのエミッタ電極とダイ
オードのアノード電極、さらにトランジスタのコレクタ
電極とダイオードのカソード電極はボンディングによ多
接続されて→− いる。（２）はｎ−形高抵抗層、（３）はｎ 形コレク
タ、（４）はＰ形ペース、（５）はｎ形エミッタ、 （
１１はアノード、αυはカソード、（６）はベース電極
、（７）はエミッタ電極、（８）はコレクタ電極、α２
はアノード電極、ａｊはカソード電極であｊｌ）、 Ｂ
、 Ｅ及びＣはそれぞれこのトランジスタのベース、エ
ミッタ及びコレクタ端子で、エミッタ端子はダイオード
のアノード端子を、コレクタ端子はダイオードのカソー
ド端子を兼ねている。
この従来の方法により、トランジスタ・インバータ装置
の小形・軽量化が可能となったが。
の小形・軽量化が可能となったが。
トランジスタとフライホイル・ダイオードをボンディン
グによ多接続しておシ、そのボンディング部分の振動及
びヒート・サイクルに対する信頼性が問題となっていた
。
グによ多接続しておシ、そのボンディング部分の振動及
びヒート・サイクルに対する信頼性が問題となっていた
。
この発明は以上のような点に鑑みてなされたもので、ト
ランジスタを構成する半導体基体内にフライホイル・ダ
イオードも構成することにより、ボンディングを用いる
ことなくトランジスタとフライホイル・ダイオードを接
続することが可能となシ、信頼性が向上烙れたフライホ
イル・ダイオード内蔵形ト２ンジスタを提供するもので
ある。
ランジスタを構成する半導体基体内にフライホイル・ダ
イオードも構成することにより、ボンディングを用いる
ことなくトランジスタとフライホイル・ダイオードを接
続することが可能となシ、信頼性が向上烙れたフライホ
イル・ダイオード内蔵形ト２ンジスタを提供するもので
ある。
第２図はこの発明の第１の実施例を示す図でこの実施例
では、−９の半導体基体α滲にトラン−ジスタ部（イ）
とダイオード部（ロ１′ｔ−構成させ、コレクタ電極と
カソード電極を同一の電極αηとし。
では、−９の半導体基体α滲にトラン−ジスタ部（イ）
とダイオード部（ロ１′ｔ−構成させ、コレクタ電極と
カソード電極を同一の電極αηとし。
エミッタ電極（７）とアノード電極ＱＩ１９は圧接力に
よ多接続されている。そして、フライホイル後の回生時
に、トランジスタ部（イ）がオンすると、ダイオード部
（ロ）のアノードｔｐｉとｎ形高抵抗層＋２１との間の
接合Ｊ、に溜まっている残留キャリアのために、ダイオ
ード部に近い［・ランジスタ部で集中的に大電流が流れ
て熱破壊する恐れがあるので、トランジスタ部（イ）の
ベース（４）とｎ形高抵抗層（２）との間の接合Ｊｌ及
び前記接合Ｊ、の各端縁を半導体基体（１）の主面に個
別に露出させ。
よ多接続されている。そして、フライホイル後の回生時
に、トランジスタ部（イ）がオンすると、ダイオード部
（ロ）のアノードｔｐｉとｎ形高抵抗層＋２１との間の
接合Ｊ、に溜まっている残留キャリアのために、ダイオ
ード部に近い［・ランジスタ部で集中的に大電流が流れ
て熱破壊する恐れがあるので、トランジスタ部（イ）の
ベース（４）とｎ形高抵抗層（２）との間の接合Ｊｌ及
び前記接合Ｊ、の各端縁を半導体基体（１）の主面に個
別に露出させ。
分離帯（ハ）の部分でトランジスタ部（イ）とダイオー
ド部（ロ）とを分離はせている。また、この分離帯（／
９の幅すなわち接合ＪＩ と接合Ｊ、と間隔Ｗが、対向
する接合Ｊ＋ 、Ｊｔ間が接合Ｊ１及び接合Ｊ、の耐圧
よりも低い電圧で空乏状態（ピンチオフ状態）となるよ
うに十分狭い構造となっているので、耐圧の低下を避け
ることができるしかし、高抵抗層（２）が主表面に露出
しているので、外部的な汚染等が原因となる反転層がこ
の高抵抗層（２＋表面に生じやすくなり、トランジスタ
部（イ）とダイオード部（ロ）が分離されなくなってし
まう。この反転層の防止策として、第３図に示す第２の
実施例のような構成がある。つまり、主表面に露出した
接合Ｊ＋ 、Ｊ−間を、その接合間に介在する高抵抗の
ｎ 形半導体領域＋ （２）とは同一導電形をなす低抵抗のｎ 形半導体層０
＆で憶って前記反転層の発生を防止し、しかもこのｎ＋
形低抵抗半導体層（１＆の深さを接合山、Ｊ、の深さよ
りも浅くすることによシ、接合Ｊ１及びＪ、の耐圧がこ
のｎ＋形低抵抗半導体層ａ♂の不純物濃度ではなくｎ−
形高抵抗半導体層（２）の不純物濃度で決定されるよう
Ｋして、耐圧の低下を防ぐことができる。
ド部（ロ）とを分離はせている。また、この分離帯（／
９の幅すなわち接合ＪＩ と接合Ｊ、と間隔Ｗが、対向
する接合Ｊ＋ 、Ｊｔ間が接合Ｊ１及び接合Ｊ、の耐圧
よりも低い電圧で空乏状態（ピンチオフ状態）となるよ
うに十分狭い構造となっているので、耐圧の低下を避け
ることができるしかし、高抵抗層（２）が主表面に露出
しているので、外部的な汚染等が原因となる反転層がこ
の高抵抗層（２＋表面に生じやすくなり、トランジスタ
部（イ）とダイオード部（ロ）が分離されなくなってし
まう。この反転層の防止策として、第３図に示す第２の
実施例のような構成がある。つまり、主表面に露出した
接合Ｊ＋ 、Ｊ−間を、その接合間に介在する高抵抗の
ｎ 形半導体領域＋ （２）とは同一導電形をなす低抵抗のｎ 形半導体層０
＆で憶って前記反転層の発生を防止し、しかもこのｎ＋
形低抵抗半導体層（１＆の深さを接合山、Ｊ、の深さよ
りも浅くすることによシ、接合Ｊ１及びＪ、の耐圧がこ
のｎ＋形低抵抗半導体層ａ♂の不純物濃度ではなくｎ−
形高抵抗半導体層（２）の不純物濃度で決定されるよう
Ｋして、耐圧の低下を防ぐことができる。
以上説明したように、この発明によるフライホイル・ダ
イオード内蔵形トランジスタでは。
イオード内蔵形トランジスタでは。
同一半導体基体内にトランジスタとフライホイル・ダイ
オードを構成させたため、トランジスタとフライホイル
・ダイオードの接続に従来用いていたボンディングを必
璧としないので、ボンディングによる信頼性の低下を避
けることができる。
オードを構成させたため、トランジスタとフライホイル
・ダイオードの接続に従来用いていたボンディングを必
璧としないので、ボンディングによる信頼性の低下を避
けることができる。
実施例の構成を示す断面図である。
図において、 （ｕ 、 ｆ９） 、 Ｑ４）は半導体
基体、（２）はｎ−形高抵抗層（第１領域） 、 ＋３
１はｎ＋形コレクタ層又はカソード層（第１領域） 、
＋４１はＰ形ベース（第２領域） 、 ＋５１はｎ形
エミッタ（第４領域） 、 ＋６１ 、 （７１、＋８
１はそれぞれペース、エミッタ、コレクタ電極、 １１
１． ＋１４９はアノード、 ＋ｌυはカソード、 ０
３ 、 ｔｌｆ９はアノード電極、（Ｉ３はカソード電
極、ｆｌηはコレクタ兼カソード電極、錦はｎ形（第１
導電形）低抵抗半導体層、Ｊｌは第１ｐｎ接合、Ｊ、は
第２ｐｎ接合、Ｃ（６）はコレクタ兼カソード端子、Ｂ
はペース端子、 Ｅ（Ａ）はエミッタ兼アノード端子で
ある。 なお９図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第 １ 刷 （１／１′２ ｔｑ 第 ３？１
基体、（２）はｎ−形高抵抗層（第１領域） 、 ＋３
１はｎ＋形コレクタ層又はカソード層（第１領域） 、
＋４１はＰ形ベース（第２領域） 、 ＋５１はｎ形
エミッタ（第４領域） 、 ＋６１ 、 （７１、＋８
１はそれぞれペース、エミッタ、コレクタ電極、 １１
１． ＋１４９はアノード、 ＋ｌυはカソード、 ０
３ 、 ｔｌｆ９はアノード電極、（Ｉ３はカソード電
極、ｆｌηはコレクタ兼カソード電極、錦はｎ形（第１
導電形）低抵抗半導体層、Ｊｌは第１ｐｎ接合、Ｊ、は
第２ｐｎ接合、Ｃ（６）はコレクタ兼カソード端子、Ｂ
はペース端子、 Ｅ（Ａ）はエミッタ兼アノード端子で
ある。 なお９図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第 １ 刷 （１／１′２ ｔｑ 第 ３？１
Claims (1)
- 【特許請求の範囲】 ｆｌｌ 第１及び第２の主表面を有する一つの半導体基
体内に形成され、第１の主面に露出した第１導電形の第
１領域、第１導電形とは逆の第２導電形を有し第１領域
に接してそれぞれ第１及び第２ｐｎ接合を形成するとと
もにそれぞれ第２の主面に露出するように互いに分離し
て形成された第２及び第３領域、並ひに第１導電形を有
し第２領域内に第２主面に露出するように形成された第
４領域を備え、第３領域と第４領域とを電気的に接続し
、第１領域、第２領域及び第４領域からそれぞれコレク
タ、ベース及びエミッタ端子を引き出したことを特徴と
する半導体装置。 （２）第２領域と第３領域との分離帯における第１ｐｎ
接合と第２ｐｎ接合との間隔が、第１及び第２ｐｎ接合
の耐圧より低い電圧で上記分離帯がピンチオンするよう
な値であることを特徴とする特許請求の範囲第（１１項
記載の半導体装置。 （３）第１ｐｎ接合と第２ｐｎ接合との間の第２の主表
面部に第１導電形の低抵抗半導体層を第２及び第３領域
より浅く形成したことを特徴とする特許請求の範囲第（
１１項又は第（２１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253684A JPS60187056A (ja) | 1984-03-06 | 1984-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253684A JPS60187056A (ja) | 1984-03-06 | 1984-03-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60187056A true JPS60187056A (ja) | 1985-09-24 |
Family
ID=12638790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253684A Pending JPS60187056A (ja) | 1984-03-06 | 1984-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60187056A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026392A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
-
1984
- 1984-03-06 JP JP4253684A patent/JPS60187056A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026392A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450306B1 (en) | High-speed diode and method for producing the same | |
| US5360984A (en) | IGBT with freewheeling diode | |
| JPH04233232A (ja) | 半導体装置 | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| JP2001257366A (ja) | 半導体装置 | |
| JPH07202129A (ja) | 温度検出用ダイオード付パワーｍｏｓｆｅｔ | |
| JP3072753B2 (ja) | 半導体装置及び製造方法 | |
| JP2014127487A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS60187056A (ja) | 半導体装置 | |
| JPH09213880A (ja) | 内部圧接型半導体装置 | |
| JP3375560B2 (ja) | 半導体装置 | |
| JPH02309676A (ja) | 逆導通形インシュレティッドゲートバイポーラトランジスタ | |
| JPS6347972A (ja) | 半導体装置 | |
| JPH01123440A (ja) | 半導体装置 | |
| JPS6257250A (ja) | 半導体装置 | |
| JPH11307785A (ja) | 電力用半導体装置 | |
| JPS6327865B2 (ja) | ||
| JP2596312B2 (ja) | 半導体装置 | |
| JPS6269564A (ja) | 半導体装置 | |
| JPS6047470A (ja) | 半導体装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JP2751103B2 (ja) | ダイオード | |
| JPS639670B2 (ja) |