JPS60219776A - シリ−ズダイオ−ド - Google Patents

シリ−ズダイオ−ド

Info

Publication number
JPS60219776A
JPS60219776A JP59077026A JP7702684A JPS60219776A JP S60219776 A JPS60219776 A JP S60219776A JP 59077026 A JP59077026 A JP 59077026A JP 7702684 A JP7702684 A JP 7702684A JP S60219776 A JPS60219776 A JP S60219776A
Authority
JP
Japan
Prior art keywords
type
region
diode
series diode
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59077026A
Other languages
English (en)
Inventor
Goro Mitarai
御手洗 五郎
Kazumasa Satsuma
薩摩 和正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59077026A priority Critical patent/JPS60219776A/ja
Publication of JPS60219776A publication Critical patent/JPS60219776A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔発明の技術分野〕 この発明は、2個のダイオードをシリーズ忙接続したモ
ノリシック・シリーズダイオード、特に2個のダイオー
ドの順方向電流特性のベアリングが良好で、かつ廉価な
シリーズダイオードに関するものである。 〔従来技術〕 従来、第1図のように2チップ方式として2個のダイオ
ードを直列に接続したシリーズダイオードが製造されて
いるが、2チップ方式のシリーズダイオードは第1図に
示す如く2本の外部リード線1上にそれぞれ半導体チッ
プ2をダイポンドした後、半導体チップ2と外部リード
線1とをワイヤ線3で電気的に接続させ、さらに樹脂4
でモールドして目的とするシリーズダイオード素子が得
られる。この2チップ方式のシリーズダイオードは半導
体ウェハ内の特性のよくそろった半導体チップ2を使用
するため、電気的特性、特に2個のダイオード特性のベ
アリングは良好であるが、2個の半導体チップ2のダイ
ポンド工程が必要であり、ダイポンド効率が悪く素子が
高価格になる。 また、2個の半導体チップ2が違った外部リード線1上
にダイポンドされ
【いるために2個の半導体チップ2の
電気的特性のベアリングの外部温度依存性が悪いという
欠点を有している。さらにまた、これらの欠点をなく丁
構造のシリーズダイオードとして2個のダイオードをモ
ノリシンク化したシリーズダイオードが考えられる。 従来のモノリシック・シリーズダイオードの一列を第2
図によって説明する。 まず、第2図(a) K示す如く、C形半導体基板5上
に互に1[気的に分離された第1のp影領域6と第2の
p影領域Tを形成する。続いて第2図(b)に示す如く
第2のp影領域7上に菖3の0 影領域8を形成した後
、それぞれ電極9.10,11゜12を被着して目的と
するモノリシック・シリーズダイオードが得られる。こ
のモノリシンク・シリーズダイオードの製造方法は通常
のnpn)ランジスタと全く同様の製造方法で製造する
ことができる。 この構造のモノリシック・シリーズダイオードにおいて
は、n−形半導体基板5と第1のp影領域6で第1のダ
イオードが形成され、第3のn 影領域8と第2のp影
領域7とで第2のダイオードが形成され、かつ11t檜
1Oでn−形半導体基板5と第2のp影領域Tが電気的
に接続されてシリーズダイオードが形成される。 上記のシリーズダイオードは前述の如く第1のダイオー
ドはp−n−接合構造で、第2のダイオードはp−n+
+合構造となっており、第3図(a)。 (b)に示すようにそれぞれのp−n接合の不純物濃度
分布に大きな差が生じている。そのため2個のダイオー
ドの電気的特性、特に順方向電流特性に違いが生じるた
めシリーズダイオードの電気的特性のベアす/グが悪く
なっている。また、さらにこの構造のモノリシック・シ
リーズダイオードは2個のダイオードがそれぞれ第3図
(a)、(b)に示すようなp−n接合をもつ【おり、
ダイオードの逆回復時間briはpn接合の低不純物濃
度領域で決定されるため、第1のダイオードの逆回復時
間trr1はロー領域(ロー形半導体基板5)で決定さ
れ、第2のダイオードの逆回復時間trrl 1i9領
域(第2のp影領域1)で決定される。その結果、両方
のダイオードの逆回復時間’rr+ のベアリングが非
常に悪いという欠点を有している。 前述の如く2チップ方式のシリーズダイオードは電気的
特性は良好であるが高価となる。また、従来のモノリシ
ック・シリーズダイオードは安価であるが電気的特性が
悪いという欠点がある。 〔発明の概要〕 この発明は、上記の欠点を解消するため罠なされたもの
で、2個のダイオードの電気的特性を決定する領域が同
一仕様で形成されるような構造のモノリシンク・シリー
ズダイオードを提供するものである。以下、この発明を
図面について説明する。 〔発明の実施例〕 第4図(1)〜(C)はこの発明によるシリーズダイオ
ードの一実施例の製造工程を示すものである。 まず、第4図(a)に示す如く、比較的高不純物濃度の
n 形半導体基板101上に、この口形半導体基板10
1より低不純物濃度のp形エピタキシャル層102を形
成した後、第4図(b)に示す如く所定の部分にp形エ
ピタキシャル層102を貫通してn++導体基板101
に違するn形分離領域103を形成することにより第1
.第2のp形島領域104および105を形成する。次
に第2のp形島領域105内に比較的高不純物濃度の第
3のn 影領域106を形成する。次に#14図tc+
に示す如くn++半導体基板101.第1のp形島領域
104および纂3のn+形領領域106それぞれ電極1
07,108,109を被着し、さらに第2のp形島領
域105とn 形半導体基板101を電気的にショート
させる電$110を被着して目的とするモノリシンク・
シリーズダイオードを得る。なお、111は絶縁膜であ
る。 かかる構造のモノリシック・シリーズタイオードにおい
ては、第1のp形島領域104とn 形半導体基板10
1とで構成される第1のダイオードはn−p接合をもち
、第2のp形島領域105と第3のn 影領域106と
で構成される第2のダイオードもn −p接合なもって
おり両方のダイオードの順方向電流特性および逆回復時
間brl等の電気的特性は主にp形エピタキシャル層1
02(第]、第2のp形島領域104,105)で決定
されるため両方のタイオードの電気的特性のベアリング
が良好であるという利点を有する。さらKこの発明のシ
リーズダイオードはモノリシック化されているため電気
的特性の温度依存性も良好であるという利点もある。さ
らに従来のモノリシ7り・シリーズダイオードのように
第2のダイオードが第3図(b)に示すようなp−n接
合の不純物濃度分布をもっているため高耐圧を得るため
には深い不純物拡散が必要であったが、この発明の構造
では両方のダイオードの耐圧は低不純物濃度のp形エピ
タキシャル層102で決定されるため容易に高耐圧を得
ることができる。 なお、上記実施例ではn 形半導体基板101を用いた
が、伝導形はこれと逆のp 形のものを用いることもで
きる。その場合には各部の伝導形も逆になることは云う
までもない。 〔発明の効果〕 以上詳細に説明したように、この発明は半導体基板上に
これと異なる伝導形の半導体領域を形成し、この半導体
領域を半導体基板と同じ伝導形の分離領域により分離し
て第1の島領域と第2の島領域を形成し、この第2の島
領域内に半導体基板と同じ伝導形の第3の半導体領域を
形成し、半導体基板と第1の島領域とで構成されるWJ
】のダイオードと、第2の島領域と#!30半導体領域
とで構成される第2のダイオードとを電極により直列に
接続したので、電気的特性が均一不純物分布をもった第
1.第2の島領域の不純物濃度で決定され、2チップ方
式のシリーズダイオードと従来のモノリシック・シリー
ズダイオードの長所を生かした特性、すなわち両方のダ
イオードの電気的特性のベアリングが良好で、かつ高耐
圧のものが容易に得られる。さらにこの発明のシリーズ
ダイオードはダイボンドが1回で済み、かつチップサイ
ズも小さくできるので2チップ方式に比べ安価に製造で
きるという効果を有する。
【図面の簡単な説明】
第1図は従来の2チップ方式のシリーズタイオードの構
成を示す断面図、篤2図(a) 、(b)は従来のモノ
リシンク・シリーズダイオードの製造工程における半導
体素子の断面図、第3図(a)、(b)は従来のモノリ
シック・シリーズダイオードのp−n接合の不純物濃度
分布を示す図、第4図(a)〜(e)はこの発明のモノ
リシック・シリーズタイオードの主要製造工程における
半導体素子の断面エピタキシャル層、103はn形分離
領域、104゜105は第1.第2のp形島領域、第3
の106はn+形領領域107,108,109,11
0は電極、111は絶縁膜である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大巻増雄 (外2名) 第1図 第2図 第3図 渾′:!75向(Xj)− ンヌ1乃同(xj)− 第4図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上にこれと異なる伝導形の半導体領域を形成
    し、この半導体領域を前記半導体基板と同じ伝導形の分
    離領域により分離して第1の島領域と第2の島領域を形
    成し、この第2の島領域内に前記半導体基板と同じ伝導
    形の第3の半導体領域を形成し、前記半導体基板と第1
    の島領域とで構成される第1のダイオードと、前記第2
    の島領域と第3の半導体領域とで構成される第2のダイ
    オードとを電極忙より直列に接続したことを特徴とする
    シリーズダイオード。
JP59077026A 1984-04-16 1984-04-16 シリ−ズダイオ−ド Pending JPS60219776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59077026A JPS60219776A (ja) 1984-04-16 1984-04-16 シリ−ズダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59077026A JPS60219776A (ja) 1984-04-16 1984-04-16 シリ−ズダイオ−ド

Publications (1)

Publication Number Publication Date
JPS60219776A true JPS60219776A (ja) 1985-11-02

Family

ID=13622233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59077026A Pending JPS60219776A (ja) 1984-04-16 1984-04-16 シリ−ズダイオ−ド

Country Status (1)

Country Link
JP (1) JPS60219776A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395975A (ja) * 1989-09-07 1991-04-22 Sharp Corp ダイオード
FR2735907A1 (fr) * 1995-06-22 1996-12-27 Sgs Thomson Microelectronics Assemblage monolitique de composants semiconducteurs incluant une diode rapide

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395975A (ja) * 1989-09-07 1991-04-22 Sharp Corp ダイオード
FR2735907A1 (fr) * 1995-06-22 1996-12-27 Sgs Thomson Microelectronics Assemblage monolitique de composants semiconducteurs incluant une diode rapide
EP0750346A1 (fr) * 1995-06-22 1996-12-27 STMicroelectronics S.A. Assemblage monolithique de composants semi-conducteurs incluant une diode rapide

Similar Documents

Publication Publication Date Title
CN106169508B (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
JP3432708B2 (ja) 半導体装置と半導体モジュール
DK157468B (da) Diode til monolitisk integreret kreds
US3443175A (en) Pn-junction semiconductor with polycrystalline layer on one region
JPS60219776A (ja) シリ−ズダイオ−ド
JP3375560B2 (ja) 半導体装置
JPS6347972A (ja) 半導体装置
JP2664911B2 (ja) 半導体装置
JPS5871655A (ja) 半導体装置
KR100518059B1 (ko) 스위칭 다이오드 및 그 제조 방법
JPH0629466A (ja) 半導体集積回路
JPS613469A (ja) 双方向性ツエナ−ダイオ−ド
US4068255A (en) Mesa-type high voltage switching integrated circuit
JPS6126267A (ja) 双方向性ツエナ−ダイオ−ド
JPS60218878A (ja) 半導体集積回路
JPH0622998Y2 (ja) 半導体装置
JPS62177978A (ja) 半導体装置
JPS5963761A (ja) 過電圧被保護集積トランジスタ
JPS61194874A (ja) 半導体装置
JPH03270078A (ja) 静電保護素子
JPS6347970A (ja) 半導体装置
JPS6347971A (ja) 半導体装置
JPS62262458A (ja) 半導体集積回路装置
JPH01286356A (ja) 半導体集積回路
JPS59150471A (ja) 半導体装置