JPH0395975A - ダイオード - Google Patents

ダイオード

Info

Publication number
JPH0395975A
JPH0395975A JP23196389A JP23196389A JPH0395975A JP H0395975 A JPH0395975 A JP H0395975A JP 23196389 A JP23196389 A JP 23196389A JP 23196389 A JP23196389 A JP 23196389A JP H0395975 A JPH0395975 A JP H0395975A
Authority
JP
Japan
Prior art keywords
type region
type
junction
oxide film
thermal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23196389A
Other languages
English (en)
Inventor
Hisanobu Matsutani
松谷 壽信
Yoshiaki Tonomura
殿村 嘉章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23196389A priority Critical patent/JPH0395975A/ja
Publication of JPH0395975A publication Critical patent/JPH0395975A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はブレーナ型ダイオードの構造に関するもので、
ダイオードの逆方向特性の劣化により生じる短絡モード
故障を低減し、信頼性を高めると同時に高耐圧の素子構
造を提供するものである。
(従来の技術) 現在、PN接合の整流作用を利用して実用化されている
半導体のダイオードは、その構造から大別してプレーナ
型とメサ型に分類される。
第6図はプレーナ型ダイオードの一例の略断面図であっ
て、例えば、n型のシリコン基板1の表面の一部に選択
的にp型領域2が形戒された構造であり、以下のように
して製造される。n型のシリコン基板1の表面に熱酸化
膜5を形成し、その厚さは、後の工程K′!?いてマス
キング効果を十分発揮する厚さとする。次に、この熱酸
化膜5を選択的に除去して窓を開け、この窓から不純物
を拡散してp型領域2を型成する。不純物は縦方向へも
横方向へも拡散するため、PN接合3は熱酸化膜5の開
口部より内側にも形成され、PN接合外周部3−2は熱
酸化膜5によって保護される。電極6は、熱酸化膜5の
開口部の内方のp型領域2に接続するように、熱酸化!
!X5の表面に形或する。
裏面にも他方の電極を設ける。
第7図ぱメサ型ダイオードの一例の略断面図である。例
えばn型のシリコン基板1の表面にp型領域2を形或L
7、それらの界面に平面状にPN接合3を形成した構造
であり、以下のようにして製造される。n型のシリコン
基板1の表面に、不純物拡散により全面に一様にp型領
域2を形成し、周辺部を選択的にエッチングした後、側
面に表面保護ガラス層8を設け、PN接合30周辺部を
保護する。筐た、p型領域20表面には正の電極6を設
け、シリコン基板1の裏面には、必要に応じてn+層4
を介して負の電極7を設ける。
(発明が解決しようとする課題冫 前述のような従来のダイオードには、以下の問題点があ
った。
第6図に示されるようなプレーナ型ダイオードにかいて
は、シリコン基板lの表面のPN接合外周部8−2が熱
酸化膜5に接した構造であり、熱酸化膜5とシリコン基
板1との界面に釦ける準位により、逆方向もれ電流が増
加する。特に、熱酸化膜5に含1れる各種不純物の影響
は顕著であり、ナトリウムイオンHa+等による汚染は
、製造工程にかいては勿論、実使用時にかいても極力避
けねばならない。また、一般にブレーナ型ダイオードで
は、逆方向耐圧は、PN接合8の最小曲率点8−1での
電界集中、あるいはPN接合外周部8−2での電界集中
に対して、いずれか耐圧の低い方により決定される。P
N接合外周部8−2に関しては、熟酸化膜5とシリコン
基板1との界面を、できるだけ安定化することが必要で
ある。PN接合最小曲率点8−1に関しては、接合深さ
xiを深〈することにより耐圧を改善できるが限度があ
る。第8図は接合深さxjと逆方向耐圧との関係の実験
結果を示すグラフである。1た、n型のシリコン基板1
の不純物濃度を下げることにより耐圧を改善できるが、
プレーナ型ダイオードは、本質的に、メサ型ダイオード
のような平面型接合よりも、耐圧は低い。第9図は不純
物濃度と逆方向耐圧との関係を示すグラフである。不綿
物濃度が低いと逆方向耐圧が高いことが示されている。
一方、第7図に示されるようなメサ型ダイオードは、P
N接合8の周辺部を選択的に均一にエッチングする作業
が困難であること、及び周辺部を保護する表面保護ガラ
ス層8の形或が困難であることから、量産が困難である
(課題を解決するための手段) 本発明にかいては、単一のチップ内にプレーナプロセス
により形成された複数個のPN接合を直列に接続してダ
イオード素子を構或した。
(作 用) 複数個のPN接合が直列に接続されているから、全体と
してダイオード作用を有し、一部のPN接合で逆方向も
れ電流の増加が発生しても、全体としての逆方向もれ電
流の増大にはならない。ダイオード全体としての逆方向
耐圧は、従来のPN接合が単一のプレーナ型ダイオード
よりも高くなる。
(実施例) 第1図は本発明の一実施例の略断面図である。
n型のシリコン基板10表面には2個のp型領域2.2
−1が形成され、一方のp型領域2−1の一部にはn型
領域1−1が形或されている。n型領域1−1の表面に
は一方の電極7が設けられ、他方のν型領域2の表面に
は他方の電極6が設けられている。シリコン基板1と一
方のp型領域2−1の界面の表面の一部には、短絡用の
電極9が設けられている。電極6,7.9の必要部分以
外の表面ば熱酸化膜5によって覆われている。この構造
では、pm領域2とシリコン基板1との界面のPN接合
3と、p型領域2−1とシリコン基板1との界面のPN
接合3−3と、p型領域2−1とn型領域1−1との界
面のPN接合3−4との8個のPN接合が存在するが、
PN接合8−8は電極9によって短絡されている。
この等価回路は第2図に示されるようになる。
p N接合8.8−8.3−4はそれぞれが個々のダイ
オードとなる。PN接合3.8−4が直列に接続された
ことになる。
このような複数のPN接合によるダイオードは、何れか
のPN接合が短絡モードの不良となっても、素子全体と
しては完全に短絡モードとはならず、筐た、単一のPN
接合からなるダイオード素子よりも逆方向耐圧が高いこ
とは明らかである。今p型領域2の接合深さxjが10
μmとし、第8図のグラフと対照すると、第1図の右側
のPN接合8の逆方向耐圧は約250vを超える。一方
、第1図の左側のPN接合8−4の逆方向耐圧は、以下
のように推定される。p型領域2−1の任意の深さxK
&ける不純物濃度C(X)は、不純物濃度分布がガウス
分布に従うと仮定すると、 C(xノ ==  (  ,  c−x2/ 4D t
             − ・−(1)で表わされ
る。ここで09は表面濃度、Dtは定数である。
シリコン基板1の不純物濃度CB = I Xi O”
 (cIN−81表面濃度C, =2X1 018(5
+1−8)、接合深さxj=10(μm)とする。この
p型領域2 − 1 1c n型領域1−1を接合深さ
9μmとなるように形成したとすると、x=9(μm)
でのp型不純物濃度は式(1)より約4.2X101”
(α−8)となる。n型のシリコン基板10表面にp型
領域2−1を形或し、さらにその一部にn型領域1−1
を形成したときのPN接合8−4の逆方向耐圧を求める
には、第10図に示される基板濃度CB及び表面濃度C
Iと逆方向耐圧との関係を用いる。この図は「SILI
CON  SEMI−CONDUCTOR  DATA
J(H.F.WOLF著1969Pergamon P
ress Inc.発行)のP464に示されているも
ので、基板の不純物が完全にイオン化しているとみなし
た計算値によるものである。従ってPN接合8−4の逆
方向耐圧を求めるには、接合付近でのp型領域2−1で
不純物濃度をC9?みなせばよい。しかし、この接合付
近でのp型不純物が完全にイオン化されているとしても
、シリコン基板1の不純物イオンにより電気的に中和さ
れる成分があるので、これを差引いた等価的p型イオン
濃度をcBとする必要がある。前述のようにx=9(μ
m)でのp型不純物濃度は4..2X1015(■■■
″″8)であり、一方シリコン基板1のn型不純物濃度
はIXI O i5(m−8)であるから、等価的イオ
ン濃度は 4.2X1015−IXIOl5= 3.2X10”(
c!n−8)となる。そこでCn=a2X1 0 15
とすると、n型領域1−1の表面濃度C3を10 18
(6R−8)とすればC11/CB = axto!と
なる。第10図の曲!Is群にはCs/CB=8X1 
02,xj=9 μm K相当する曲線が含!れていな
いが、Cs/CB=1 08,xj=1 0 μmの曲
線を用いて、C)3 =8.2X1 015にかける逆
方向耐圧を求めると約50Vとなる。
従って、第1図に示される複数のPN接合よりなるダイ
オード素子の逆方向耐圧は、約aoov以上となり、単
一のPN接合からなるダイオード素子よりも大きい。
このようなダイオード素子は、以下のようにして製造さ
れる。n型のシリコン基板を使用した例について説明す
るが、p型のシリコン基板を使用する場合にも応用され
る。pとnとが反転するのみである。
!ず、第8図(.)に示されるように、n型のシリコン
基板1の表面に熱酸化膜5を形成し、p型領域の予定領
域の表面の熱酸化膜5を選択的に除去し窓10.10を
開ける。熱酸化膜5の厚さは、マスキング効果を十分有
する厚さとされる。
次に第8図(b)に示されるように、この窓10.10
からp型の不純物の拡散を行って、p型領域2.2−1
を形成する。デポジションとドライブインからなる拡散
工程により、窓10.10の部分には再び熱酸化膜5が
形成される。
次に第8図(C)に示されるように、一方のp型領域2
−1の上部の熱酸化膜5の一部を選択的に除去し、不純
物拡散によりn型領域1−1を形或する。この表面には
再び熱酸化膜5が形成される。
次に第8図(d)に示されるように、n型領域1−1の
表面の一部、p型領域2−iとシリコン基板1との接合
面の表面及びp型領域2の表面の一部の上部の熱酸化膜
5に選択的に窓を開け、それぞれに電極7,9.6を設
けると、第1図に示されるような構造の素子が得られる
第4図は他の実施例であって、計4個のPN接合が直列
に接続されたダイオード素子である。この場合は、n型
のシリコン基板lの表面の4個所VcP型領域2,2,
2.2を形成し、さらにそれぞれの一部VCn型領域1
−1 . 1−1 . 1−1 . 1−1を形成し、
左端のn型領域I−1と右端のp型領域2に電極7,6
を設け、それらの中間のp型領域2とn型領域1−1と
は配線9によって接続されている。接続に関係のない表
面は、熱酸化膜5で覆われる。その等価回路は第5図に
示される。第8図(a)〜(d)の製造工程に卦いて、
熱酸化膜5を選択的に除去する際のパターン形状を変更
するだけで実現可能である。但し、この実施例では、D
型のシリコン基板1、とp型領域2によるPN接合が、
シリコン基板1を共用する形で形成されるため、短絡モ
ード故障に対する信頼性は、単一のPN接合によるダイ
オードよりも高いが、PN接合の数に比例して信頼性が
向上するわけではない。
なか、上記の実施例は、PN接合が2個又は4個直列に
接続された場合について行ったが、これらに限定される
ものではない。
(発明の効果) 以上のように本発明によれば、複数個のPN接合が直列
に接続されたダイオードにより、一部の接合で逆方向も
れ電流の増大が発生しても、ダイオード全体での逆方向
耐圧は、従来の単一の接合からなるブレーナ型ダイオー
ドよりも高い。製造も簡単である。
【図面の簡単な説明】 第1図は本発明の一実施例の略断面図、第2図はその等
価回路、第3図(!)〜(d)は第1図の実施例の製造
の各工程を説明するための略断面図、14図は本発明の
他の実施例の略断面図、第5図はその等価回路、第6図
は従来のプレーナ型ダイオードの略断面図、第7図は従
来のメサ型ダイオードの略断面図、第8図は接合深さと
逆方向耐圧との関係を示すグラフ、第9図は基板不純物
濃度と逆方向耐圧との関係を示すグラフ、第10図は基
板濃度及び表面濃度と逆方向耐圧との関係を示すグラフ
である。 l・・・シリコン基板、1−1・・・n型領域、2・・
・p型領域、8.3−3.3−4・・・PN接合、5・
・・熱酸化膜、6,7.9・・・電極 茅l図 番 2凶 ((1) 第 3論 纂 4 図 第 6 図 第 tO図

Claims (1)

    【特許請求の範囲】
  1. 1、ある導電型の一枚の基板の表面に形成された複数の
    PN接合を順方向に直列に接続したダイオード。
JP23196389A 1989-09-07 1989-09-07 ダイオード Pending JPH0395975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23196389A JPH0395975A (ja) 1989-09-07 1989-09-07 ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23196389A JPH0395975A (ja) 1989-09-07 1989-09-07 ダイオード

Publications (1)

Publication Number Publication Date
JPH0395975A true JPH0395975A (ja) 1991-04-22

Family

ID=16931796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23196389A Pending JPH0395975A (ja) 1989-09-07 1989-09-07 ダイオード

Country Status (1)

Country Link
JP (1) JPH0395975A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180308835A1 (en) * 2017-03-20 2018-10-25 International Business Machines Corporation Tight integrated vertical transistor dual diode structure for electrostatic discharge circuit protector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655078A (en) * 1979-10-12 1981-05-15 Hitachi Ltd Semiconductor device
JPS60219776A (ja) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp シリ−ズダイオ−ド

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655078A (en) * 1979-10-12 1981-05-15 Hitachi Ltd Semiconductor device
JPS60219776A (ja) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp シリ−ズダイオ−ド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180308835A1 (en) * 2017-03-20 2018-10-25 International Business Machines Corporation Tight integrated vertical transistor dual diode structure for electrostatic discharge circuit protector
US10916537B2 (en) * 2017-03-20 2021-02-09 International Business Machines Corporation Tight integrated vertical transistor dual diode structure for electrostatic discharge circuit protector

Similar Documents

Publication Publication Date Title
US5223044A (en) Solar cell having a by-pass diode
Swanson et al. Point-contact silicon solar cells
JP2837296B2 (ja) 太陽電池
JP2003124483A (ja) 光起電力素子
US4029518A (en) Solar cell
US4846896A (en) Solar cell with integral reverse voltage protection diode
CN106024634B (zh) 带静电放电保护二极管结构的功率晶体管及其制造方法
US5136348A (en) Structure and manufacturing method for thin-film semiconductor diode device
JPH0395975A (ja) ダイオード
JP2004247595A (ja) 太陽電池素子
JPH07221326A (ja) プレーナ型半導体素子
JPH058582B2 (ja)
JPH0818091A (ja) 複数のフォトダイオードを有する半導体光電変換素子
US3483039A (en) Silicon cell construction and method of manufacture therefor
JPS584829B2 (ja) 半導体集積回路
JPS59125668A (ja) 光起電力装置
JPH02186675A (ja) 高耐圧プレーナ型半導体素子およびその製造方法
JP2583032B2 (ja) 受光素子
JPH0563030B2 (ja)
JP2004047825A (ja) 太陽電池
JPH0831614B2 (ja) 太陽電池セル
JPH0289376A (ja) 太陽電池セル
JPS629681A (ja) 太陽電池およびその製造方法
JPH02278760A (ja) 半導体集積回路装置
JPS5913322A (ja) 半導体装置の製造方法