JPH06151941A - フォトダイオードアレイおよびその製法 - Google Patents
フォトダイオードアレイおよびその製法Info
- Publication number
- JPH06151941A JPH06151941A JP4303754A JP30375492A JPH06151941A JP H06151941 A JPH06151941 A JP H06151941A JP 4303754 A JP4303754 A JP 4303754A JP 30375492 A JP30375492 A JP 30375492A JP H06151941 A JPH06151941 A JP H06151941A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type impurity
- layer
- impurity diffusion
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims abstract description 84
- 238000009792 diffusion process Methods 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims description 61
- 239000010409 thin film Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 基板の単位面積あたりのＰＮ接合の面積を増
やすことによりチップサイズを小さくし、コストダウン
を図ることができるフォトダイオードアレイを提供す
る。 【構成】 基板１上に積層された絶縁膜２上に第１導電
型の不純物半導体層３が配設されており、該層内にはＰ
Ｎ接合を形成すべく第２導電型の不純物拡散層４が形成
されている。そして、前記第２導電型の不純物拡散層４
内にさらにＰＮ接合を形成すべく第１導電型の不純物拡
散層５が形成されている。
やすことによりチップサイズを小さくし、コストダウン
を図ることができるフォトダイオードアレイを提供す
る。 【構成】 基板１上に積層された絶縁膜２上に第１導電
型の不純物半導体層３が配設されており、該層内にはＰ
Ｎ接合を形成すべく第２導電型の不純物拡散層４が形成
されている。そして、前記第２導電型の不純物拡散層４
内にさらにＰＮ接合を形成すべく第１導電型の不純物拡
散層５が形成されている。
Description
【０００１】
【産業上の利用分野】本発明はフォトダイオードアレイ
およびその製法に関する。さらに詳しくは、チップサイ
ズを小さくしてコストダウンを図ることができるフォト
ダイオードアレイおよびその製法に関する。
およびその製法に関する。さらに詳しくは、チップサイ
ズを小さくしてコストダウンを図ることができるフォト
ダイオードアレイおよびその製法に関する。
【０００２】
【従来の技術】従来より、図15に示すように、Ｎ型ポリ
シリコン基板31の一部をシリコン酸化膜32で分離し、そ
の分離された部分にＰ型不純物拡散層33を形成し、さら
にこのＰ型不純物拡散層33の表層部に高濃度のＮ+ 型不
純物拡散層34を配設してなるＰＮ接合を多数配列し、こ
のＰＮ接合をシリコン酸化膜35で適宜絶縁しながら導電
膜36で直列接続して構成されたフォトダイオードアレイ
が用いられている。
シリコン基板31の一部をシリコン酸化膜32で分離し、そ
の分離された部分にＰ型不純物拡散層33を形成し、さら
にこのＰ型不純物拡散層33の表層部に高濃度のＮ+ 型不
純物拡散層34を配設してなるＰＮ接合を多数配列し、こ
のＰＮ接合をシリコン酸化膜35で適宜絶縁しながら導電
膜36で直列接続して構成されたフォトダイオードアレイ
が用いられている。
【０００３】しかしながら、このように構成されたフォ
トダイオードアレイは、図15から明らかなように、半導
体基板31内に分離用酸化膜32を形成し、その分離された
部分にＰＮ接合を形成している関係上その構造が複雑と
なる。そのため、製造工程での歩留まりがわるいばかり
でなく、製品のコスト上昇をも招来している。
トダイオードアレイは、図15から明らかなように、半導
体基板31内に分離用酸化膜32を形成し、その分離された
部分にＰＮ接合を形成している関係上その構造が複雑と
なる。そのため、製造工程での歩留まりがわるいばかり
でなく、製品のコスト上昇をも招来している。
【０００４】このような従来技術の問題を解決するもの
として、本出願人は、さきに半導体基板上に絶縁膜を介
して不純物含有の半導体層を形成し、絶縁膜まで達する
別の導電型の不純物拡散層を形成し、ＰＮ接合が横方向
に形成されたフォトダイオードアレイを提案した（特願
平３−３５５８７６号）。
として、本出願人は、さきに半導体基板上に絶縁膜を介
して不純物含有の半導体層を形成し、絶縁膜まで達する
別の導電型の不純物拡散層を形成し、ＰＮ接合が横方向
に形成されたフォトダイオードアレイを提案した（特願
平３−３５５８７６号）。
【０００５】このフォトダイオードアレイは、図16に示
されるように、基板41と、該基板41上に積層された絶縁
膜42と、該絶縁膜42上に配設された第１不純物半導体層
43と、該第１不純物半導体層43に横方向に複数のＰＮ接
合を形成すべく前記第１不純物半導体層43内に形成され
た前記第１不純物半導体層と反対の極性を有する第２不
純物拡散層44と、前記両不純物層により構成されたＰＮ
接合の前記絶縁膜42とは反対側の表面層に形成された第
１不純物拡散層と同一の極性を有する高濃度の不純物拡
散層45とにより形成され、横方向に形成されたＰＮ接合
を利用することを特徴としている。そして、簡素な構造
であるために製造工程での歩留まりが向上するととも
に、製品コストの低減が図れるという効果がえられるも
のである。
されるように、基板41と、該基板41上に積層された絶縁
膜42と、該絶縁膜42上に配設された第１不純物半導体層
43と、該第１不純物半導体層43に横方向に複数のＰＮ接
合を形成すべく前記第１不純物半導体層43内に形成され
た前記第１不純物半導体層と反対の極性を有する第２不
純物拡散層44と、前記両不純物層により構成されたＰＮ
接合の前記絶縁膜42とは反対側の表面層に形成された第
１不純物拡散層と同一の極性を有する高濃度の不純物拡
散層45とにより形成され、横方向に形成されたＰＮ接合
を利用することを特徴としている。そして、簡素な構造
であるために製造工程での歩留まりが向上するととも
に、製品コストの低減が図れるという効果がえられるも
のである。
【０００６】本発明は、かかるフォトダイオードアレイ
をさらに改良したものであり、チップサイズを小さくし
てさらにコストダウンを図ることができるフォトダイオ
ードアレイおよびその製法を提供することを目的とす
る。
をさらに改良したものであり、チップサイズを小さくし
てさらにコストダウンを図ることができるフォトダイオ
ードアレイおよびその製法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明のフォトダイオー
ドアレイは、基板と、該基板上に積層された絶縁膜と、
該絶縁膜上に配設された第１導電型不純物含有の半導体
層と、該第１導電型不純物含有の半導体層内に前記絶縁
膜まで達するように形成された第２導電型の不純物拡散
層と、該第２導電型の不純物拡散層内にさらに前記絶縁
膜まで達するように形成された第１導電型の不純物拡散
層とを少なくとも有しており、前記両導電型の不純物層
により横方向に構成されたＰＮ接合の一定方向のＰＮ接
合が直列に接続されて構成されるセルを少なくとも１個
有することを特徴としている。
ドアレイは、基板と、該基板上に積層された絶縁膜と、
該絶縁膜上に配設された第１導電型不純物含有の半導体
層と、該第１導電型不純物含有の半導体層内に前記絶縁
膜まで達するように形成された第２導電型の不純物拡散
層と、該第２導電型の不純物拡散層内にさらに前記絶縁
膜まで達するように形成された第１導電型の不純物拡散
層とを少なくとも有しており、前記両導電型の不純物層
により横方向に構成されたＰＮ接合の一定方向のＰＮ接
合が直列に接続されて構成されるセルを少なくとも１個
有することを特徴としている。
【０００８】また、本発明のフォトダイオードアレイの
製法は、（ａ）半導体基板の表面に絶縁膜を設ける工程
と、（ｂ）前記絶縁膜が設けられた半導体基板と第１導
電型不純物を含有する第２の半導体基板とを接合する工
程と、（ｃ）前記接合された第２の半導体基板の表面を
研磨して第１導電型不純物を含有する半導体層とする工
程と、（ｄ）前記半導体層の表面から第２導電型の不純
物を前記絶縁膜まで達するように拡散して第２導電型の
不純物拡散層を形成する工程と、（ｅ）前記第２導電型
不純物拡散層内に、さらに第１導電型の不純物を前記絶
縁膜まで達するように拡散して第１導電型の不純物拡散
層を形成する工程と、（ｆ）前記両導電型の不純物層に
より横方向に構成されるＰＮ接合のうち、電荷発生の極
性が、使用する極性と同方向になるＰＮ接合部分の前記
半導体層の表面に浅い高濃度拡散領域を形成する工程
と、（ｇ）前記ＰＮ接合のうち電荷発生の極性が、使用
する極性と逆方向になるＰＮ接合部分の前記半導体層の
表面に薄膜電極層を形成して該ＰＮ接合を短絡する工程
からなることを特徴としている。
製法は、（ａ）半導体基板の表面に絶縁膜を設ける工程
と、（ｂ）前記絶縁膜が設けられた半導体基板と第１導
電型不純物を含有する第２の半導体基板とを接合する工
程と、（ｃ）前記接合された第２の半導体基板の表面を
研磨して第１導電型不純物を含有する半導体層とする工
程と、（ｄ）前記半導体層の表面から第２導電型の不純
物を前記絶縁膜まで達するように拡散して第２導電型の
不純物拡散層を形成する工程と、（ｅ）前記第２導電型
不純物拡散層内に、さらに第１導電型の不純物を前記絶
縁膜まで達するように拡散して第１導電型の不純物拡散
層を形成する工程と、（ｆ）前記両導電型の不純物層に
より横方向に構成されるＰＮ接合のうち、電荷発生の極
性が、使用する極性と同方向になるＰＮ接合部分の前記
半導体層の表面に浅い高濃度拡散領域を形成する工程
と、（ｇ）前記ＰＮ接合のうち電荷発生の極性が、使用
する極性と逆方向になるＰＮ接合部分の前記半導体層の
表面に薄膜電極層を形成して該ＰＮ接合を短絡する工程
からなることを特徴としている。
【０００９】
【作用】本発明のフォトダイオードアレイにおいては、
基板上に絶縁膜を介して形成された第１導電型の不純物
含有半導体層に絶縁膜まで達する第２導電型の不純物拡
散層、さらにその中に第１導電型の不純物拡散層が形成
されて横方向にＰＮ接合が形成されているため、単位面
積あたりのＰＮ接合の面積が増加する。
基板上に絶縁膜を介して形成された第１導電型の不純物
含有半導体層に絶縁膜まで達する第２導電型の不純物拡
散層、さらにその中に第１導電型の不純物拡散層が形成
されて横方向にＰＮ接合が形成されているため、単位面
積あたりのＰＮ接合の面積が増加する。
【００１０】また、本発明のフォトダイオートアレイの
製法によれば、複雑な工程を要することなく本発明のフ
ォトダイオードアレイを製造することができる。
製法によれば、複雑な工程を要することなく本発明のフ
ォトダイオードアレイを製造することができる。
【００１１】
【実施例】以下、添付図面を参照しつつ本発明のフォト
ダイオードアレイおよびその製法を詳細に説明する。
ダイオードアレイおよびその製法を詳細に説明する。
【００１２】図１は本発明のフォトダイオードアレイの
一実施例の長手方向断面図、図２は図１に示される実施
例の表面パターンの説明図、図３〜14は、図１に示され
る実施例の製造工程の断面説明図である。
一実施例の長手方向断面図、図２は図１に示される実施
例の表面パターンの説明図、図３〜14は、図１に示され
る実施例の製造工程の断面説明図である。
【００１３】図１において、１はシリコンなどからなる
半導体基板である。該半導体基板１は、この上に積層さ
れる活性領域の支持基板であるため、充分な強度を有す
るものが用いられ、具体的には、通常 200〜 500μｍの
厚さのものが用いられる。
半導体基板である。該半導体基板１は、この上に積層さ
れる活性領域の支持基板であるため、充分な強度を有す
るものが用いられ、具体的には、通常 200〜 500μｍの
厚さのものが用いられる。
【００１４】前記半導体基板１上には、シリコン酸化
膜、シリコンチッ化膜などからなる、厚さ0.1 〜１μｍ
程度の絶縁膜２が積層されている。
膜、シリコンチッ化膜などからなる、厚さ0.1 〜１μｍ
程度の絶縁膜２が積層されている。
【００１５】３は前記絶縁膜２上に貼り合わされた半導
体層で、第１導電型の不純物層であるたとえばＮ型半導
体層であり、その膜厚は、拡散深さを制限するため、貼
り合わせ後研磨されて５〜20μｍとされている。Ｎ型半
導体層３内には、該Ｎ型半導体層３内に横方向に複数の
ＰＮ接合を形成すべく、第２導電型であるＰ型不純物拡
散層４が絶縁膜２に達するように形成されている。Ｐ型
不純物拡散層４の長手方向の拡散幅は、20〜 100μｍ程
度の拡散幅とされている。また、その配列間隔は、拡散
領域が隣のセルの拡散領域と接触しないような間隔とさ
れている。
体層で、第１導電型の不純物層であるたとえばＮ型半導
体層であり、その膜厚は、拡散深さを制限するため、貼
り合わせ後研磨されて５〜20μｍとされている。Ｎ型半
導体層３内には、該Ｎ型半導体層３内に横方向に複数の
ＰＮ接合を形成すべく、第２導電型であるＰ型不純物拡
散層４が絶縁膜２に達するように形成されている。Ｐ型
不純物拡散層４の長手方向の拡散幅は、20〜 100μｍ程
度の拡散幅とされている。また、その配列間隔は、拡散
領域が隣のセルの拡散領域と接触しないような間隔とさ
れている。
【００１６】前記Ｐ型不純物拡散層４内には、該Ｐ型不
純物拡散層４内にさらに横方向に複数のＰＮ接合を形成
すべく第１導電型であるＮ型不純物拡散層５が絶縁膜２
に達するように形成されている。
純物拡散層４内にさらに横方向に複数のＰＮ接合を形成
すべく第１導電型であるＮ型不純物拡散層５が絶縁膜２
に達するように形成されている。
【００１７】前記第１導電型の半導体層３とその中に形
成された第２導電型の不純物拡散層４、さらにその中に
形成された第１導電型の不純物拡散層５により構成され
るＰＮ接合のうち、電荷発生の極性が使用する極性と同
方向に形成されるＰＮ接合の前記絶縁膜２とは反対側の
表面には高濃度の不純物拡散層（本実施例ではＰ+ 型）
６が形成されている。ここで、電荷発生の極性が使用す
る極性と同方向とは、たとえば図１の構造で左端の電極
を負極、右端の電極を正極として使用するとき、左側が
Ｎ型、右側がＰ型となるＰＮ接合（図１のＡ）をいい、
使用する極性を逆にするときは左側がＰ型、右側がＮ型
となるＰＮ接合をいう。電荷発生の極性が使用する極性
と逆方向とはこの逆の関係をいう。高濃度のＰ+ 型不純
物拡散層６の拡散深さは、通常１〜３μｍと浅く形成
し、ＰＮ接合Ａの面積を大きくして受光面積を増やすも
のである。
成された第２導電型の不純物拡散層４、さらにその中に
形成された第１導電型の不純物拡散層５により構成され
るＰＮ接合のうち、電荷発生の極性が使用する極性と同
方向に形成されるＰＮ接合の前記絶縁膜２とは反対側の
表面には高濃度の不純物拡散層（本実施例ではＰ+ 型）
６が形成されている。ここで、電荷発生の極性が使用す
る極性と同方向とは、たとえば図１の構造で左端の電極
を負極、右端の電極を正極として使用するとき、左側が
Ｎ型、右側がＰ型となるＰＮ接合（図１のＡ）をいい、
使用する極性を逆にするときは左側がＰ型、右側がＮ型
となるＰＮ接合をいう。電荷発生の極性が使用する極性
と逆方向とはこの逆の関係をいう。高濃度のＰ+ 型不純
物拡散層６の拡散深さは、通常１〜３μｍと浅く形成
し、ＰＮ接合Ａの面積を大きくして受光面積を増やすも
のである。
【００１８】また、前記Ｎ型半導体層３の前記絶縁膜２
と反対側の表面には高濃度のＮ+ 型不純物拡散層７が形
成されている。該Ｎ+ 型不純物拡散層はＮ型層の電極を
取り出すのにオーミックコンタクトをうるために形成さ
れ、その拡散深さは、通常１〜３μｍである。
と反対側の表面には高濃度のＮ+ 型不純物拡散層７が形
成されている。該Ｎ+ 型不純物拡散層はＮ型層の電極を
取り出すのにオーミックコンタクトをうるために形成さ
れ、その拡散深さは、通常１〜３μｍである。
【００１９】８はＮ型半導体層３の表面に形成された保
護膜で、該保護膜８の膜厚は、絶縁分離の点から、0.1
〜１μｍの範囲であるのが好ましく、シリコン酸化膜、
チッ化膜など、絶縁性を有しかつ適度の透光性を有する
膜が適宜用いられる。
護膜で、該保護膜８の膜厚は、絶縁分離の点から、0.1
〜１μｍの範囲であるのが好ましく、シリコン酸化膜、
チッ化膜など、絶縁性を有しかつ適度の透光性を有する
膜が適宜用いられる。
【００２０】前記保護膜８には、コンタクト孔が形成さ
れ、電荷発生の極性が使用する極性と逆方向のＰＮ接合
の表面をアルミニウム、またはアルミニウム合金などの
導電性金属などからなる薄膜電極層９で短絡している。
該薄膜電極層９の膜厚は、とくに限定されないが、通常
1.0〜 3.0μｍの範囲である。
れ、電荷発生の極性が使用する極性と逆方向のＰＮ接合
の表面をアルミニウム、またはアルミニウム合金などの
導電性金属などからなる薄膜電極層９で短絡している。
該薄膜電極層９の膜厚は、とくに限定されないが、通常
1.0〜 3.0μｍの範囲である。
【００２１】つぎに、本発明のフォトダイオードアレイ
の製法について説明する。
の製法について説明する。
【００２２】まず、半導体基板１上に酸化物絶縁膜２を
設ける（図３参照）。具体的にはシリコンなどの半導体
基板１上に、ＣＶＤ法または熱酸化法により厚さ0.1 〜
１μｍのシリコン酸化膜を設ける。
設ける（図３参照）。具体的にはシリコンなどの半導体
基板１上に、ＣＶＤ法または熱酸化法により厚さ0.1 〜
１μｍのシリコン酸化膜を設ける。
【００２３】ついで、酸化物絶縁膜２が設けられた半導
体基板１と第１導電型（たとえばＮ型）の不純物を含有
する半導体基板12（このＮ型半導体基板には酸化膜は形
成されていない）とを用意し、半導体基板１の酸化物絶
縁膜２とＮ型半導体基板12の一面を背中合わせに向い合
わせ、拡散石英ボートの各スロットに２枚合わせて並
べ、 900〜1000℃の拡散炉中にＯ2 ガスまたは水蒸気の
雰囲気を形成し、所定時間放置することにより半導体基
板１とＮ型半導体基板12とを接合する（図４参照）。
体基板１と第１導電型（たとえばＮ型）の不純物を含有
する半導体基板12（このＮ型半導体基板には酸化膜は形
成されていない）とを用意し、半導体基板１の酸化物絶
縁膜２とＮ型半導体基板12の一面を背中合わせに向い合
わせ、拡散石英ボートの各スロットに２枚合わせて並
べ、 900〜1000℃の拡散炉中にＯ2 ガスまたは水蒸気の
雰囲気を形成し、所定時間放置することにより半導体基
板１とＮ型半導体基板12とを接合する（図４参照）。
【００２４】つぎに、Ｎ型半導体基板12の表面を研磨す
る。この研磨は、酸化物絶縁膜２からＮ型半導体基板12
の表面までの膜厚が５〜20μｍになるように行なう。そ
して、接合されたＮ型半導体基板をＮ型半導体層３とし
て用いる（図５参照）。
る。この研磨は、酸化物絶縁膜２からＮ型半導体基板12
の表面までの膜厚が５〜20μｍになるように行なう。そ
して、接合されたＮ型半導体基板をＮ型半導体層３とし
て用いる（図５参照）。
【００２５】そして、Ｎ型半導体層３の表面にシリコン
酸化膜10を形成する。しかるのち、Ｐ型拡散用マスクを
用いて所定領域の酸化膜を除去し、選択拡散パターンを
形成する（図６参照）。
酸化膜10を形成する。しかるのち、Ｐ型拡散用マスクを
用いて所定領域の酸化膜を除去し、選択拡散パターンを
形成する（図６参照）。
【００２６】ついで、このように所定パターンに形成さ
れたシリコン酸化膜10をマスクとしてＮ型半導体層３内
にＰ型不純物拡散層４を形成する（図７参照）。
れたシリコン酸化膜10をマスクとしてＮ型半導体層３内
にＰ型不純物拡散層４を形成する（図７参照）。
【００２７】つぎに、同様にしてＰ型不純物拡散層４の
表面にさらにシリコン酸化膜11を形成する。しかるの
ち、Ｎ型拡散用マスクを用いて所定領域の酸化膜を除去
し、選択拡散パターンを形成する（図８参照）。
表面にさらにシリコン酸化膜11を形成する。しかるの
ち、Ｎ型拡散用マスクを用いて所定領域の酸化膜を除去
し、選択拡散パターンを形成する（図８参照）。
【００２８】ついで、このように所定パターンに形成さ
れたシリコン酸化膜絶縁層をマスクとしてＰ型不純物拡
散層４内にＮ型不純物拡散層５を同心状に形成する（図
９参照）。
れたシリコン酸化膜絶縁層をマスクとしてＰ型不純物拡
散層４内にＮ型不純物拡散層５を同心状に形成する（図
９参照）。
【００２９】つぎに、前述のようにＰＮ接合の受光面積
を増やすため、同心状に形成されたＰ型不純物拡散層４
およびＮ型不純物拡散層５の所定範囲に所定形状のマス
クを用いて高濃度のＰ+ 型不純物拡散層６を形成する
（図10〜11参照）。また、同様にしてＮ型半導体層３の
電極取り出し用のため高濃度のＮ+ 型不純物拡散層７を
形成する（図12〜13参照）。
を増やすため、同心状に形成されたＰ型不純物拡散層４
およびＮ型不純物拡散層５の所定範囲に所定形状のマス
クを用いて高濃度のＰ+ 型不純物拡散層６を形成する
（図10〜11参照）。また、同様にしてＮ型半導体層３の
電極取り出し用のため高濃度のＮ+ 型不純物拡散層７を
形成する（図12〜13参照）。
【００３０】ついで所定の領域に角形マスクを用いてコ
ンタクトホールを形成し、電極材料を蒸着法またはスパ
ッタリング法により成膜し、パターニングしてＮ型半導
体層３の表面に薄膜電極層９を形成する。なお、この薄
膜電極層９は、シリコン酸化膜などの保護膜８で適宜絶
縁されている（図14参照）。
ンタクトホールを形成し、電極材料を蒸着法またはスパ
ッタリング法により成膜し、パターニングしてＮ型半導
体層３の表面に薄膜電極層９を形成する。なお、この薄
膜電極層９は、シリコン酸化膜などの保護膜８で適宜絶
縁されている（図14参照）。
【００３１】以下、従来のフォトダイオード例の製造法
と同様に表面保護層、ボンディング用パッドなどを形成
してフォトダイオードアレイを完成する。
と同様に表面保護層、ボンディング用パッドなどを形成
してフォトダイオードアレイを完成する。
【００３２】以上の説明においてはＮ型半導体層にＰ型
不純物拡散層を形成しさらに、その中にＮ型不純物拡散
層を形成して、フォトダイオードアレイを構成したが、
用いる半導体層はＮ型層に限定されるものではなく、Ｐ
型半導体層も好適に用いることができる。このばあい当
然のことながら、半導体層内に拡散する不純物としては
Ｎ型のものを用いる必要があり、前述のＮ型とＰ型を逆
にすればよい。また、不純物拡散層はＰ型層とＮ型層の
２段に限定されることなく、さらに順次不純物拡散層を
形成することができる。また、前記製法の実施例では、
絶縁膜２や拡散用マスク10、11としてシリコン酸化膜を
用いたが、シリコンチッ化膜など他の絶縁膜を用いても
よい。
不純物拡散層を形成しさらに、その中にＮ型不純物拡散
層を形成して、フォトダイオードアレイを構成したが、
用いる半導体層はＮ型層に限定されるものではなく、Ｐ
型半導体層も好適に用いることができる。このばあい当
然のことながら、半導体層内に拡散する不純物としては
Ｎ型のものを用いる必要があり、前述のＮ型とＰ型を逆
にすればよい。また、不純物拡散層はＰ型層とＮ型層の
２段に限定されることなく、さらに順次不純物拡散層を
形成することができる。また、前記製法の実施例では、
絶縁膜２や拡散用マスク10、11としてシリコン酸化膜を
用いたが、シリコンチッ化膜など他の絶縁膜を用いても
よい。
【００３３】また、前述の実施例では図１の構造で左側
を負極、右側を正極として使用する例で左側がＮ型、右
側がＰ型のＰＮ接合を使用する例で説明したが、逆の極
性で使用し、左側がＰ型、右側がＮ型のＰＮ接合を使用
することもできる。このばあい、左側がＮ型、右側がＰ
型のＰＮ接合の表面を薄膜電極層で短絡する。
を負極、右側を正極として使用する例で左側がＮ型、右
側がＰ型のＰＮ接合を使用する例で説明したが、逆の極
性で使用し、左側がＰ型、右側がＮ型のＰＮ接合を使用
することもできる。このばあい、左側がＮ型、右側がＰ
型のＰＮ接合の表面を薄膜電極層で短絡する。
【００３４】また、前述の例ではＮ型半導体層にＰ型不
純物拡散層を形成し、さらにその中にＮ型不純物拡散層
を形成する例で説明したが、さらにその中に不純物を順
次Ｐ型、Ｎ型、Ｐ型‥‥‥として拡散させることによ
り、図２に平面図を示すように、同心状のＰＮ接合を形
成でき、狭い半導体基板内に広いＰＮ接合面積を形成で
きる。図２においてＰ+ 領域13を正極とし、Ｎ+ 領域14
を負極とすることにより５個のＰＮ接合を直列接続した
フォトダイオードがえられる。
純物拡散層を形成し、さらにその中にＮ型不純物拡散層
を形成する例で説明したが、さらにその中に不純物を順
次Ｐ型、Ｎ型、Ｐ型‥‥‥として拡散させることによ
り、図２に平面図を示すように、同心状のＰＮ接合を形
成でき、狭い半導体基板内に広いＰＮ接合面積を形成で
きる。図２においてＰ+ 領域13を正極とし、Ｎ+ 領域14
を負極とすることにより５個のＰＮ接合を直列接続した
フォトダイオードがえられる。
【００３５】また、同一の半導体基板内に叙上のように
構成されるフォトダイオードおよび他の半導体素子を形
成すれば、半導体集積回路装置が容易にえられる。
構成されるフォトダイオードおよび他の半導体素子を形
成すれば、半導体集積回路装置が容易にえられる。
【００３６】
【発明の効果】以上説明したとおり、本発明のフォトダ
イオードアレイにおいては、第１導電型の不純物半導体
層内に形成された第２導電型の不純物拡散層内に、さら
に第１導電型の不純物拡散層を形成し、これを繰り返す
ことができるので、同一面積でより多くのＰＮ接合を形
成することができ、チップサイズを小さくしてコストダ
ウンを図ることができる。
イオードアレイにおいては、第１導電型の不純物半導体
層内に形成された第２導電型の不純物拡散層内に、さら
に第１導電型の不純物拡散層を形成し、これを繰り返す
ことができるので、同一面積でより多くのＰＮ接合を形
成することができ、チップサイズを小さくしてコストダ
ウンを図ることができる。
【図１】本発明のフォトダイオードアレイの一実施例の
長手方向断面図である。
長手方向断面図である。
【図２】本発明の他の実施例の表面パターンの説明図で
ある。
ある。
【図３】図１に示される実施例の製造工程の断面説明図
である。
である。
【図４】図１に示される実施例の製造工程の断面説明図
である。
である。
【図５】図１に示される実施例の製造工程の断面説明図
である。
である。
【図６】図１に示される実施例の製造工程の断面説明図
である。
である。
【図７】図１に示される実施例の製造工程の断面説明図
である。
である。
【図８】図１に示される実施例の製造工程の断面説明図
である。
である。
【図９】図１に示される実施例の製造工程の断面説明図
である。
である。
【図１０】図１に示される実施例の製造工程の断面説明
図である。
図である。
【図１１】図１に示される実施例の製造工程の断面説明
図である。
図である。
【図１２】図１に示される実施例の製造工程の断面説明
図である。
図である。
【図１３】図１に示される実施例の製造工程の断面説明
図である。
図である。
【図１４】図１に示される実施例の製造工程の断面説明
図である。
図である。
【図１５】従来のフォトダイオードアレイの長手方向断
面図である。
面図である。
【図１６】従来のフォトダイオードアレイを改良したフ
ォトダイオードアレイの長手方向断面図である。
ォトダイオードアレイの長手方向断面図である。
１ 半導体基板 ２ 絶縁膜 ３ Ｎ型半導体層 ４ Ｐ型不純物拡散層 ５ Ｎ型不純物拡散層 ６ 高濃度のＰ+ 型不純物拡散層 ７ 高濃度のＮ+ 型不純物拡散層 ８ 保護膜 ９ 薄膜電極層
Claims (2)
- 【請求項１】 基板と、該基板上に積層された絶縁膜
と、該絶縁膜上に配設された第１導電型不純物含有の半
導体層と、該第１導電型不純物含有の半導体層内に前記
絶縁膜まで達するように形成された第２導電型の不純物
拡散層と、該第２導電型の不純物拡散層内にさらに前記
絶縁膜まで達するように形成された第１導電型の不純物
拡散層とを少なくとも有しており、前記両導電型の不純
物層により横方向に構成されたＰＮ接合の一定方向のＰ
Ｎ接合が直列に接続されて構成されるセルを少なくとも
１個有するフォトダイオードアレイ。 - 【請求項２】 （ａ）半導体基板の表面に絶縁膜を設け
る工程と、（ｂ）前記絶縁膜が設けられた半導体基板と
第１導電型不純物を含有する第２の半導体基板とを接合
する工程と、（ｃ）前記接合された第２の半導体基板の
表面を研磨して第１導電型不純物を含有する半導体層と
する工程と、（ｄ）前記半導体層の表面から第２導電型
の不純物を前記絶縁膜まで達するように拡散して第２導
電型の不純物拡散層を形成する工程と、（ｅ）前記第２
導電型不純物拡散層内に、さらに第１導電型の不純物を
前記絶縁膜まで達するように拡散して第１導電型の不純
物拡散層を形成する工程と、（ｆ）前記両導電型の不純
物層により横方向に構成されるＰＮ接合のうち、電荷発
生の極性が、使用する極性と同方向になるＰＮ接合部分
の前記半導体層の表面に浅い高濃度拡散領域を形成する
工程と、（ｇ）前記ＰＮ接合のうち電荷発生の極性が、
使用する極性と逆方向になるＰＮ接合部分の前記半導体
層の表面に薄膜電極層を形成して該ＰＮ接合を短絡する
工程からなることを特徴とするフォトダイオードアレイ
の製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303754A JP2859789B2 (ja) | 1992-11-13 | 1992-11-13 | フォトダイオードアレイおよびその製法 |
| US08/272,311 US5523610A (en) | 1992-11-13 | 1994-07-07 | Photodiode array and method for manufacturing the same |
| US08/429,296 US5633526A (en) | 1992-11-01 | 1995-04-24 | Photodiode array and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303754A JP2859789B2 (ja) | 1992-11-13 | 1992-11-13 | フォトダイオードアレイおよびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151941A true JPH06151941A (ja) | 1994-05-31 |
| JP2859789B2 JP2859789B2 (ja) | 1999-02-24 |
Family
ID=17924874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4303754A Expired - Fee Related JP2859789B2 (ja) | 1992-11-01 | 1992-11-13 | フォトダイオードアレイおよびその製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5523610A (ja) |
| JP (1) | JP2859789B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633526A (en) * | 1992-11-01 | 1997-05-27 | Rohm Co., Ltd. | Photodiode array and method for manufacturing the same |
| US5942788A (en) * | 1995-05-09 | 1999-08-24 | Minolta Co., Ltd. | Solid state image sensing device |
| JP4157184B2 (ja) * | 1998-02-18 | 2008-09-24 | 株式会社東芝 | 高耐圧半導体素子 |
| EP2287917B1 (en) * | 1999-02-25 | 2016-05-25 | Canon Kabushiki Kaisha | Light-receiving element and photoelectric conversion device |
| US6690078B1 (en) * | 1999-08-05 | 2004-02-10 | Integration Associates, Inc. | Shielded planar dielectrically isolated high speed pin photodiode and method for producing same |
| JP2001326343A (ja) | 2000-05-16 | 2001-11-22 | Minolta Co Ltd | 固体撮像装置 |
| US20040114665A1 (en) * | 2002-12-12 | 2004-06-17 | Sun Park | Cantilevered thermocouple rake |
| WO2010106707A1 (ja) * | 2009-03-16 | 2010-09-23 | シャープ株式会社 | 半導体装置、その製造方法及び表示装置 |
| JP2021027192A (ja) * | 2019-08-06 | 2021-02-22 | 株式会社東芝 | 受光装置、受光装置の製造方法及び距離計測装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3690953A (en) * | 1970-09-10 | 1972-09-12 | Us Air Force | Vertical junction hardened solar cell |
| JPS5035793B1 (ja) * | 1970-09-11 | 1975-11-19 | ||
| FR2281650A1 (fr) * | 1974-08-06 | 1976-03-05 | Telecommunications Sa | Procede de fabrication d'une photodiode sensible aux rayonnements infrarouges et photodiode obtenue par ce procede |
| US3994012A (en) * | 1975-05-07 | 1976-11-23 | The Regents Of The University Of Minnesota | Photovoltaic semi-conductor devices |
| JP3029497B2 (ja) * | 1991-12-20 | 2000-04-04 | ローム株式会社 | フォトダイオードアレイおよびその製造法 |
-
1992
- 1992-11-13 JP JP4303754A patent/JP2859789B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-07 US US08/272,311 patent/US5523610A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5523610A (en) | 1996-06-04 |
| JP2859789B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029497B2 (ja) | フォトダイオードアレイおよびその製造法 | |
| WO1989005521A1 (en) | Solar cell panel | |
| JPH0536997A (ja) | 光起電力装置 | |
| US3546542A (en) | Integrated high voltage solar cell panel | |
| US5633526A (en) | Photodiode array and method for manufacturing the same | |
| JP2859789B2 (ja) | フォトダイオードアレイおよびその製法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| GB2082836A (en) | Corrugated semiconductor devices | |
| US3390022A (en) | Semiconductor device and process for producing same | |
| JP2001085731A (ja) | 光電圧生成器 | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JPH01175775A (ja) | 光駆動ｍｏｓ型半導体装置 | |
| JP5201659B2 (ja) | 太陽電池セル用バイパスダイオードの製造方法 | |
| JPS6393174A (ja) | フオトダイオ−ド | |
| JP3182663B2 (ja) | フォトダイオードアレイおよびその製造法 | |
| JPS6347972A (ja) | 半導体装置 | |
| US3934331A (en) | Method of manufacturing semiconductor devices | |
| JP3182885B2 (ja) | 半導体装置の製造方法 | |
| JPS6244430B2 (ja) | ||
| JPS6141156B2 (ja) | ||
| JPS63199454A (ja) | 半導体装置 | |
| JP2691740B2 (ja) | リレー装置 | |
| JPS63156373A (ja) | フオトダイオ−ドアレイの製法 | |
| JPS62256484A (ja) | 光入力型ｍｏｓトランジスタ | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |