JP3029497B2 - フォトダイオードアレイおよびその製造法 - Google Patents
フォトダイオードアレイおよびその製造法Info
- Publication number
- JP3029497B2 JP3029497B2 JP03355876A JP35587691A JP3029497B2 JP 3029497 B2 JP3029497 B2 JP 3029497B2 JP 03355876 A JP03355876 A JP 03355876A JP 35587691 A JP35587691 A JP 35587691A JP 3029497 B2 JP3029497 B2 JP 3029497B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- layer
- type
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 138
- 238000009792 diffusion process Methods 0.000 claims description 106
- 239000012535 impurity Substances 0.000 claims description 100
- 239000004065 semiconductor Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 37
- 239000010409 thin film Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【0001】
【産業上の利用分野】本発明はフォトダイオードアレイ
およびその製造法に関する。さらに詳しくは、新規な断
面形状を有するフォトダイオードアレイおよびその製造
法に関する。
およびその製造法に関する。さらに詳しくは、新規な断
面形状を有するフォトダイオードアレイおよびその製造
法に関する。
【0002】
【従来の技術】従来より、図13に示すように、n型ポリ
シリコン基板101の一部をシリコン酸化膜102で分離し、
その分離された部分にp型不純物拡散層103を形成し、
さらにこのp型不純物拡散層103の表層部に高濃度のn
型不純物拡散層104を配設してなるpn接合を多数配列
し、このpn接合をシリコン酸化膜105で適宜絶縁しな
がら導電膜で直列接続して構成されたフォトダイオード
アレイが用いられている。
シリコン基板101の一部をシリコン酸化膜102で分離し、
その分離された部分にp型不純物拡散層103を形成し、
さらにこのp型不純物拡散層103の表層部に高濃度のn
型不純物拡散層104を配設してなるpn接合を多数配列
し、このpn接合をシリコン酸化膜105で適宜絶縁しな
がら導電膜で直列接続して構成されたフォトダイオード
アレイが用いられている。
【0003】しかしながら、このように構成されたフォ
トダイオードアレイは、図13から明らかなように、半導
体基板101内に分離用酸化膜を形成し、その分離された
部分にpn接合を形成している関係上その構造が複雑と
なる。そのため、製造工程での歩留まりが悪いばかりで
なく、製品のコスト上昇をも招来している。
トダイオードアレイは、図13から明らかなように、半導
体基板101内に分離用酸化膜を形成し、その分離された
部分にpn接合を形成している関係上その構造が複雑と
なる。そのため、製造工程での歩留まりが悪いばかりで
なく、製品のコスト上昇をも招来している。
【0004】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、簡素な構造を
有し、そのために製造工程での歩留まりが向上するとと
もに、製品コストの低減が図れるフォトダイオードアレ
イおよびその製造法を提供することを目的としている。
術の問題点に鑑みなされたものであって、簡素な構造を
有し、そのために製造工程での歩留まりが向上するとと
もに、製品コストの低減が図れるフォトダイオードアレ
イおよびその製造法を提供することを目的としている。
【0005】
【課題を解決するための手段】本発明のフォトダイオー
ドアレイは、基板と、該基板上に積層された絶縁膜と、
該絶縁膜上に配設された第1不純物拡散層と、該第1不
純物拡散層に縦列状に複数のpn接合を形成すべく前記
第1不純物拡散層内に形成された前記第1不純物拡散層
と反対の極性を有する第2不純物拡散層と、前記両不純
物拡散層により構成されたpn接合の前記絶縁膜とは反
対側の表面層に形成された第1不純物拡散層と同一の極
性を有する高濃度不純物拡散層と、一端が該高濃度の不
純物拡散層の第1不純物拡散層側部分に配設されかつ他
端が前記高濃度不純物拡散層とは異なる極性を有する不
純物拡散層にまで延伸されている酸化物薄膜層と、前記
酸化物薄膜層間に配設された薄膜電極層とからなる長手
方向断面形状を少なくとも有し、前記高濃度度不純物拡
散層はpn接合部をまたぐとともに、その端部が該pn
接合に隣接するpn接合の不純物拡散層と接触しないよ
うに形成されてなることを特徴としている。
ドアレイは、基板と、該基板上に積層された絶縁膜と、
該絶縁膜上に配設された第1不純物拡散層と、該第1不
純物拡散層に縦列状に複数のpn接合を形成すべく前記
第1不純物拡散層内に形成された前記第1不純物拡散層
と反対の極性を有する第2不純物拡散層と、前記両不純
物拡散層により構成されたpn接合の前記絶縁膜とは反
対側の表面層に形成された第1不純物拡散層と同一の極
性を有する高濃度不純物拡散層と、一端が該高濃度の不
純物拡散層の第1不純物拡散層側部分に配設されかつ他
端が前記高濃度不純物拡散層とは異なる極性を有する不
純物拡散層にまで延伸されている酸化物薄膜層と、前記
酸化物薄膜層間に配設された薄膜電極層とからなる長手
方向断面形状を少なくとも有し、前記高濃度度不純物拡
散層はpn接合部をまたぐとともに、その端部が該pn
接合に隣接するpn接合の不純物拡散層と接触しないよ
うに形成されてなることを特徴としている。
【0006】本発明のフォトダイオードアレイにおいて
は、第1不純物拡散層はn型不純物拡散層であってもよ
くp型不純物拡散層であってもよい。また、第2不純物
拡散層はp型不純物拡散層であってもよくn型不純物拡
散層であってもよい。
は、第1不純物拡散層はn型不純物拡散層であってもよ
くp型不純物拡散層であってもよい。また、第2不純物
拡散層はp型不純物拡散層であってもよくn型不純物拡
散層であってもよい。
【0007】本発明のフォトダイオードアレイは、前記
断面形状を有するとともに、第1不純物拡散層と第2不
純物拡散層とが略同心状に配設されてなる第1群と第2
群とからなる表面パターンまたは第1不純物拡散層と第
2不純物拡散層とが交互に配設されてなる表面パターン
を有しているのが好ましい。
断面形状を有するとともに、第1不純物拡散層と第2不
純物拡散層とが略同心状に配設されてなる第1群と第2
群とからなる表面パターンまたは第1不純物拡散層と第
2不純物拡散層とが交互に配設されてなる表面パターン
を有しているのが好ましい。
【0008】また、本発明のフォトダイオードアレイの
製造法は、半導体基板の表面に酸化物薄膜層を形成す
る工程と、前記酸化物薄膜層が作製された半導体基板
と第1不純物拡散型半導体基板とを接合する工程と、
前記接合された第1不純物型半導体基板の表面を研磨す
る工程と、前記表面が研磨された第1不純物型半導体
基板に、その長手方向断面においてpn接合が縦列状に
形成されるように第2不純物拡散層を形成する工程と、
前記pn接合の表層部のpn接合部をまたぐととも
に、該pn接合に隣接する不純物拡散層に端部が接触し
ないように第1不純物拡散型基板からなる第1不純物拡
散層と同一の極性を有する不純物拡散層を高濃度に形成
する工程と、前記pn接合の表面の所定範囲に酸化物
薄膜層を形成する工程と、前記pn接合の表面の所定
範囲に形成された酸化物薄膜層間を接続する薄膜電極層
を形成する工程とを少なくとも含んでなることを特徴と
している。
製造法は、半導体基板の表面に酸化物薄膜層を形成す
る工程と、前記酸化物薄膜層が作製された半導体基板
と第1不純物拡散型半導体基板とを接合する工程と、
前記接合された第1不純物型半導体基板の表面を研磨す
る工程と、前記表面が研磨された第1不純物型半導体
基板に、その長手方向断面においてpn接合が縦列状に
形成されるように第2不純物拡散層を形成する工程と、
前記pn接合の表層部のpn接合部をまたぐととも
に、該pn接合に隣接する不純物拡散層に端部が接触し
ないように第1不純物拡散型基板からなる第1不純物拡
散層と同一の極性を有する不純物拡散層を高濃度に形成
する工程と、前記pn接合の表面の所定範囲に酸化物
薄膜層を形成する工程と、前記pn接合の表面の所定
範囲に形成された酸化物薄膜層間を接続する薄膜電極層
を形成する工程とを少なくとも含んでなることを特徴と
している。
【0009】 本発明の製造法においては、第1不純物
拡散層と第2不純物拡散層が略同心状に形成されてなる
表面パタ−ンを有するようにパタ−ニングする工程また
は第1不純物拡散層と第2不純物拡散層とが交互に配設
されてなる表面パタ−ンを有するようパタ−ニングする
工程が付加されているのが好ましい。
拡散層と第2不純物拡散層が略同心状に形成されてなる
表面パタ−ンを有するようにパタ−ニングする工程また
は第1不純物拡散層と第2不純物拡散層とが交互に配設
されてなる表面パタ−ンを有するようパタ−ニングする
工程が付加されているのが好ましい。
【0010】
【作用】本発明のフォトダイオードアレイにおいては、
pn接合を分離するためのシリコン酸化膜を半導体基板
内に形成する必要がないので、その断面構造が簡単とな
る。
pn接合を分離するためのシリコン酸化膜を半導体基板
内に形成する必要がないので、その断面構造が簡単とな
る。
【0011】また、本発明のフォトダイオードアレイの
製造法によれば、複雑な工程を要することなく本発明の
フォトダイオードアレイを製造することができる。
製造法によれば、複雑な工程を要することなく本発明の
フォトダイオードアレイを製造することができる。
【0012】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【0013】図1は本発明の第1実施例の長手方向断面
図、図2は本発明の第1実施例の表面パターンの説明
図、図3は本発明の第2実施例の長手方向断面図、図4
は本発明の第2実施例の表面パターンの説明図、図5〜
11は本発明の第1実施例の製造プロセスの説明図、図
12は本発明の第1実施例の製造プロセスのフローチャ
ートである。
図、図2は本発明の第1実施例の表面パターンの説明
図、図3は本発明の第2実施例の長手方向断面図、図4
は本発明の第2実施例の表面パターンの説明図、図5〜
11は本発明の第1実施例の製造プロセスの説明図、図
12は本発明の第1実施例の製造プロセスのフローチャ
ートである。
【0014】図1に示すように、本発明の第1実施例の
フォトダイオードアレイは、半導体基板1と、この半導
体基板1上に積層された酸化物絶縁膜2と、この酸化物
絶縁膜2上に配設されたn型半導体層3と、このn型半
導体層3に所定の間隔をおいて形成された複数のp型不
純物拡散層4と、このp型不純物拡散層4が形成された
n型半導体層3の表層部の所定範囲に所定の間隔をおい
て形成された高濃度のn型不純物拡散層5と、一端がこ
の高濃度のn型不純物拡散層5のn型半導体層3側に形
成された部分に配設されかつ他端がp型不純物拡散層4
にまで延伸されているシリコン酸化膜絶縁層6と、この
シリコン酸化膜絶縁層6間に配設されn型半導体層3に
形成されたpn接合とオーミックコンタクトされている
薄膜電極層7とからなる長手方向断面形状を少なくとも
有している。図2は本発明の第1実施例のn型半導体層
3の表面に現れる表面パターンを模式図的に示したもの
である。図2より明らかなように、本発明の第1実施例
においては、n型半導体層3とp型不純物拡散層4とが
略同心状に配設されてなる2個のパターンが形成されて
いる。そして、この2個のパターンの一方が陽極を、他
方が陰極を形成している。
フォトダイオードアレイは、半導体基板1と、この半導
体基板1上に積層された酸化物絶縁膜2と、この酸化物
絶縁膜2上に配設されたn型半導体層3と、このn型半
導体層3に所定の間隔をおいて形成された複数のp型不
純物拡散層4と、このp型不純物拡散層4が形成された
n型半導体層3の表層部の所定範囲に所定の間隔をおい
て形成された高濃度のn型不純物拡散層5と、一端がこ
の高濃度のn型不純物拡散層5のn型半導体層3側に形
成された部分に配設されかつ他端がp型不純物拡散層4
にまで延伸されているシリコン酸化膜絶縁層6と、この
シリコン酸化膜絶縁層6間に配設されn型半導体層3に
形成されたpn接合とオーミックコンタクトされている
薄膜電極層7とからなる長手方向断面形状を少なくとも
有している。図2は本発明の第1実施例のn型半導体層
3の表面に現れる表面パターンを模式図的に示したもの
である。図2より明らかなように、本発明の第1実施例
においては、n型半導体層3とp型不純物拡散層4とが
略同心状に配設されてなる2個のパターンが形成されて
いる。そして、この2個のパターンの一方が陽極を、他
方が陰極を形成している。
【0015】なお、図示はされていないが、本発明の第
1実施例においても、従来のフォトダイオードアレイと
同様に、コンタクトホール、表面保護層、パッドボンデ
ィング用ホール等が形成されている。
1実施例においても、従来のフォトダイオードアレイと
同様に、コンタクトホール、表面保護層、パッドボンデ
ィング用ホール等が形成されている。
【0016】半導体基板1は、この上に積層される活性
領域の支持基板であるため、充分な強度を有するものが
用いられる。具体的には、通常200〜500μmのも
のが用いられる。
領域の支持基板であるため、充分な強度を有するものが
用いられる。具体的には、通常200〜500μmのも
のが用いられる。
【0017】酸化物絶縁膜2は、シリコン酸化膜からな
る。またその膜厚は、1000〜10000Åとされて
いる。
る。またその膜厚は、1000〜10000Åとされて
いる。
【0018】n型半導体層3の膜厚は、拡散深さを制限
するため、5〜20μmとされている。
するため、5〜20μmとされている。
【0019】p型不純物拡散層4の長手方向の拡散幅
は、隣接する表面の高濃度のn型不純物拡散層および
(または)p型拡散層と接触しない程度の拡散幅とされ
ている。また、その配列間隔は、拡散領域が隣のセルの
拡散領域と接触しないような間隔とされている。
は、隣接する表面の高濃度のn型不純物拡散層および
(または)p型拡散層と接触しない程度の拡散幅とされ
ている。また、その配列間隔は、拡散領域が隣のセルの
拡散領域と接触しないような間隔とされている。
【0020】高濃度のn型不純物拡散層5の拡散深さ
は、1〜3μmとされている。また、その拡散は、隣接
するセルのp型不純物拡散領域および(または)n型不
純物拡散領域と接触しない範囲とされている。
は、1〜3μmとされている。また、その拡散は、隣接
するセルのp型不純物拡散領域および(または)n型不
純物拡散領域と接触しない範囲とされている。
【0021】シリコン酸化膜絶縁層6の膜厚は、絶縁分
離の点から、1000〜10000Åとされている。絶
縁層6としては、絶縁性を有し適度の透光性を有すれ
ば、シリコン酸化膜に限定されるものではなく、窒化膜
なども好適に用いることができる。
離の点から、1000〜10000Åとされている。絶
縁層6としては、絶縁性を有し適度の透光性を有すれ
ば、シリコン酸化膜に限定されるものではなく、窒化膜
なども好適に用いることができる。
【0022】薄膜電極層7としては、膜厚が1.0〜
2.0μmのアルミニウム膜が用いられる。
2.0μmのアルミニウム膜が用いられる。
【0023】図3に示すように、本発明の第2実施例の
フォトダイオードアレイは、周縁部にシリコン酸化膜8
が形成されている点を除いては、図1に示す第1実施例
と同様の長手方向断面形状を有している。図4より明ら
かなように、本発明の第2実施例においては、n型半導
体層3とp型不純物拡散層4とが交互に配設されている
表面パタ-ンを有している。シリコン酸化膜8はpn接
合の周縁部から電流がリークするのを防止するために配
設されている。
フォトダイオードアレイは、周縁部にシリコン酸化膜8
が形成されている点を除いては、図1に示す第1実施例
と同様の長手方向断面形状を有している。図4より明ら
かなように、本発明の第2実施例においては、n型半導
体層3とp型不純物拡散層4とが交互に配設されている
表面パタ-ンを有している。シリコン酸化膜8はpn接
合の周縁部から電流がリークするのを防止するために配
設されている。
【0024】なお、図示はされていないが、本発明の第
2実施例においても、従来のフォトダイオードアレイと
同様に、コンタクトホール、表面保護層、パッドボンデ
ィングのホール等が形成されているのは、第1実施例と
同様である。
2実施例においても、従来のフォトダイオードアレイと
同様に、コンタクトホール、表面保護層、パッドボンデ
ィングのホール等が形成されているのは、第1実施例と
同様である。
【0025】次に、図5〜11に示す本発明の第1実施
例の製造プロセスの説明図および図12に示す本発明の
第1実施例の製造プロセスのフローチャートに基づい
て、本発明の第1実施例の製造法について説明する。
例の製造プロセスの説明図および図12に示す本発明の
第1実施例の製造プロセスのフローチャートに基づい
て、本発明の第1実施例の製造法について説明する。
【0026】ステップ1:半導体基板1上にシリコン酸
化膜2を形成する。(図5参照)
化膜2を形成する。(図5参照)
【0027】ステップ2:ステップ1で作製された半導
体基板1とn型半導体基板(このn型半導体基板には酸
化膜は形成されていない)とを用意し、半導体基板1の
酸化膜2とn型半導体の一面を背中合わせに向い合わ
せ、拡散石英ボートの各スロットに2枚合わせて並べ、
900〜1000℃の拡散炉中にO2ガスまたは水蒸気
の雰囲気を形成し、所定時間放置することにより半導体
基板1とn型半導体基板を接合する。そして、接合され
たn型半導体基板をn型半導体層3として用いる。(図
6参照)
体基板1とn型半導体基板(このn型半導体基板には酸
化膜は形成されていない)とを用意し、半導体基板1の
酸化膜2とn型半導体の一面を背中合わせに向い合わ
せ、拡散石英ボートの各スロットに2枚合わせて並べ、
900〜1000℃の拡散炉中にO2ガスまたは水蒸気
の雰囲気を形成し、所定時間放置することにより半導体
基板1とn型半導体基板を接合する。そして、接合され
たn型半導体基板をn型半導体層3として用いる。(図
6参照)
【0028】ステップ3:n型半導体層3の表面を研磨
する。この研磨は、酸化膜2からn型半導体層3の表面
までの膜厚が5〜20μmになるように行う。(図7参
照)
する。この研磨は、酸化膜2からn型半導体層3の表面
までの膜厚が5〜20μmになるように行う。(図7参
照)
【0029】ステップ4:n型半導体層3の表面にシリ
コン酸化膜絶縁層を形成する。しかるのち、p型拡散用
マスクを用いて、所定領域の酸化膜を除去し、選択拡散
パターンを形成する。(図8参照)
コン酸化膜絶縁層を形成する。しかるのち、p型拡散用
マスクを用いて、所定領域の酸化膜を除去し、選択拡散
パターンを形成する。(図8参照)
【0030】ステップ5:このように所定パターンに形
成されたシリコン酸化膜絶縁層をマスクとしてn型半導
体層3内にp型不純物拡散層4を同心状に形成する。
(図9参照)
成されたシリコン酸化膜絶縁層をマスクとしてn型半導
体層3内にp型不純物拡散層4を同心状に形成する。
(図9参照)
【0031】ステップ6:同心状に形成されたp型不純
物拡散層4の所定範囲に所定形状のマスクを用いて高濃
度のn型不純物拡散層5を形成する。(図10参照)
物拡散層4の所定範囲に所定形状のマスクを用いて高濃
度のn型不純物拡散層5を形成する。(図10参照)
【0032】ステップ7:所定の領域に角形マスクを用
いてコンタクトホールを形成する。
いてコンタクトホールを形成する。
【0033】ステップ8:n型半導体層3内に形成され
たpn接合をオーミック接続するために所定形状のマス
クを用いてn型半導体層3の表面に導電膜7を形成す
る。なお、この導電膜7は、シリコン酸化膜絶縁層6で
適宜絶縁されている。(図11参照)
たpn接合をオーミック接続するために所定形状のマス
クを用いてn型半導体層3の表面に導電膜7を形成す
る。なお、この導電膜7は、シリコン酸化膜絶縁層6で
適宜絶縁されている。(図11参照)
【0034】以下、従来のフォトダイオ−ドアレイの製
造法と同様に表面保護層、パッドボンディング用ホ−ル
等を形成してフォトダイオ−ドアレイを完成する。
造法と同様に表面保護層、パッドボンディング用ホ−ル
等を形成してフォトダイオ−ドアレイを完成する。
【0035】本発明第2実施例の製造プロセスは、第1
実施例のそれと略同様であるので、その異なる部分のみ
を説明する。
実施例のそれと略同様であるので、その異なる部分のみ
を説明する。
【0036】ステップ4A:n型半導体3の表面に梯子状
マスクを用いてシリコン酸化膜絶縁層を所定間隔で形成
する。
マスクを用いてシリコン酸化膜絶縁層を所定間隔で形成
する。
【0037】ステップ5A:p型不純物拡散層4をpn接
合が縦列状に配列されている表面パタ−ンを有するよう
にn型半導体層3内に形成する。
合が縦列状に配列されている表面パタ−ンを有するよう
にn型半導体層3内に形成する。
【0038】ステップ9:pn接合の短絡部をなくすた
め、n型半導体層3の周縁部を所定範囲除去する。
め、n型半導体層3の周縁部を所定範囲除去する。
【0039】ステップ10:前記周縁部除去により露出さ
れたpn接合から電流がリ−クするのを防止するため、
n型半導体層3の周縁部にシリコン酸化膜8を成膜す
る。
れたpn接合から電流がリ−クするのを防止するため、
n型半導体層3の周縁部にシリコン酸化膜8を成膜す
る。
【0040】以上の実施例においては、n型半導体基板
(層)にp型不純物拡散層を形成して、フォトダイオー
ドアレイを構成したが、用いる半導体基板はn型基板に
限定されるものではなく、p型半導体基板も好適に用い
ることができる。この場合当然のことながら、半導体基
板内に拡散する不純物としてはn型のものを用いる必要
がある。
(層)にp型不純物拡散層を形成して、フォトダイオー
ドアレイを構成したが、用いる半導体基板はn型基板に
限定されるものではなく、p型半導体基板も好適に用い
ることができる。この場合当然のことながら、半導体基
板内に拡散する不純物としてはn型のものを用いる必要
がある。
【0041】
【発明の効果】以上、説明したように本発明のフォトダ
イオ−ドアレイはその長手方向断面形状が簡単であるた
め、容易に製造することができる。したがって、製品の
歩留りが向上するとともに製品のコスト低減を図ること
ができる。
イオ−ドアレイはその長手方向断面形状が簡単であるた
め、容易に製造することができる。したがって、製品の
歩留りが向上するとともに製品のコスト低減を図ること
ができる。
【0042】また、本発明のフォトダイオ−ドアレイの
製造法によれば、簡単な工程により本発明のフォトダイ
オ−ドアレイを製造でき、製品のコスト低減を図ること
ができる。
製造法によれば、簡単な工程により本発明のフォトダイ
オ−ドアレイを製造でき、製品のコスト低減を図ること
ができる。
【図1】本発明の第1実施例の長手方向断面図である。
【図2】本発明の第1実施例の表面パタ−ンの説明図で
ある。
ある。
【図3】本発明の第2実施例の長手方向断面図である。
【図4】本発明の第2実施例の表面パタ−ンの説明図で
ある。
ある。
【図5】本発明の第1実施例の製造プロセスの説明図の
一部である。
一部である。
【図6】本発明の第1実施例の製造プロセスの説明図の
一部である。
一部である。
【図7】本発明の第1実施例の製造プロセスの説明図の
一部である。
一部である。
【図8】本発明の第1実施例の製造プロセスの説明図の
一部である。
一部である。
【図9】本発明の第1実施例の製造プロセスの説明図の
一部である。
一部である。
【図10】本発明の第1実施例の製造プロセスの説明図の
一部である。
一部である。
【図11】本発明の第1実施例の製造プロセスの説明図の
一部である。
一部である。
【図12】本発明の第1実施例の製造プロセスのフロ−チ
ャ−トである。
ャ−トである。
【図13】従来のフォトダイオ−ドアレイの長手方向断面
図である。
図である。
1 半導体基板 2 酸化物絶縁膜 3 n型半導体層 4 p型不純物拡散層 5 高濃度のn型不純物拡散層 6 シリコン酸化膜絶縁層 7 薄膜電極層 8 シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 31/10 - 31/119 H01L 27/14 - 27/148
Claims (10)
- 【請求項1】 基板と、該基板上に積層された絶縁膜
と、該絶縁膜上に配設された第1不純物拡散層と、該第
1不純物拡散層に縦列状に複数のpn接合を形成すべく
前記第1不純物拡散層内に形成された前記第1不純物拡
散層と反対の極性を有する第2不純物拡散層と、前記両
不純物拡散層により構成されたpn接合の前記絶縁膜と
は反対側の表面層に形成された第1不純物拡散層と同一
の極性を有する高濃度不純物拡散層と、一端が該高濃度
の不純物拡散層の第1不純物拡散層側部分に配設されか
つ他端が前記高濃度不純物拡散層とは異なる極性を有す
る不純物拡散層にまで延伸されている酸化物薄膜層と、
前記酸化物薄膜層間に配設された薄膜電極層とからなる
長手方向断面形状を少なくとも有し、 前記高濃度度不純物拡散層はpn接合部をまたぐととも
に、その端部が該pn接合に隣接するpn接合の不純物
拡散層と接触しないように形成されてなる ことを特徴と
するフォトダイオードアレイ。 - 【請求項2】 前記第1不純物拡散層がn型不純物拡散
層であり、前記第2不純物拡散層がp型不純物拡散層で
あることを特徴とする請求項1記載のフォトダイオード
アレイ。 - 【請求項3】 前記第1不純物拡散層がp型不純物拡散
層であり、前記第2不純物拡散層がn型不純物拡散層で
あることを特徴とする請求項1記載のフォトダイオード
アレイ。 - 【請求項4】 請求項1記載の断面形状を有するフォト
ダイオードアレイであって、 前記第1不純物拡散層と前記第2不純物拡散層とが略同
心状に配設されてなる第1群と第2群とからなる表面パ
ターンを有してなることを特徴とするフォトダイオード
アレイ。 - 【請求項5】 請求項1記載の断面形状を有するフォト
ダイオードアレイであって、 前記第1不純物拡散層と前記第2不純物拡散層とが交互
に配設されてなる表面パターンを有してなることを特徴
とするフォトダイオードアレイ。 - 【請求項6】 半導体基板の表面に酸化物薄膜層を形
成する工程と、 前記酸化物薄膜層が作製された半導体基板と第1不純
物拡散型半導体基板とを接合する工程と、 前記接合された第1不純物型半導体基板の表面を研磨
する工程と、 前記表面が研磨された第1不純物型半導体基板に、そ
の長手方向断面においてpn接合が縦列状に形成される
ように第2不純物拡散層を形成する工程と、 前記pn接合の表層部のpn接合部をまたぐととも
に、該pn接合に隣接する不純物拡散層に端部が接触し
ないように第1不純物拡散型基板からなる第1不純物拡
散層と同一の極性を有する不純物拡散層を高濃度に形成
する工程と、 前記pn接合の表面の所定範囲に酸化物薄膜層を形成
する工程と、 前記pn接合の表面の所定範囲に形成された酸化物薄
膜層間を接続する薄膜電極層を形成する工程とを少なく
とも含んでなることを特徴とするフォトダイオードアレ
イの製造法。 - 【請求項7】 前記第1不純物拡散型基板がn型基板で
あり、かつ前記第2不純物拡散層がp型不純物拡散層で
あることを特徴とする請求項6記載のフォトダイオード
アレイの製造法。 - 【請求項8】 前記第1不純物拡散型基板がp型基板で
あり、かつ前記第2不純物拡散層がn型不純物拡散層で
あることを特徴とする請求項6記載のフォトダイオード
アレイの製造法。 - 【請求項9】 前記第1不純物拡散層と第2不純物拡散
層が略同心状に形成されてなる表面パタ−ンを有するよ
うにパタ−ニングする工程が付加されてなることを特徴
とする請求項6記載の製造法。 - 【請求項10】 前記第1不純物拡散層と第2不純物拡
散層とが交互に配設されてなる表面パタ−ンを有するよ
うパタ−ニングする工程が付加されてなることを特徴と
する請求項6記載の製造法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03355876A JP3029497B2 (ja) | 1991-12-20 | 1991-12-20 | フォトダイオードアレイおよびその製造法 |
US07/992,115 US5367188A (en) | 1991-12-20 | 1992-12-17 | Photodiode array device and method for producing same |
US08/263,079 US5436171A (en) | 1991-12-20 | 1994-06-21 | Photodiode array device and method for producing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03355876A JP3029497B2 (ja) | 1991-12-20 | 1991-12-20 | フォトダイオードアレイおよびその製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05175537A JPH05175537A (ja) | 1993-07-13 |
JP3029497B2 true JP3029497B2 (ja) | 2000-04-04 |
Family
ID=18446183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03355876A Expired - Fee Related JP3029497B2 (ja) | 1991-12-20 | 1991-12-20 | フォトダイオードアレイおよびその製造法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5367188A (ja) |
JP (1) | JP3029497B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5633526A (en) * | 1992-11-01 | 1997-05-27 | Rohm Co., Ltd. | Photodiode array and method for manufacturing the same |
JP2859789B2 (ja) * | 1992-11-13 | 1999-02-24 | ローム株式会社 | フォトダイオードアレイおよびその製法 |
US5831322A (en) * | 1997-06-25 | 1998-11-03 | Advanced Photonix, Inc. | Active large area avalanche photodiode array |
US5757057A (en) * | 1997-06-25 | 1998-05-26 | Advanced Photonix, Inc. | Large area avalanche photodiode array |
US6198148B1 (en) * | 1998-12-08 | 2001-03-06 | United Microelectronics Corp. | Photodiode |
IT1317199B1 (it) * | 2000-04-10 | 2003-05-27 | Milano Politecnico | Dispositivo fotorivelatore ultrasensibile con diaframma micrometricointegrato per microscopi confocali |
JP3909419B2 (ja) * | 2002-02-27 | 2007-04-25 | セルテック コー.,エルティーディー | フォトダイオードを用いた遺伝物質及びたんぱく質物質の自動分析装置 |
WO2008133016A1 (ja) * | 2007-04-13 | 2008-11-06 | Sharp Kabushiki Kaisha | 光センサ及び表示装置 |
ITTO20080045A1 (it) | 2008-01-18 | 2009-07-19 | St Microelectronics Srl | Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione |
ITTO20080046A1 (it) | 2008-01-18 | 2009-07-19 | St Microelectronics Srl | Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione |
US8410568B2 (en) * | 2008-08-29 | 2013-04-02 | Tau-Metrix, Inc. | Integrated photodiode for semiconductor substrates |
IT1392366B1 (it) * | 2008-12-17 | 2012-02-28 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione |
US20100163759A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics S.R.L. | Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process |
IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
IT1393781B1 (it) * | 2009-04-23 | 2012-05-08 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione |
JP2011003588A (ja) * | 2009-06-16 | 2011-01-06 | Hamamatsu Photonics Kk | 赤外線検出素子及びその製造方法 |
IT1399690B1 (it) | 2010-03-30 | 2013-04-26 | St Microelectronics Srl | Fotodiodo a valanga operante in modalita' geiger ad elevato rapporto segnale rumore e relativo procedimento di fabbricazione |
JP2016167563A (ja) * | 2015-03-10 | 2016-09-15 | 株式会社東芝 | 半導体装置、および撮像装置 |
US9613916B2 (en) | 2015-03-12 | 2017-04-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection ring for image sensors |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3690953A (en) * | 1970-09-10 | 1972-09-12 | Us Air Force | Vertical junction hardened solar cell |
JPS5035793B1 (ja) * | 1970-09-11 | 1975-11-19 | ||
JPS4917189A (ja) * | 1972-06-02 | 1974-02-15 | ||
FR2281650A1 (fr) * | 1974-08-06 | 1976-03-05 | Telecommunications Sa | Procede de fabrication d'une photodiode sensible aux rayonnements infrarouges et photodiode obtenue par ce procede |
US3994012A (en) * | 1975-05-07 | 1976-11-23 | The Regents Of The University Of Minnesota | Photovoltaic semi-conductor devices |
US4312114A (en) * | 1977-02-24 | 1982-01-26 | The United States Of America As Represented By The Secretary Of The Navy | Method of preparing a thin-film, single-crystal photovoltaic detector |
US4826777A (en) * | 1987-04-17 | 1989-05-02 | The Standard Oil Company | Making a photoresponsive array |
JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
-
1991
- 1991-12-20 JP JP03355876A patent/JP3029497B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-17 US US07/992,115 patent/US5367188A/en not_active Expired - Lifetime
-
1994
- 1994-06-21 US US08/263,079 patent/US5436171A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5436171A (en) | 1995-07-25 |
JPH05175537A (ja) | 1993-07-13 |
US5367188A (en) | 1994-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3029497B2 (ja) | フォトダイオードアレイおよびその製造法 | |
US4051506A (en) | Complementary semiconductor device | |
JP2743057B2 (ja) | 半導体装置 | |
US5633526A (en) | Photodiode array and method for manufacturing the same | |
JP2859789B2 (ja) | フォトダイオードアレイおよびその製法 | |
US4524376A (en) | Corrugated semiconductor device | |
JP2001085731A (ja) | 光電圧生成器 | |
JPS5914897B2 (ja) | 半導体装置 | |
JP3182663B2 (ja) | フォトダイオードアレイおよびその製造法 | |
JPH06177390A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
JPS584815B2 (ja) | 半導体装置の製造方法 | |
JPS6141156B2 (ja) | ||
JPH0560667B2 (ja) | ||
JPH07130898A (ja) | 半導体装置およびその製造方法 | |
JPS6244430B2 (ja) | ||
JP2613939B2 (ja) | 半導体装置 | |
JPH079385Y2 (ja) | 半導体集積回路装置 | |
JPS61129867A (ja) | 半導体装置 | |
JPS59217368A (ja) | 集積回路とその製造方法 | |
JP2003092415A (ja) | Soi構造ダイオード | |
JPS61172347A (ja) | 半導体集積回路装置の製造方法 | |
JPH04323832A (ja) | 半導体装置およびその製造方法 | |
JPS6243348B2 (ja) | ||
JPS61268036A (ja) | 半導体装置 | |
JPS63156373A (ja) | フオトダイオ−ドアレイの製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |
|
LAPS | Cancellation because of no payment of annual fees |