JPH04208072A

JPH04208072A - 全波整流回路の半導体構造

Info

Publication number: JPH04208072A
Application number: JP33903390A
Authority: JP
Inventors: Hirobumi Endo; 遠藤　博文
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1992-07-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、四つの整流素子を互いにブリノン接続してな
る全波整流回路の半導体構造に関する。

〈従来技術〉従来の全波整流回路は、第３図に示すように、四つのダ
イオードＤ１〜Ｄ４を互いにブリッジ接続した構成であ
り、入力端子Ａ−Ｂ間に交流電圧を印加すると、出力端
子ＶＣＣ−ＧＮＤ間に直流電圧を発生するものである。

この全波整流回路の半導体構造は、図示しないが、四つ
のダイオード素子を互いに絶縁分離された四つの領域に
一つずつ形成している。

〈発明が解決しようとする課題〉ところで、上記従来の全波整流回路の半導体構造では、
絶縁分離する領域を四つとしているために、半導体基板
上における占有面積が大きくなっている。特に、回路中
に数ｍＡ〜数十ｍＡといった電流を流すようなものの場
合、各素子に十分な電流耐量を確保させる必要があって
回路構造の総面積が一段と大きくなる。

本発明は、このような事情に鑑みて創案されたもので、
半導体構造における占有面積を小さくして、集積度を高
めることを目的としている。

く課題を解決するための手段〉本発明は、このような目的を達成するために、次の構成
をとる。

本発明の全波整流回路の半導体構造は、半導体基板上に
二つの領域に絶縁分離されて積層された該半導体基板と
反対導電型のエピタキシャル層領域と、第１のエピタキ
シャル層領域内に形成された第１及び第３整流素子と、
第２のエピタキシャル層領域内に形成された第２及び第
４整流素子とを有し、かつ、前記第１整流素子及び第２
整流素子は第１、第２のエピタキシャル層領域内に各々
拡散形成されており、前記第３整流素子及び第４整流素
子は第１、第２のエピタキシャル層領域と半導体基板と
の接合によって形成されており、前記第１〜第４の整流
素子が互いにブリノン接続されていることに特徴を有す
る。

く作用〉二つの絶縁分離したエピタキシャル層領域に各々二つず
つの整流素子を設けているとともに、各エピタキシャル
層領域において拡散形成する整流素子は各々一つずつで
あって、各エピタキシャル層領域の一つの整流素子につ
いてはエピタキシャル層領域と半導体基板とのＰＮ接合
によって形成されるから、絶縁分離するエピタキシャル
層領域の占有面積を従来とほぼ同等の大きさにできる。

したがって、回路全体の占有面積としては従来の約１／
２にと減少できるようになる。

〈実施例〉以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図及び第２図に本発明の一実施例を示している。第
１図は全波整流回路の半導体構造を示す断面図、第２図
はその回路図である。

第１図において、１はＰ型の半導体基板、２．３は半導
体基板ｌ上に積層形成されかつＰ型の絶縁分離層４によ
って互いに絶縁分離されたＮ型の第１、第２のエビタキ
ンヤルＮ領域、５．６は第１、第２エビタキンヤル層領
域２．３にそれぞれ拡散形成されたＰ゛型の第１拡散層
、７．８は第１拡散層５．６の内部に拡散されたＮ４型
の第２拡散層、９．１０は第１、第２エピタキシャル層
領域２．３において第１拡散層５．６と並んで拡散形成
されたＮ゛型の第３拡散層である。

そして、第１拡散層５．６と第２拡散層７．８とがＰＮ
接合されていて、そこが第１、第２ダイオードＤ＋、Ｄ
ｚとなっており、第１、第２エピタキシャル層領域２．
３と半導体基板１とがそれぞれＰＮ接合されていて、そ
こが第３、第４ダイオードＤ３、Ｄ４となっている。こ
のように、第１エピタキシャル層領域２、と第２エピタ
キシャル層領域３とに、各々二つのダイオードが形成さ
れている。

なお、第１拡散層５．６と第３拡散層９．１０とは表面
上に被着形成される外部電極１１．１２によって短絡さ
れており、それによって第１、第２エピタキシャル層領
域２．３と、第１拡散層５．６と、第２拡散層７．８と
の三者でトランジスタ構造にならないようにしている。

そして、上記四つのダイオードＤ１〜Ｄ４は次のように
して互いにブリッジ接続されている。

まず、第１エピタキシャル層領域２の第１ダイオードＤ
１と第３ダイオードＤ、とが外部電極１１によって、ま
た、第２エピタキシャル層領域３の第２ダイオードＤ２
と第４ダイオードＤ４とが外部電極１２によってそれぞ
れ接続され、第１ダイオードＤＩと第２ダイオードＤ２
も外部電極１３．１４及び図示しない配線膜によって接
続されている。なお、第３ダイオードＤ３と第４ダイオ
ードＤ４とは共通の半導体基板１を一方導電体としてい
るために、内部的に接続されている。

以上説明したように、二つの絶縁分離したエピタキシャ
ル層領域２．３に各々二つずつ整流素子を形成している
が、各エピタキシャル層領域２．３に拡散によって形成
する整流素子を各々一つずつとしているので、エビタキ
ンヤル層名頁域２．３の面積は小さくて済む。

このようなダイオード四つによって構成する全波整流回
路の動作としては、−船釣なものと基本的に同しである
ので、その説明を割愛する。

〈発明の効果〉以上のことから、本発明によれば、回路全体の占有面積
を従来に比べて約１／２にと減少できるようになり、高
集積化に有利となる。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例に係り、第１図は
全波整流回路用半導体装置の断面図、第２図はその回路
図である。第３０は従来例に係る全波整流回路を示す回路図である
。Ｄ、〜Ｄ４・・・ダイオード、】・・・半導体基板、２
・・・第１エピタキシャル層領域、３・・・第２エピタ
キシャル層領域、４・・・絶縁分離層、５．６・・・第
１拡散層、７．８・・・第２拡散層、９．１０・・・第
３拡散層。第１図ＮＤ第２図

Claims

【特許請求の範囲】

（１）半導体基板（１）上に二つの領域に絶縁分離され
て積層された該半導体基板（１）と反対導電型のエピタ
キシャル層領域（２、３）と、第１のエピタキシャル層
領域（２）内に形成された第１及び第３整流素子（Ｄ＿
１、Ｄ＿３）と、第２のエピタキシャル層領域（３）内
に形成された第２及び第４整流素子（Ｄ＿２、Ｄ＿４）
とを有し、かつ、前記第１整流素子（Ｄ＿１）及び第２整流素子（
Ｄ＿２）は第１、第２のエピタキシャル層領域（２、３
）内に各々拡散形成されており、前記第３整流素子（Ｄ
＿３）及び第４整流素子（Ｄ＿４）は第１、第２のエピ
タキシャル層領域（２、３）と半導体基板（１）との接
合によって形成されており、前記第１〜第４の整流素子（Ｄ＿１〜Ｄ＿４）が互いに
ブリッジ接続されていることを特徴とする全波整流回路
の半導体構造。