JPS63229855A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はパワー用の出力トランジスタを内蔵した半導体
集積回路（ＩＣ）に関し、特に出力端子に誤って高電位
が印加されても前記出力トランジスタが破壊することの
無い半導体集積回路に関する。

（ロ）従来の技術 従来よりオーディオ・アンプ等の出力方式には０ＣＬ（
アウトプット・コンデンサーレス）回路やＯＣＬ回路の
ＢＴＬ接続等が用いられ、これらの出力段を構成するに
は２個の出力トランジスタを組み合わせた５ＥＰＰ（シ
ングル・エンプツト・プツシスプル）回路が多用されて
いる。

第４図は斯る５ＥＰＰ回路を示す回路図で、（１）（２
）は５ＥＰＰ回路を構成するＮＰＮ型の出力トランジス
タ、（３）は出力トランジスタ（１）（２）の入力端子
、（４）は出力端子、（５）はｘｍｉ位ｖｃｃ端子、（
６）は接地電位ＧＮＤ端子である。そしてＳＥＰＰ回路
をＩＣ化する際、出力トランジスタ（１）（２）には大
電流容量が要求きれるので、エミッタ・サイズを増大し
た単位トランジスタを多数個形成し、この単位トランジ
スタを複数個並列接続することによって所望の出力を有
する出力トランジスタ（１）（２）を形成していた。尚
、このような半導体集積回路としては、例えば特開昭６
１−２４０６６８号公報に記載されているものがある。

ところで、このようなＩＣをセットに組み込む際、出力
端子（４）に例えば電源電位の如き高電位が誤って印加
される場合がある。その場合、ＶＣＣ端子（５）がフロ
ーティング状態にあると前記高電位が印加された瞬間に
出力端子（４）から図示点線の如き経路で外付けされた
電源コンデンサ（７）へと電流ｉ（ラッシュカレント）
が流れるが、この電流は出力端子（４）と負荷との間に
カップリングコンデンサが存在しないＯＣＬ回路では何
ら制限を受けずに直接出力トランジスタ（１）のエミッ
タへ流入する。すると第５図の等価回路図から明らかな
様に、出力トランジスタ（１）のコレクタ・ベース接合
が形成する接合ダイオード（８）が前記ラッシュカレン
トに対して順方向に接読されるのに対し、出力トランジ
スタ（１）のエミッタ・ベース接合が形成する接合ダイ
オード（９）は前記ラッシュカレントに対して逆方向に
等測的にツェナーダイオードとして接続され、その耐圧
が数ｖしかない為、前記ラッシュカレントによって出力
トランジスタ（１）のエミッタ・ベース接合が簡単に破
壊されてしまう。

このような事故を防止する為、従来は前記ラッシュカレ
ントｉが流れる経路に制限抵抗を設ける手法、電源コン
デンサ（７）を省く又はその値を小にする手法、出力ト
ランジスタ（１〉のコレクタ・エミッタ間に保護用のダ
イオードを並列に外付けする手法があった。

（ハ）発明が解決しようとする問題点 しかしながら、前記制限抵抗を介在させる手法ではその
電位降下の為に通常動作時におけるパワー損失が大であ
る欠点を有し、次の電源コンデンサ（７）による手法で
はｖｃｃ端子（５）の電位が不安定になり、通常状態で
の回路動作上好才しくない欠点を有し、さらにディスク
リートの保護ダイオードを外付けする手法ではコスト高
になる欠点があった。前記保護ダイオードをチップ内に
組み込む手法も考えられるが、単に内蔵しただけでは必
然的にチップサイズが増大する欠点があった。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、ベース領域（１
６）とエミッタ領域（１７）とが帯状に形成されたＯＣ
Ｌ回路を構成する出力トランジスタ（１）を形成した半
導体集積回路において、前記ベース領域（１６）に複数
個の凹部（翻）を設け、該凹部の島領域（す）表面にＰ
型のアノード領域（２６）を形成し、アノード領域（２
６）と島領域（廷）とのＰＮ接合が保護ダイオードとし
て働くように複数個のアノード領域（２６）とエミッタ
領域（１７）とを電気的に接続し、前記凹部（翻）と凹
部（翻）に挾まれたベース領域（ハ）表面にもベース電
極（２１）をオーミックコンタクトさせたことを特徴と
する。

（ホ）作用 本発明によれば、出力トランジスタ（１）のベース領域
（１６）のベース電Ｍ（２１）が配置されるべき領域を
一部削除することによって凹部（２５）を形成し、該凹
部（μｓ）の島領域（廷）表面に保護ダイオード（３０
）を形成するＰ型のアノード領域（２６）を設けたので
、チップサイズを増大することなく且つ単位トランジス
タ（襲）の電流容量を減じることなく保護ダイオードを
組み込むことが可能になる。

（へ）実施例 以下、本発明による半導体集積回路の一実施例を図面を
参照しながら詳細に説明する。

第１図及び第２図は各々本発明を説明する為の平面図及
びＡＡ線断面図を示し、（１１）はＰ型シリコン半導体
基板、り坪）は基板（１１）全面に積層して形成したＮ
型のエピタキシヤル層、（１３）は基板（１１）表面に
埋込んで形成したＮゝ型の埋込層、（１４）は出力トラ
ンジスタ（１）を形成する領域を電気的に区画する為の
エピタキシヤル層（坪）を貫通したＰ９型の分離領域、
（長）は分離領域（１４）によって島状に形成された島
領域、（１６）は島領域（１５）の表面に帯状に形成し
たＰ型のベース領域、（１７）はベース領域（１６）の
表面に帯状に形成したＮ＋型のエミッタ領域、（１８）
はベース領域（１６）を取り囲むようにエピタキシャル
層（１２）表面から埋込［（１３）まで達するＮ１型の
コレクタ低抵抗領域、（１９）は島領域（長）表面を被
覆する酸化膜、（２０）は酸化膜（１９）を開孔したフ
ンタクトホールを介してエミッタ領域（１７）と帯状に
オーミックコンタクトするエミッタ電極、（２１）はエ
ミッタ領域（１７）の両側に露出したベース領域り１６
）の表面にオーミックコンタクトするベース電極、（２
２）は同じくコンタクトホールを介してコレクタ低抵抗
領域（１８）とオーミックコンタクトするコレクタ電極
である。コレクタ低抵抗領域（１８）はベース領域（１
６）、エミッタ領域（１７）及び島領域（長）の一部で
構成する単位トランジスタ（競）を各々囲むように形成
し、各電極（２０）（２１）（２２）によって複数個の
単位トランジスタ（襲）を並列接続することにより、１
つの島領域（１塁）に所定の電流容量を有する出力トラ
ンジスタ（１）が形成される。

而して、エミッタ領域（１７）の両側のベース領域（１
６）には、エミッタ領域（１７〉側面からベース領域（
１６）側面までのベース領域（１６）として露出した領
域の幅カ、ベース１！極（２１）とのオーミックコンタ
クトをとる為に幅広に形成した幅広部（聾）とその幅が
前記幅広部（２Ａ）より狭い凹部（翻）とを有し、凹部
（翻）は所望の数だけ互いに離間して複数個設けられる
。前記幅広部（都）におけるエミッタ領域＜１７）側面
からベース領域（１６）側面までの距離はフンタクトホ
ールの大きさ及びマスク合せの余裕を考慮した幅に設定
され、凹部（μｓ）におけるその距離はベース電極（２
１）がオーミックコンタクトしないので、マスク合せの
余裕及び耐圧を考慮して設定される。凹部（翻）と凹部
（翻）との距離は、双方の間に挾まれた幅広部（ハ）に
もベース電極（２１）のコンタクトホールが開孔できる
ような値に設定する。

そして更に、凹部（翻）の島領域（廷）表面には側部が
ベース領域（１６）より突出しないような独立したＰ型
のアノード領域（２６）を各々形成し、これらの表面に
各々オーミックコンタクトするアノード電極（２７）を
設けると同時に２層目の電極配置（２８）によって層間
絶縁膜（２９）を開孔したスルーホールを介して１層目
のエミッタ電極（２０）と接続きれている。尚、アノー
ド領域り２６）は例えばベース領域（１６〉の拡散工程
で同時に形成することが可能であり、その場合はマスク
合せの余裕をとらずに済むので、パターンサイズの点で
最も有利である。

ベース電Ｎ（２１）はまた、ベース領域（１６）の幅広
部（聾）に帯状にオーミックコンタクトすると共に、ア
ノード領域（２６）を迂回するようにしてベース領域（
１６）上を延在し、凹部＜翻）と凹部（翻）とに挾まれ
た幅広部（聾）にも再度オーミックコンタクトする。エ
ミッタ電極（２０）はエミッタ領域（１７）の形状に従
って帯状にエミッタ領域（１７）とオーミックコンタク
トし、酸化膜（１９）上を延在して出力端子（４）へと
接続される。コレクタ電極（２２）はコレクタ低抵抗領
域（１８）とオーミックコンタクトする。このように形
成した本発明の半導体集積回路によれば、第３図の等価
回路図に示す如く、アノード領域（２６）と島領域（長
）とのＰＮ接合が保護ダイオード（３０）として５ＥＰ
Ｐ回路を構成する出力トランジスタフ１）のエミッタ・
コレクタ間に並列に接続され、出力端子（４）に高電位
が印加された際のラッシュカレントｉが保護ダイオード
（３０）をバイパスして電源コンデンサ（７）へと流れ
るので、中位トランジスタ（１）を形成するＰＮ接合、
特にエミッタ・ベース接合を前記ラッシュカレントｉか
ら保護することができる。

しかも、このような保護ダイオードク３０）を内蔵する
に際し、従来はベース電極（２１）を延在させていたス
ペースに保護ダイオード（３０）を形成するアノード領
域（２６）を配置したので、従来に比ベチップサイズを
増大すること無く組み込むことが可能である。ベース領
域（１６）の中ではエミッタ領域（１７）直下のベース
領域（１６）がトランジスタ動作をさせる為に特に必要
不可欠な領域であり、エミッタ領域（１７）側部のベー
ス領域（１６）は単にベース電極り２１）を配置する為
の領域であるから、ベース領域（１６）に凹部（μｓ）
を設けても単位トランジスタ（２３）の１！流容量は何
ら減少しない。

さらに、ベース電Ｍ（２１）が延在すべきスペースでは
単体で大きな接合面積を有するアノード領域（２６）を
得るのが困難であり、無理に形成すると前記エミッタ領
域（１７）直下のベース領域（１６）へのベースバイア
スが不均衡になるので、単体では比較的小さな接合面積
を有するアノード領域（２６）を複数個形成し、これら
を２層目の電極配線（２８）で並列接続することにより
、前記ラッシュカレントに対して十分な電流容量を有す
る保護ダイオード（３０）を得る。また、凹部（２５＞
をできるだけ小さい面積で形成し且つ凹部（翻）と凹部
（２５）との間にも幅広部（都）を形成し、双方に挾ま
れたベース領域（１６）にもベース’Ｋｔｉｉ（２１）
をオーミックコンタクトさせることにより、凹部（２５
）付近の前記エミッタ領域（１７）直下のベース領域（
１６）にも均一なベースバイアスを与え、ベース領域（
１６）全体に均一で且つ確実なベースバイアスが印加さ
れるようにしである。そうすることにより、出力トラン
ジスタフ１）の正常動作に何ら影響を与えずに且つチッ
プサイズを増大すること無く保護ダイオード（３０）を
組み込むことができる。

さらにまた、出力トランジスタ（１）として優れた特性
を得るにけエピタキシヤル層（婬）の不純物濃度をＩＱ
”ｃｍ−”程、ベース領域（１６）の不純物濃度１０１
８ｃ′ｍ−３程に設定するのが一般的であるから、アノ
ード領域（２６）をベース拡散工程で形成すれば、保護
ダイオード（３０）の逆方向耐圧は７０〜８０ｖとなり
、通常動作時においても何ら問題の無い保護ダイオード
（３０）が実現できる。

（ト）発明の詳細 な説明した如く、本発明によれば、出力端子（４）にＸ
源電位の如き高電位が印加されても出力トラ、ンジスタ
ク１）のエミッタ・ベース接合が破壊することの無い半
導体集積回路を提供できる利点を有する。また、保護ダ
イオード（３０）を形成するに際し、ベース電極（２１
）を延在する為の領域を利用して形成したので、出力ト
ランジスタの電流容量を減じること無く且つチップサイ
ズを犬にすること無く所定の逆方向耐圧を有する保護ダ
イオード（３０）を組み込める利点をも有する。さらに
、アノード領域（２６）を複数個に分割し、ベースバイ
アスが均一に印加されるようにベース電極（２１）をオ
ーミックコンタクトさせたので、所定の電流容量を有す
る保護ダイオード（３０）を達成できると同時に、コレ
クタ電流が部分的に集中することの無い出力トランジス
タ（１）を形成できる利点をも有する。

【図面の簡単な説明】

第１図、第２図及び第３図は各々本発明を説明するため
の平面図、ＡＡ線断面図及び回路図、第４図及び第５図
は各々従来例を説明するための回路図及び等価回路図で
ある。 （１１）はＰ型半導体基板、　（１６）はベース領域、
（１７）はエミッタ領域、　　（２０）はエミッタ電極
、（２１）ハヘース′ｒｆＬ極、　（２４）ｔベース領
域＜１６）（７）幅広部、　（翻〉はベース領域（１６
）の凹部、　（２６）はアノード領域、　（３０）は保
護ダイオードである。

Claims (1)

【特許請求の範囲】
1. （１）コレクタとなる島領域の表面に形成した一導電型
   のベース領域と、このベース領域の表面に形成した逆導
   電型のエミッタ領域と、前記ベース領域表面にオーミッ
   クコンタクトするベース電極と、前記エミッタ領域にオ
   ーミックコンタクトし且つ直接出力端子に接続されるエ
   ミッタ電極とを具備する半導体集積回路において、前記
   ベース電極がオーミックコンタクトすべき領域に前記エ
   ミッタ領域側面から前記ベース領域側面までの幅が他の
   領域よりも狭い凹部を複数個設け、該凹部の前記島領域
   表面に独立した一導電型のアノード領域を各々形成し、
   前記複数個のアノード領域と前記エミッタ電極とを電気
   的に接続すると同時に、前記ベース領域は前記凹部を迂
   回するように延在し、前記凹部と前記凹部とに挾まれた
   前記ベース領域表面にも再びオーミックコンタクトする
   ことを特徴とする半導体集積回路。