JP3135277B2

JP3135277B2 - 過電圧保護装置

Info

Publication number: JP3135277B2
Application number: JP03115780A
Authority: JP
Inventors: 晃一松永; 茂矢野
Original assignee: 松下電子工業株式会社
Priority date: 1991-05-21
Filing date: 1991-05-21
Publication date: 2001-02-13
Anticipated expiration: 2016-02-13
Also published as: JPH04343464A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は過電圧保護装置、たとえ
ば半導体集積回路装置（以下単にＩＣという）において
信号端子に接続された電子回路の静電破壊を防止する過
電圧保護装置に関する。

【０００２】

【従来の技術】ＩＣを製造したり、ＩＣを用いた電子装
置を製作したりする際に、静電気がなんらかの原因で人
体や組立装置等にからＩＣの信号端子に印加されること
がある。この静電気の電圧レベルは数百Ｖから数十ｋＶ
にもおよび、それによってＩＣの内部回路が破損する危
険性が高い。このため、従来より、入力信号を制限し、
静電破壊を防止するための手段がＩＣの信号端子に付加
されている（例：特公昭６１−４６９８９号公報）。

【０００３】以下、この従来例について、図８を参照し
て説明する。ＩＣ１の内部には、信号端子２に接続され
た増幅器や論理回路等で構成される内部回路３があり、
内部回路３にはＩＣ１の電源端である電源端子４および
接地端子５が接続されている。そして、信号端子２に電
源電圧以上の電圧が印加されるとダイオ−ド６が入力電
圧をクリップし、内部回路３を静電気による破壊から保
護する。信号端子２に負の電圧が印加されると、信号端
子２にエミッタが接続されたトランジスタ７のベース・
エミッタ間が順方向バイアスされて、トランジスタ７が
導通し、トランジスタ７が入力電圧をクリップして静電
気による破壊から内部回路３を保護する。

【０００４】

【発明が解決しようとする課題】しかしながら、保護用
トランジスタ７は抵抗島の領域内に構成されており、ト
ランジスタ７のコレクタと抵抗島とが電源端子４に共通
接続されることになる。そして、抵抗島を構成するＮ型
エピタキシャル領域とＰ型基板との間に寄生ダイオ−ド
８（ＰＮ接合）が存在する。保護用トランジスタ７が活
性状態であれば、信号端子２に負の電圧が印加されたと
き、トランジスタ７が導通し、トランジスタ７がクリッ
プ動作によって入力電圧を制限しようとする。

【０００５】しかしながら、静電気がＩＣに印加される
環境は、前述したように、ＩＣの製造過程やＩＣを用い
た電子装置の製作過程であることが多い。このような環
境条件下では、通常ＩＣの電源端子に電源電圧が外部か
ら印加されることはない。したがって、電源電圧が印加
されない状態でのクリップ動作を配慮しなければならな
い。しかし、このように電源電圧が印加されない状態で
は、静電気が信号端子２に印加される初期状態におい
て、トランジスタ７のコレクタ・エミッタ間電圧がほぼ
ゼロになり、トランジスタ７が飽和状態となる。そし
て、電流増幅率の低下によりトランジスタ７の内部抵抗
を小さい値に維持できず、入力電圧を制限するトランジ
スタ７の能力が低下する。

【０００６】このため、トランジスタ７のベース・エミ
ッタ間のＰＮ接合ダイオ−ドによってクリップ動作を行
なうことになる。しかし、トランジスタ７の電流増幅作
用がないため、クランプ動作する際に過大なベース電流
が流れる。また、有効なトランジスタ作用を有するエミ
ッタ領域直下のベース領域は、拡散濃度が低く、かつベ
ース幅が狭いために、他のベース領域に比べてシート抵
抗が高くなる。このようなことから、ベース電流を流す
際にトランジスタ７のエミッタ領域とベース・コンタク
ト領域の近傍で電流集中が発生し、その部分がジュ−ル
熱によって破損しやすくなる。

【０００７】本発明の目的は、静電気のような過電圧が
ＩＣ１の信号端子２に印加されても、保護用トランジス
タ７が飽和状態になることを防止し、入力電圧をクリッ
プするトランジスタの能力低下を防止することにある。

【０００８】

【課題を解決するための手段】本発明の過電圧保護装置
は、半導体集積回路内に集積化された内部回路（３）
と、この内部回路に接続された電源端子（４）および接
地端子（５）と、Ｐ型基板上に形成され、かつ前記電源
端子に接続されるＮ型のエピタキシャル層（１２−１）
と、前記エピタキシャル層の主面に形成されたＰ型の第
１拡散領域（２４）と、前記第１拡散領域内に形成され
たＮ型の第２拡散領域（２５）と、半導体基板表面に形
成された絶縁膜（２６）と、前記第２拡散領域内の前記
絶縁膜を開口して設けられた第１および第２の開口部と
を備え、前記第１の開口部を信号端子（２）に接続し、
前記第２の開口部を前記内部回路に接続すると共に、前
記Ｐ型基板にアノードを接続したダイオードのカソード
に前記第１拡散領域を接続するものである。

【０００９】

【００１０】

【００１１】

【作用】このような構成において、保護用トランジスタ
のベースに接続されたダイオ−ド電圧分だけ、保護用ト
ランジスタのコレクタ・エミッタ間電圧に余裕をもたせ
ることができ、トランジスタが飽和状態になることを防
止し、クリップ動作の機能低下を防止できる。そして、
信号端子に印加されるサージ電圧を制限し、サージ電圧
や静電気から内部回路を保護することができる。

【００１２】

【実施例】図１は、本発明の一実施例の過電圧保護装置
であり、図８の従来例における構成要素と対応する要素
には同じ符号を付した。

【００１３】ＩＣ１の内部には、信号端子２に接続され
た増幅器や論理回路等で構成される内部回路３があり、
この内部回路３にはＩＣ１の電源端として電源端子４お
よび接地端子５が接続されている。そして、信号端子２
に電源電圧以上の電圧が印加されると、カソ−ドが電源
端子４に接続され、アノ−ドが信号端子２に接続された
ダイオ−ド６が入力電圧をクリップし、内部回路３を正
の静電気による破壊から保護する。

【００１４】そして、信号端子２に負の電圧が印加され
ると、エミッタが信号端子２に接続されコレクタが電源
端子４に接続されたトランジスタ７のベース・エミッタ
がＰＮ接合ダイオ−ド９を介して順方向バイアスされ、
トランジスタ７が導通して入力電圧をクリップし、負の
静電気による破壊からＩＣ１の内部回路３を保護する。

【００１５】ＩＣ１の内部回路３の構成としてはさまざ
まな構成が考えられるが、外部電圧の印加によって破損
しやすい回路構成は、図１の内部回路３内に破線で示す
結線の場合である。したがって、このような図１の回路
に対する保護手段について検討すれば、他のいかなる回
路についても十分に対応できる。

【００１６】このような構成で信号端子２に負の静電気
が印加されると、トランジスタ７のコレクタ電位は寄生
ダイオ−ド８を介して接地端子５から与えられ、トラン
ジスタ７のベース電位は接地端子５からダイオード９を
介して与えられる。このことから、トランジスタ７のコ
レクタ・エミッタ間電圧がトランジスタ７のベース・エ
ミッタ間電圧とほぼ等しい電圧となり、トランジスタ７
の活性状態が維持できる。すなわち、電源端子４に電圧
を与えなくても、トランジスタ７の活性状態が維持さ
れ、トランジスタ７の直流電流増幅率（以下ｈ_FEとい
う）の低下が避けられることにより、良好なクリップ動
作がなされる。

【００１７】ここで、トランジスタ７の順方向ベース・
エミッタ間電圧をＶ_be、内部回路３のトランジスタの逆
方向のエミッタ・ベース間の電圧をＶ_ebx、内部回路３
のトランジスタの逆方向のエミッタ・コレクタ間の電圧
をＶ_ecx、ダイオ−ド８，９の順方向ダイオ−ド電圧を
Ｖ_dとするとＶ_ecx ＝Ｖ_d Ｖ_ebx ＝Ｖ_be＋Ｖ_d となる。内部回路３のトランジスタのエミッタ・コレク
タ間の逆耐圧は通常約１０（Ｖ）であるが、Ｖｄ≒Ｖ_be
が約０.６（Ｖ）であることから、内部回路３のトラン
ジスタのエミッタ・コレクタ間電圧が約１.２（Ｖ）に
制限され、内部回路３のトランジスタのエミッタ・コレ
クタ間の逆耐圧が保護される。

【００１８】また、エミッタ・ベース間の逆耐圧は約６
（Ｖ）であるが、エミッタ・ベース間電圧が約０.６
（Ｖ）に制限されることにより、内部回路３のエミッタ
・ベース間の逆耐圧が保護される。このように、内部回
路３のトランジスタの耐圧に比べて外部からの印加電圧
を十分に小さく制限することによって、図１の過電圧保
護装置は静電気による破壊から内部回路３を保護する。

【００１９】次に、図２は、図１に示した構成をＩＣに
応用した具体的な一実施例で、図１における構成要素と
対応する要素に同じ符号を付与している。

【００２０】第１導電型の基板１０上に、所定形状の第
２導電型の埋め込み拡散領域１１を形成し、さらにその
上に第２導電型のエピタキシャル層１２を形成する。前
記埋め込み拡散領域１１を囲むように第１導電型の分離
拡散領域１３を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第１導電型の第１拡散領域１４
を形成する。さらに、第１拡散領域１４内に第２導電型
の第２拡散領域１５を形成して、第２拡散領域１５，第
１拡散領域１４，第２導電型のエピタキシャル層の島１
２によって保護用トランジスタ７を構成する。一方、第
１導電型の分離拡散領域１３内に第２導電型の第３拡散
領域１６を設けることによってダイオ−ド９を構成す
る。さらに、前記第３拡散領域１６の電極と前記第１拡
散領域１４の電極とを接続する配線と、第２拡散領域１
５の電極と入力端子２，内部回路３の入力端を接続する
配線を形成する。以上の構成によって本実施例の過電圧
保護装置が構成される。

【００２１】さらに具体的には、低濃度のＰ型基板１０
上に高濃度のＮ型の埋め込み拡散領域１１を所定の形状
で設け、その上に低濃度のＮ型エピタキシャル層１２を
形成し、Ｐ型拡散層，酸化膜または溝によって構成され
る分離領域を前記埋め込み拡散領域１１を囲むように設
けて、複数のエピタキシャル層の島を形成し、その島の
主面に高濃度または低濃度のＰ型拡散領域１４をＮ型埋
め込み層１１に接しないように形成し、Ｐ型拡散領域１
４、高濃度Ｎ型拡散領域１５を設ける。

【００２２】そして、Ｎ型エピタキシャル島１２をコレ
クタとし、Ｐ型拡散領域１４をベースとし、Ｎ型拡散領
域１５をエミッタとする保護トランジスタ７を形成す
る。また、Ｐ型の分離拡散領域１３に高濃度のＮ型拡散
領域１６を設けてＰＮ接合ダイオ−ド９を形成する。高
濃度のＮ型拡散領域１６をＮ型拡散領域１４の電極に接
続し、Ｎ型拡散領域１５の電極を信号端子２と内部回路
３の入力端に接続する。以上の構成によって保護回路を
構成する。なお、ＩＣの基板１０は通常、接地端子５が
接続され、Ｎ型エピタキシャル島１２は電源端子５に接
続されるが、拡散領域の不純物の種類が異なれば逆の場
合もあることは言うまでもない。

【００２３】埋め込み拡散領域１１は、保護用トランジ
スタ７のコレクタ抵抗を小さくし、コレクタ領域のオ−
ミック抵抗による電圧降下を小さくし、保護用トランジ
スタ７の電流能力の増大を図る役割を有している。

【００２４】コレクタウォ−ル領域１７は、島領域に形
成された隣接した素子との間に寄生素子が発生する現象
を防止し、保護用トランジスタ７のコレクタ抵抗をさら
に小さくする効果を有している。コレクタウォ−ル領域
１７の表面の付近に形成した第２導電型の第４拡散領域
１８は電源端子４の金属配線とのオ−ミックコンタクト
抵抗を小さくするための拡散領域である。

【００２５】第１導電型の分離拡散領域１３内に第２導
電型の第３拡散領域１６を設けることによってダイオ−
ド９が形成される。寄生ダイオ−ド８は、第１導電型の
基板１０および分離拡散領域１３とエピタキシャル島１
２との間に形成される。

【００２６】エピタキシャル島１２は抵抗島と共有化す
ると、分離拡散領域１３および分離拡散領域１３と隣接
する拡散層とのマージンが不要となり、ＩＣの集積度を
高めることができる。

【００２７】なお、正の保護用ダイオ−ド６は、第２導
電型のエピタキシャル層１２内の主面に第１導電型の拡
散領域を設けることによって構成されることは、従来よ
りなされていることである。

【００２８】次に、図３に本発明の第２の実施例の過電
圧保護装置の構成を示す。図３において、図２に示した
装置の構成要素と対応する部分には同じ符号を付した。

【００２９】第１導電型の基板１０上に、所定形状の第
２導電型の埋め込み拡散領域１１を形成し、さらにその
上に第２導電型のエピタキシャル層１２を形成する。前
記埋め込み拡散領域１１を囲むように第１導電型の分離
拡散領域１３を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第１導電型の第１拡散領域１４
を形成し、第１拡散領域１４内に第２導電型の第２拡散
領域１５を形成する。その結果、第２拡散領域１５，第
１拡散領域１４，第２導電型のエピタキシャル層の島１
２によって保護用トランジスタ７が構成される。一方、
第１導電型の分離拡散領域１３内に第２導電型の第３拡
散領域１９を設けることによって構成されるダイオ−ド
９と、第２導電型のエピタキシャル層の島１２内に第１
導電型の第５の拡散領域２０を設け、この第５の拡散領
域２０内に第２導電型の第６拡散領域２１を設けること
によって構成されるダイオ−ドによってダイオードの縦
続接続体を構成する。そして、このダイオードの縦続接
続体を第２の電源端と前記第１拡散領域１４の電極との
間に接続する。さらに、第２拡散領域１５の電極と入力
端子２，内部回路３の入力端を接続する配線を形成す
る。以上の構成によって本実施例の過電圧保護装置が構
成される。

【００３０】第２の実施例は、第１の実施例の保護用ト
ランジスタ７のベース領域である第１の拡散領域１４と
第２の電源端５との間にダイオ−ドの縦続接続体を付加
したものである。

【００３１】第２の実施例において、トランジスタ７の
コレクタ領域のオーミック抵抗の電圧降下によって有効
的なトランジスタのコレクタ・エミッタ間電圧が小さく
なり、トランジスタが飽和状態になってしまう。しか
し、ベースに接続されたダイオード電圧分だけの電圧
が、保護用トランジスタ７のコレクタ・エミッタ電圧に
加算されることにより、トランジスタ７が飽和状態にな
るコレクタ電流のレベルを増大することができ、トラン
ジスタ７が入力電圧をクリップする際の、動作電流の範
囲が拡大できる。すなわち、入力電圧をクリップする機
能が第１の実施例に比べて優れているため、大エネルギ
ー（大電流）の静電気に対してもより有効に過電圧に対
する保護が行なわれる。

【００３２】次に、図４に本発明の第３の実施例の過電
圧保護装置の構成を示す。図４において、図２に示した
装置の構成要素と対応する要素には同じ符号を付した。

【００３３】第１導電型の基板１０上に、所定形状の第
２導電型の埋め込み拡散領域１１を形成し、さらにその
上に第２導電型のエピタキシャル層１２を形成する。前
記埋め込み拡散領域１１を囲むように第１導電型の分離
拡散領域１３を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第１導電型の第１拡散領域１４
を形成し、第１拡散領域１４内に第２導電型の第２拡散
領域１５を形成する。その結果、第２拡散領域１５，第
１拡散領域１４，第２導電型のエピタキシャル層の島１
２によって保護用トランジスタ７が形成される。また、
第１導電型の分離拡散領域１３と第２導電型エピタキシ
ャル層の島１２の両方に重なるように第１導電型の第７
の拡散領域２２を設け、同拡散領域２２内に第２導電型
の第８の拡散領域２３を設けてダイオード９を形成す
る。さらに、前記第８の拡散領域２３の電極と前記第１
拡散領域１４の電極とを接続する配線と、第２拡散領域
１５の電極と入力端子２，内部回路３の入力端を接続す
る配線を形成する。以上の構成によって本実施例の過電
圧保護装置が構成される。

【００３４】第３の実施例は、第１の実施例の保護用ト
ランジスタ７のベースに接続されるダイオード９が第２
導電型のエピタキシャル層１２の島内の第１導電型の第
７の拡散領域２２内に第２導電型の第８の拡散領域２３
を設けて構成され、前記第７の拡散領域２２が分離拡散
領域１３と重なるように構成したものである。

【００３５】第３の実施例において、トランジスタ７の
コレクタ領域のオーミック抵抗の電圧降下によって有効
的なトランジスタのコレクタ・エミッタ間電圧が小さく
なり、トランジスタが飽和状態になってしまう。しか
し、ベースに接続されたダイオード電圧分だけの電圧
が、保護用トランジスタ７のコレクタ・エミッタ電圧に
加算されることにより、信号端子２に印加される電圧が
ゼロに近い初期状態においてもクリップ動作が機能す
る。また、入力電圧が大きくなって、クリップ動作時に
流れるコレクタ電流レベルに対応してベース電流が流
れ、第７の拡散領域２２にそのベース電流が流れること
により、電圧降下が第７の拡散領域２２内のオーミック
抵抗で発生する。このオーミック抵抗の電圧降下がトラ
ンジスタのコレクタ・エミッタ間電圧を大きくする役割
を果たし、入力電圧および入力電流が大きくなっても、
トランジスタ７が飽和状態になることを防止でき、トラ
ンジスタ７が入力電圧をクリップする際の、動作電流の
範囲が拡大できる。すなわち、入力電圧をクリップする
機能が第１の実施例に比べて優れているため、大エネル
ギー（大電流）の静電気に対してもより有効な過電圧に
対する保護が行なわれる。

【００３６】なお、第７の拡散領域２２は抵抗素子とし
ての役割を持っており、濃度の低い拡散層を利用するこ
とにより、拡散領域２２は小さくすることができる。ま
た、拡散領域２２の抵抗値を任意の値にすることによ
り、トランジスタ７のコレクタ電流のレベルの増大に応
じてコレクタ・エミッタ間電圧が大きくできるため、広
範囲の動作電流でクリップ動作が機能する。したがっ
て、第３の実施例によれば第２の実施例に比べて広範囲
に動作する過電圧保護装置が実現できる。

【００３７】最後に、本発明の第４の実施例の過電圧保
護装置について説明する。図５は第４の実施例の要部平
面図、図６は図５のＡ−Ａ線に沿った断面図、図７は図
５、図６の等価回路を示す。なお図５、図６および図７
において、図２に於ける構成要素と対応する要素には同
じ符号を付与した。

【００３８】図６に示されるように、第１導電型（Ｐ
型）の基板１０上に所定形状の第２導電型（Ｎ型）の埋
め込み拡散領域１１を形成し、その上に第２導電型（Ｎ
型）のエピタキシャル層１２を形成している。その埋め
込み拡散領域１１から離間して第１導電型（Ｐ型）の分
離拡散領域１３を形成して、エピタキシャルの島領域１
２−１とパッド用のエピタキシャル島１２−２を形成し
ている。その島領域１２−１の主面に第１導電型の第１
拡散領域２４を形成し、第１拡散領域２４内に第２導電
型の第２拡散領域２５を形成している。そして、第２拡
散領域２５，第１拡散領域２４，第２導電型のエピタキ
シャル層の島１２−１によって、保護用の分布状トラン
ジスタ７−１，７−２が構成される。

【００３９】そして、半導体基板主面上の絶縁膜に開口
部２７，２８を設けることにより、信号端子２に接続さ
れる配線体２９は分布状トランジスタ７−１のエミッタ
に結合され、内部回路３に接続される配線体３０は分布
状トランジスタ７−２のエミッタに結合される。第１の
拡散領域２４上の絶縁膜に開口部３１を設けることによ
り、配線体３２に接続された所定のバイアス電圧が分布
状トランジスタ７−１、７−２のベースに与えられる。

【００４０】そして、基板主面の第１の拡散領域２４を
囲むように形成されたコレクタウォ−ル領域１７に第２
導電型の拡散領域を形成する。さらに、その上の絶縁膜
に開口部３３を設けることにより、保護用トランジスタ
７−１、７−２のコレクタが配線体３４を介して電源端
子４に接続される。なお、図５の破線は図６の埋め込み
拡散領域１１の境界線を示している。以上の構成によっ
て本実施例の過電圧保護装置が構成される。

【００４１】このような構成により、第２導電型の埋め
込み拡散領域１１およびコレクタウォール領域１７は、
エピタキシャル層１２に比べて拡散不純物濃度が高いた
めに、保護トランジスタ７−１、７−２の実効的なトラ
ンジスタ作用がある第２拡散領域２５直下の埋め込み拡
散領域１１から開口部３３に至るまでのコレクタ領域の
オ−ミック抵抗を小さくすることができる。それによっ
て、そのコレクタ領域の電圧降下が小さくなり、保護用
トランジスタ７が飽和状態になる電流レベルを大きくす
ることができる。

【００４２】図７に示す抵抗３５は、開口部２７から開
口部２８に至るまでの第２拡散領域２５のオ−ミック抵
抗を示し、図７の保護用トランジスタ７−１，７−２は
分布状のトランジスタを示している。第２拡散領域２５
の開口部２７付近がトランジスタ７−１のエミッタに該
当し、第２拡散領域２５の開口部２８付近がトランジス
タ７−２のエミッタに該当する。すなわち、抵抗３５も
分布状の抵抗で構成される。

【００４３】このような構成の保護用トランジスタ７−
１、７−２を過電圧保護装置に用いると、入力端子２に
負の静電気が印加されたとき、第１拡散領域２４と第２
拡散領域２５との間の電圧がトランジスタ７−１、７−
２のベース・エミッタ間の順方向電圧となるが、それぞ
れのベース・エミッタ間電圧は異なった値になる。それ
は、静電気を放電する際に、放電電流の一部が抵抗３５
に流れるため、抵抗３５で電圧降下が発生し、トランジ
スタ７−１のベース・エミッタ間電圧がトランジスタ７
−２のベース・エミッタ間電圧より大きくなるものであ
る。

【００４４】その結果、トランジスタ７−１が過大なエ
ミッタ電流を流し、電源端子４と信号端子２の間に低イ
ンピ−ダンスの電流経路が形成され、信号端子２に印加
された電荷が瞬時に放電できる。そして、トランジスタ
７−２と抵抗３５は、信号端子２に印加されたサージ電
圧を分圧し、内部回路に加わるサージ電圧を十分にクリ
ップすることができ、保護回路が内部回路３を静電気か
ら保護する機能を強化できる。

【００４５】図５において、分布状トランジスタ７−１
のエミッタコンタクト部である開口部２７の面積が開口
部２８より広くなっている。これは、トランジスタ７−
１のエミッタ領域である第２拡散領域２５の幅を広く
し、エミッタコンタクト部である開口部２７の面積を広
くしたことにより、分布状トランジスタ７−１の電流能
力を分布状トランジスタ７−２より大きくしたものであ
り、静電気を放電する時の瞬間電流の許容値を大きくで
きる。開口部２７の面積は、配線体２９と第２拡散層２
５の接触抵抗に関与し、大電流を許容させるためには面
積を広くするのが良く、１０ミクロンメートル角以上の
面積で良好な特性が得られる。

【００４６】また、第２拡散領域２５が開口部２８に向
かって細くなるようにテ−パ−状になっている。これ
は、十分なエミッタ面積を確保することで分布状トラン
ジスタ７−１の電流能力を大きくし、比較的小さな面積
で抵抗３５の抵抗値を大きくしたものであり、分布状ト
ランジスタ７−２のサージ電圧をクリップする作用を強
化している。さらには、抵抗３５の開口部２７付近の抵
抗値を小さくし、開口部２７付近の発熱を少なくするこ
とで、分布状トランジスタ７−１が破損しにくくしてい
る。

【００４７】そして、内部回路３に入力可能な入力電圧
は、第２拡散領域２５に与えられるバイアス電圧によっ
て決定される。たとえば、第２拡散領域２５がＮ型拡散
層であって、第１拡散領域２４（Ｐ型拡散層）を接地し
た場合、負の入力電圧は約−０．６（Ｖ）に制限され
る。第１拡散領域２４がダイオード９を介して順方向の
電圧降下でバイアスされている時は、入力電圧は約−
１．２（Ｖ）に制限される。従って、ＩＣ電源端に電源
電圧が印加される通常の動作状態において、ＩＣの入力
電圧を制限すると不都合を生じることがあり、ＩＣが許
容する入力電圧に合わせて第１拡散領域２４のバイアス
電圧を設定する必要がある。

【００４８】

【００４９】また、以上に説明した実施例は、最小のチ
ップ面積で飽和抵抗の小さい保護トランジスタの構造を
提案したが、保護用トランジスタの形状が多少大きくな
ることを無視するのであれば、埋め込み拡散層およびコ
レクタウォール層は特に必要とせず、それらがなくても
本発明と同様の効果が得られる。

【００５０】

【発明の効果】以上のように本発明は、保護用トランジ
スタのベースに抵抗またはダイオ−ドのような電圧降下
を発生する手段を接続することにより、前記保護用トラ
ンジスタのコレクタ・エミッタ間電圧が飽和するマージ
ンを確保し、ＩＣの信号端子に印加される静電気の電圧
をクリップし、静電気から内部回路を保護し、ＩＣの信
頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における過電圧保護装置
の等価回路図

【図２】図１に示す一実施例のより具体的な実施例の要
部の断面図

【図３】本発明の第２の実施例の要部の断面図

【図４】本発明の第３の実施例の要部の断面図

【図５】本発明の第４の実施例の要部の平面図

【図６】図５のＡ−Ａ線に沿った断面図

【図７】本発明の第４の実施例の等価回路図

【図８】従来例の過電圧保護装置の等価回路図

【符号の説明】

１半導体集積回路装置（ＩＣ）２信号端子３内部回路４第１の電源端５第２の電源端６保護用ダイオ−ド７保護用トランジスタ８寄生ダイオ−ド９ダイオ−ド１０第１導電型の半導体基板１１埋め込み拡散領域１２第２導電型の島１３分離拡散領域１４第１導電型の第１拡散領域１５第２導電型の第２拡散領域１６第２導電型の第３拡散領域１７第２導電型のコレクタウォ−ル領域１８第２導電型の第４拡散領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭59−191365（ＪＰ，Ａ) 特開昭60−241251（ＪＰ，Ａ) 特開昭61−136253（ＪＰ，Ａ) 特開平２−159757（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/06 H01L 23/62

Claims

(57)【特許請求の範囲】

【請求項１】半導体集積回路内に集積化された内部回
路と、前記内部回路に接続された電源端子および接地端
子と、Ｐ型基板上に形成され、かつ前記電源端子に接続
されたＮ型のエピタキシャル層と、前記エピタキシャル
層の主面に形成されたＰ型の第１拡散領域と、前記第１
拡散領域内に形成されたＮ型の第２拡散領域と、半導体
基板表面に形成された絶縁膜と、前記第２拡散領域内の
前記絶縁膜を開口して設けられた第１および第２の開口
部とを備え、前記第１の開口部を信号端子（２）に接続
し、前記第２の開口部を前記内部回路に接続すると共
に、前記Ｐ型基板にアノードを接続したダイオードのカ
ソードに前記第１拡散領域を接続することを特徴とする
過電圧保護装置。