DE112014001529T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112014001529T5
DE112014001529T5 DE112014001529.6T DE112014001529T DE112014001529T5 DE 112014001529 T5 DE112014001529 T5 DE 112014001529T5 DE 112014001529 T DE112014001529 T DE 112014001529T DE 112014001529 T5 DE112014001529 T5 DE 112014001529T5
Authority
DE
Germany
Prior art keywords
region
semiconductor region
diffusion
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014001529.6T
Other languages
English (en)
Inventor
Ryouichi KAWANO
Takashi SHIIGI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112014001529T5 publication Critical patent/DE112014001529T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Diese Halbleitervorrichtung (100) verfügt über ein auf einem n-Driftgebiet (2) angeordnetes p-Anodengebiet (4) und ein p-Diffusionsgebiet (5), welches so angeordnet ist, dass es mit dem p-Anodengebiet (4) auf dem n-Driftgebiet (2) in Kontakt steht. Ein Widerstandsgebiet (6), das so angeordnet ist, dass es mit dem p-Diffusionsgebiet (5) auf einem n–-Gebiet (3) in Kontakt steht, eine Vielzahl von p-Schutzringgebieten (8) und ein entfernt von den p-Schutzringgebieten (8) angeordnetes Stoppergebiet (9) sind vorgesehen. Durch Vorsehen des p-Diffusionsgebiets (5) wird das Abziehen von Löchern, welche sich zur Zeit der Sperrverzögerung im p-Anodengebiet konzentrieren, unterdrückt, so dass die Halbleitervorrichtung mit einer hohen Sperrverzögerungstoleranz bereitgestellt werden kann.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung wie ein Leistungshalbleitermodul.
  • Stand der Technik
  • In den letzten Jahren wurden in Reaktion auf die Notwendigkeit des Energiesparens zunehmend Anwendungen von Leistungshalbleitermodulen entwickelt. Es folgt eine Erläuterung eines Beispiels dieses Leistungshalbleitermoduls. 8 ist ein das Wesentliche zeigendes Schaltbild eines Leistungshalbleitermoduls 500. Eine Schaltung dieses Leistungshalbleitermoduls 500 besteht aus einem Umrichterteil 81, einem Unterbrechungsteil 82 und einem Wechselrichterteil 83.
  • Der Umrichterteil 81 besteht aus drei Phasen, einer U-Phase, einer V-Phase und einer W-Phase. Jede Phase ist aus einem oberen und einem unteren Zweig konfiguriert, und jeder Zweig ist mit einer Diode 84 versehen. Ein Unterbrechungsteil 82 ist mit einer Diode 85 und einem IGBT (Isolierschicht-Bipolartransistor) 86 versehen. Im Unterbrechungsteil 82 sind die Diode 85 und der IGBT 86 parallelgeschaltet.
  • Der Wechselrichterteil 83 besteht aus drei Phasen, einer U-Phase, einer V-Phase und einer W-Phase, und jede Phase ist aus einem oberen und einem unteren Zweig konfiguriert. Ein Zweig des Wechselrichterteils 83 ist mit einem IGBT 87 und einer Freilaufdiode 88, welche eine Diode ist, versehen. Der IGBT 87 und die Freilaufdiode 88 sind antiparallel geschaltet. Im Wechselrichterteil 83 können einzelne oder mehrere der IGBTs 87 und der Freilaufdioden 88 parallelgeschaltet sein. Die im Wechselrichterteil 83 verwendete Freilaufdiode 88 hat einen Sperrverzögerungs-Modus. Eine hohe Sperrverzögerungstoleranz ist erforderlich, weil in diesem Sperrverzögerungs-Modus leicht ein Durchbruch auftreten kann.
  • 9 ist eine das Wesentliche zeigende Schnittansicht einer herkömmlichen Freilaufdiode 88. Die Schnittansicht von 9 ist eine vergrößerte Ansicht einer Randabschlussstruktur und deren näherer Umgebung und veranschaulicht eine Struktur ähnlich einer zum Beispiel in 1 von Patentliteratur 4 veranschaulichten. In 9 ist die Freilaufdiode 88 mit einem p-Anodengebiet 54 und einem Anodenrandteil-Gebiet 55, welche auf einem in einem n-Halbleitersubstrat 51 gebildeten n-Driftgebiet 52 angeordnet sind, und p-Schutzringgebieten 58 und einem p-Stoppergebiet 59, welche auf einem n-Gebiet 53, das ein Ausdehnungsteil des n-Driftgebiets 52 ist, angeordnet sind, versehen. Darüber hinaus ist die Freilaufdiode 88 mit einer auf dem p-Anodengebiet 54 und dem Anodenrandteil-Gebiet 55 angeordneten Anodenelektrode 60 versehen.
  • Darüber hinaus ist die Freilaufdiode 88 mit auf den p-Schutzringgebieten 58 und dem p-Stoppergebiet 59 angeordneten Isolierfilmen 61 versehen. Überdies ist die Freilaufdiode 88 mit Schutzringelektroden 62, welche mit den entsprechenden p-Schutzringgebieten 58 elektrisch verbunden sind, und einer Stoppelektrode 63, welche mit dem p-Stoppergebiet 59 elektrisch verbunden ist, versehen. Eine Diffusionstiefe und eine Störstellendichte im Anodenrandteil-Gebiet 55 sind die gleichen wie eine Diffusionstiefe beziehungsweise eine Störstellendichte im p-Schutzringgebiet 58.
  • Ferner ist die Freilaufdiode 88 mit einem unter dem n-Driftgebiet 52 angeordneten n-Kathodengebiet 65 und einer Kathodenelektrode 66, welche mit dem n-Kathodengebiet 65 elektrisch verbunden ist, versehen. In der Freilaufdiode 88 ist ein Gebiet, in welchem das p-Anodengebiet 54 gebildet ist, ein aktiver Teil 64; und ist ein Gebiet, in welchem die p-Schutzringgebiete 58, die p-Stoppergebiete 59 und die Isolierfilme 61 gebildet sind, eine Randabschlussstruktur 67. Übrigens kennzeichnet ein Bezugszeichen 52 in der Zeichnung ein n-Driftgebiet; und kennzeichnet ein Bezugszeichen 53 ein n-Gebiet, welches der Ausdehnungsteil des n-Driftgebiets 52 ist. Diese Gebiete 52, 53 können zusammengefasst und einfach als Driftgebiete bezeichnet werden.
  • Nun eine Arbeitsweise der Dreiphasen-Wechselrichterschaltung (des Wechselrichterteils 83), wenn eine Induktivität wie ein nicht gezeigter Motor als eine Last mit der Wechselrichterschaltung (dem Wechselrichterteil 83) verbunden ist. Hier wird, unter Beachtung der U-Phase und der V-Phase, ein Fall erläutert, in welchem der IGBT 87 des unteren Zweigs der W-Phase und der IGBT 87 des oberen Zweigs der U-Phase beide eingeschaltet sind, was einen elektrischen Strom durch den Motor fließen lässt, wodurch der Motor gedreht wird. Obwohl in Wirklichkeit ein elektrischer Strom durch den unteren Zweig oder den oberen Zweig der W-Phase fließt, wird ein solcher elektrischer Strom bequemlichkeitshalber weggelassen und wird ein Fall erläutert, in welchem ein Einphasen-Wechselrichter der U-Phase oder der V-Phase mit dem Motor verbunden ist.
  • Der IGBT 87 des oberen Zweigs der U-Phase und der IGBT 87 des unteren Zweigs der W-Phase werden wiederholt ein- und ausgeschaltet. Eine längere Ein-Periode gestattet, den durch den Motor fließenden elektrischen Strom zu erhöhen; und eine längere Aus-Periode gestattet, den durch den Motor fließenden elektrischen Strom zu verringern. Mit diesem Erhöhen und Verringern dieses elektrischen Stroms werden ein Drehmoment und eine Drehzahl des Motors gesteuert. Im folgenden wird eine Zeit, während der die Freilaufdiode 88 ein ist, als eine Zeit des Unter-Spannung-Setzens bezeichnet; und wird eine Zeit, zu welcher die Freilaufdiode 88 vom Ein-Zustand in den Aus-Zustand versetzt wird, als eine Zeit der Sperrverzögerung bezeichnet.
  • 10 ist eine erläuternde Ansicht, welche eine Spannungs-Strom-Kurve der Freilaufdiode 88 und des IGBT 87 veranschaulicht. Anhand von 10 werden die Vorgänge für jeden Abschnitt derselben erläutert.
    • (1) Abschnitt A ist der Zustand, in welchem der IGBT 87 ein ist und der elektrische Strom dem Motor zugeführt wird. In dem Zustand, in welchem der IGBT 87 ein ist und der elektrische Strom dem Motor zugeführt wird, fließt kein elektrischer Strom durch die Freilaufdiode 88.
    • (2) Abschnitt B ist der Zustand, in welchem der IGBT 87 aus ist. In diesem Fall verliert der elektrische Strom, welcher durch den Motor geflossen ist, sein Ziel und fließt er folglich durch einen anderen Zweig der Freilaufdiode 88 in den Wechselrichterteil 83. Dieser elektrische Strom wird als ein Rückstrom bezeichnet, welcher in Bezug auf die Freilaufdiode 88 ein Durchlassstrom ist. Wenn der Durchlassstrom in der Freilaufdiode 88 fließt, ist die ”Zeit des Unter-Spannung-Setzens”.
    • (3) Abschnitt C ist der Zustand, in welchem der IGBT 87 wieder ein ist. Der elektrische Strom infolge des eingeschalteten IGBT 87 ist, in Bezug auf den durch den Motor und die mit diesem IGBT 87 in Reihe geschaltete Freilaufdiode 88 fließenden elektrischen Strom, ein Rückstrom. Der in der Freilaufdiode 88 fließende Rückstrom kommt in der Phase zum Erliegen, in welcher die Freilaufdiode 88 in Sperrverzögerung ist, und der gesamte Strom fließt in den Motor. Diese Reihe von Vorgängen wird wiederholt, so dass der im Motor fließende elektrische Strom gesteuert wird. Der in der Freilaufdiode 88 fließende Rückstrom ist der Sperrverzögerungsstrom, und eine Zeit, während welcher dieser Sperrverzögerungsstrom fließt, ist die ”Zeit der Sperrverzögerung”.
  • 11 veranschaulicht Ansichten zur Erläuterung des Verhaltens von in der Freilaufdiode 88 fließenden Löchern, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist. In 11 ist das Verhalten der in der Freilaufdiode 88 fließenden Löcher, insbesondere das Verhalten in einem Bereich vom aktiven Teil 64 durch die Randabschlussstruktur 67, veranschaulicht. Übrigens ist die Darstellung, während zur Zeit des Unter-Spannung-Setzens eine Anhäufung von Loch-Elektron-Paaren im n-Driftgebiet 52 unter dem aktiven Teil 64 hervorgerufen wird, weggelassen.
  • Zur Zeit des Unter-Spannung-Setzens in 11(a) werden die Löcher aus dem p-Anodengebiet 54 in das n-Driftgebiet 52 und das n-Gebiet 53 als den Ausdehnungsteil des n-Driftgebiets 52 injiziert (siehe Bezugszeichen 71 in 11(a)). Die Elektronen werden aus dem n-Kathodengebiet 65 in das n-Driftgebiet 52 und das n-Gebiet 53 injiziert, um die Löcher zu neutralisieren. Infolgedessen fließt ein Durchlassstrom im n-Driftgebiet 52 und im n-Gebiet 53 in einem Zustand, in welchem die überschüssigen Löcher und die überschüssigen Elektronen vorliegen (in einem Zustand mit angehäuften Loch-Elektron-Paaren). Ein solcher Zustand, in welchem der Durchlassstrom bei Vorliegen dieser überschüssigen Löcher und Elektronen fließt, wird als eine Leitfähigkeitsmodulation bezeichnet, bei welcher Widerstände im n-Driftgebiet 52 und im n-Gebiet 53 stark verringert werden. Zur Zeit des Unter-Spannung-Setzens werden die überschüssigen Löcher und Elektronen nämlich im n-Driftgebiet 52 und im n-Gebiet 53 angehäuft.
  • Bei der Sperrverzögerung in 11(b) schaltet der IGBT 87 wieder ein, und folglich wird die Freilaufdiode 88 in den Sperrverzögerungsprozess versetzt, in welchem der Sperrverzögerungsstrom fließt. Was die Löcher und die Elektronen, welche im n-Driftgebiet 52 und im n-Gebiet 53 angehäuft werden, anbelangt, erfolgt zur Zeit dieser Sperrverzögerung das Abziehen der Löcher im p-Anodengebiet 54 und im Anodenrandteil-Gebiet 55 (siehe Bezugszeichen 73 in 11(b)), und folglich werden die Elektronen in das n-Kathodengebiet 65 abgezogen, wodurch der Sperrverzögerungsstrom erzeugt wird. Der Sperrverzögerungsstrom endet in einer Phase, in welcher die überschüssigen Löcher und Elektronen im n-Driftgebiet 52 und im n-Gebiet 53 nichtexistent werden, und folglich geht die Freilaufdiode 88 in den Aus-Zustand.
  • Ein pn-Übergang des Anodenrandteil-Gebiets 55 und des n-Driftgebiets 52 hat in der Tiefenrichtung eine konvexe Form. Deshalb neigt elektrischer Strom dazu, sich eher dort zu konzentrieren als in einem ebenen unterseitigen Teil des p-Anodengebiets 54. Darüber hinaus fließen die im n-Gebiet 53 unter der Randabschlussstruktur 67 angehäuften Löcher zur Zeit der Sperrverzögerung in einer konzentrierten Weise durch das Anodenrandteil-Gebiet 55, wodurch ein Durchbruch der Freilaufdiode 88 hervorgerufen wird.
  • Als ein Verfahren, um es dem elektrischen Strom zu erschweren, sich im Anodenrandteil-Gebiet 55 zu konzentrieren, gibt es ein Verfahren des Verwendens einer Ausdehnungsstruktur 68, in welcher ein Widerstandsgebiet 56 zwischen dem p-Anodengebiet 54 und dem p-Schutzringgebiet 58, welches ein Teil der Randabschlussstruktur 67 ist, vorgesehen ist (siehe zum Beispiel 1 von Patentliteratur 1 unten). Darüber hinaus wurde auch ein Verfahren offenbart, bei welchem eine Lebensdauer im p-Anodengebiet 54, in der Randabschlussstruktur 67 und in einem Übergang und dessen näherer Umgebung des n-Driftgebiets 52 und des n-Gebiets 53 als dessen Ausdehnungsteils örtlich verkürzt wird (siehe zum Beispiel 1 von Patentliteratur 2 unten).
  • 12 ist eine das Wesentliche zeigende Schnittansicht der die Ausdehnungsstruktur 68 aufweisenden Freilaufdiode 88. Ein Unterschied zwischen der in 12 veranschaulichten Freilaufdiode 88 und der in 9 veranschaulichten Freilaufdiode 88 liegt vor, wo das Widerstandsgebiet 56, in welches das p-Anodengebiet 54 sich in einer Richtung zum Außenumfang desselben hin ausdehnt, zwischen dem p-Anodengebiet 54 und den p-Schutzringgebieten 58, welche die Randabschlussstruktur 67 sind, vorgesehen ist. Die Anodenelektrode 60 wird mit einem dazwischenliegenden Isolierfilm von der oberseitigen Oberfläche des Widerstandsgebiets 56 ferngehalten. Durch Verwenden der Ausdehnungsstruktur 68 wird die Konzentration des elektrischen Stroms in einem Ausdehnungsrandteil-Gebiet 57 zur Zeit der Sperrverzögerung gemindert, so dass der Durchbruch der Freilaufdiode 88 verhindert wird.
  • Darüber hinaus beschreibt Patentliteratur 3 unten eine tiefe Zwischenschicht, welche eine niedrigere Dichte als der Schutzring und eine höhere Dichte als eine Anodenschicht niedrigerer Dichte hat, zum Beispiel in 3. Jedoch ist diese Zwischenschicht nicht mit dem Schutzring verbunden. Überdies steht ein Kontaktrandteil mit der Schicht niedrigerer Dichte in Kontakt. Ferner beschreibt Patentliteratur 4 unten eine Wirkung infolge eines Widerstands in der gleichen Struktur wie derjenigen im herkömmlichen Beispiel, zum Beispiel in 1 und 5. Darüber hinaus beschreibt Patentliteratur 5 unten eine Konfiguration, bei welcher der Kontaktrandteil durch einen p-Ring bedeckt ist, für welchen eine niedrigere Dichte und tiefere als die Anodenschicht vorgeschlagen wird
  • Druckschriftenverzeichnis
  • Patentliteratur
    • PTL 1: Japanisches Patent Nr. 3 444 081
    • PTL 2: JP-A-2005-340528
    • PTL 3: JP-A-2000-114550
    • PTL 4: JP-A-2000-49360
    • PTL 5: JP-A-2009-38213
  • Kurzbeschreibung der Erfindung
  • Technisches Problem
  • Wenn jedoch die Ausdehnungsstruktur wie in 12 veranschaulicht genommen wird, wird das Auswählen eines Widerstandswerts Rpo des Widerstandsgebiets 56 wichtig. Wenn der Widerstandswert Rpo nicht auf einen angemessenen Wert eingestellt ist, kann leicht die Konzentration des elektrischen Stroms im Randteil auf der Seite der Randabschlussstruktur 67 oder auf der Seite des aktiven Teils 64 im Widerstandsgebiet 56 auftreten, so dass es in der Freilaufdiode 88 zu einem Durchbruch kommt.
  • 13 veranschaulicht das Verhalten von Löchern in der Freilaufdiode 88 aus 12, wenn der Widerstandswert Rpo des Widerstandsgebiets 56 kleiner als der angemessene Wert ist, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist. Wie in 13(a) veranschaulicht, erfolgt die Lochinjektion zur Zeit des Unter-Spannung-Setzens in einem breiteren Gebiet (siehe Bezugszeichen 71 in 13(a)). Ein Durchbruch des Elements infolge Wärmeerzeugung oder dergleichen tritt nicht auf, weil eine elektrische Verlustleistung, welche einem Produkt eines elektrischen Nennstroms und eines Spannungsabfalls in Durchlassrichtung entspricht, klein genug ist.
  • Jedoch erfolgt in der in 13 veranschaulichten Freilaufdiode 88 das Abziehen der Löcher zur Zeit der Sperrverzögerung (siehe Bezugszeichen 73 in 13(b)) und tritt die Konzentration des elektrischen Stroms in einem Ausdehnungsrandteil-Gebiet 57 auf, welches ein Randteil des Widerstandsgebiets 56 ist, dessen Wert Rpo niedrig ist. Die in einem unteren Teil der Randabschlussstruktur 67 angehäuften Ladungsträger fließen aus dem Ausdehnungsrandteil-Gebiet 57 in das Widerstandsgebiet 56 niedrigen Widerstands und fließen aus dem p-Anodengebiet 54 in die Anodenelektrode 60. Zu dieser Zeit konzentrieren sich die im n-Gebiet 53 außerhalb des Umfangs des Ausdehnungsrandteil-Gebiets 57 angehäuften Ladungsträger im Ausdehnungsrandteil-Gebiet 57. Bei dieser Konzentration des elektrischen Stroms nimmt eine elektrische Feldstärke im Ausdehnungsrandteil-Gebiet 57 gemäß der Poisson-Gleichung zu, so dass der Durchbruch im Ausdehnungsrandteil-Gebiet 57 auftritt.
  • 14 veranschaulicht das Verhalten von Löchern in der Freilaufdiode 88 aus 12, wenn der Widerstandswert Rpo des Widerstandsgebiets 56 größer als der angemessene Wert ist, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist. Wie in 14(a) veranschaulicht, erfolgt die Lochinjektion zur Zeit des Unter-Spannung-Setzens in einem breiteren Gebiet (siehe Bezugszeichen 71 in 14(a)). Jedoch nimmt eine Menge injizierter Löcher von einem Kontaktrand 30 zur Außenrandseite eines Chips hin ab, weil der Widerstand Rpo des Widerstandsgebiets 56 größer ist. Selbst in diesem Fall tritt kein Durchbruch des Elements infolge Wärmeerzeugung oder dergleichen auf, weil die elektrische Verlustleistung, welche einem Produkt eines elektrischen Nennstroms und eines Spannungsabfalls in Durchlassrichtung entspricht, klein genug ist.
  • Jedoch wird es in der in 14 veranschaulichten Freilaufdiode 88 zur Zeit der Sperrverzögerung, wie in 14(b) veranschaulicht, für die Löcher schwierig, in das Widerstandsgebiet 56, dessen Wert des Widerstands Rpo größer ist, zu fließen, so dass das Abziehen der Löcher (siehe Bezugszeichen 73 in 14(b)) nicht durch das Widerstandsgebiet 56 erfolgt. Deshalb konzentrieren sich alle außerhalb des Umfangs des Kontaktrands 30 angehäuften Löcher im Kontaktrand 30. Damit konzentriert sich ein elektrischer Strom übermäßig im Kontaktrand 30, welcher eine Verbindungsstelle des p-Anodengebiets 54 und des Widerstandsgebiets 56 ist, so dass der Durchbruch des Elements an dieser Stelle auftritt. Auf eine solche Weise kann es, wenn der Wert des Widerstands Rpo des Widerstandsgebiets 56 sowohl kleiner als auch größer ist, zur Zeit der Sperrverzögerung leicht zum Durchbruch des Elements kommen.
  • Nun wird erläutert, warum der elektrische Strom dazu neigt, sich hauptsächlich im Kontaktrand 30 zu konzentrieren. 15 ist eine schematische Ansicht, welche eine Beziehung zwischen Äquipotentiallinien und dem Abziehen der Löcher zur Zeit der Sperrverzögerung (siehe Bezugszeichen 73 in 14(b)) in einer Diode aus 14(b) veranschaulicht. In 15 sind Äquipotentiallinien 41 wie veranschaulicht vom Kontaktrand 30 in einer Richtung zum Außenrand des Chips hin zum aktiven Teil hin gebogen, und deshalb konzentrieren sich Gradienten derselben zum Kontaktrand 30 hin. Bezugszeichen 23 veranschaulichen das Abziehen der Löcher. Die Löcher laufen entlang der Gradienten der Äquipotentiallinien 41 (des Potentials) in einem Raumladungsgebiet hinunter, und deshalb konzentrieren sich alle aus dem Kontaktrand 30 in der Außenrandseite des Chips angehäuften Löcher im Kontaktrand 30.
  • Um die Probleme der herkömmlichen Technologie wie oben beschrieben zu lösen, ist die Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, welche eine Konzentration des elektrischen Stroms, die in einem Grenzbereich zwischen einem Randabschlussstruktur Gebiet und einem aktiven Teil leicht auftreten kann, abwendet und eine hohe Sperrverzögerungstoleranz aufweist.
  • Problemlösung
  • Zur Erfüllung der Aufgabe ist eine Halbleitervorrichtung der vorliegenden Erfindung mit einem ersten Halbleitergebiet von einem zweiten Leitfähigkeitstyp auf einer ersten Hauptoberfläche eines Halbleitersubstrats von einem ersten Leitfähigkeitstyp und mit einer Vielzahl von zweiten Halbleitergebieten vom zweiten Leitfähigkeitstyp, welche eine Randabschlussstruktur bilden, die so angeordnet ist, dass sie das erste Halbleitergebiet umgibt, versehen. Darüber hinaus ist die Halbleitervorrichtung mit einer ersten Hauptelektrode, welche mit dem ersten Halbleitergebiet auf der ersten Hauptoberfläche elektrisch verbunden ist, und mit einem dritten Halbleitergebiet vom zweiten Leitfähigkeitstyp versehen, wobei das dritte Halbleitergebiet ein mit einem zwischen dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet liegenden Isolierfilm in einer Tiefenrichtung von der ersten Hauptelektrode ferngehaltenes Widerstandsgebiet ist. Und diese Halbleitervorrichtung ist mit zwei oder mehr Diffusionsgebieten vom zweiten Leitfähigkeitstyp versehen, anders als das dritte Halbleitergebiet, wobei die Diffusionsgebiete verschiedene Widerstände haben und in einer oberseitigen Oberfläche des Halbleitersubstrats in einer Richtung zu einem von einem Außenumfangs-Randteil, mit welchem die erste Hauptelektrode in Kontakt steht, weiter entfernten Außenumfang hin gebildet sind, und ist so konfiguriert, dass eines des dritten Halbleitergebiets und der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp mit dem ersten Halbleitergebiet verbunden ist.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung eine Diffusionstiefe mindestens eines Gebiets des dritten Halbleitergebiets und der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp tiefer als eine Diffusionstiefe der übrigen Gebiete und tiefer als eine Diffusionstiefe des ersten Halbleitergebiets ist.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung ein erstes Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein viertes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das vierte Halbleitergebiet, in Verbindung mit diesen stehend, zwischen dem dritten Halbleitergebiet und dem ersten Halbleitergebiet liegt; ein zweites Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein fünftes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das fünfte Halbleitergebiet eine höhere Störstellendichte und eine tiefere Diffusionstiefe als das dritte Halbleitergebiet in der Seite des zweiten Halbleitergebiets aufweist; eine Diffusionstiefe des vierten Halbleitergebiets tiefer als eine Diffusionstiefe des dritten Halbleitergebiets ist; und eine Störstellendichte im vierten Halbleitergebiet niedriger als eine Störstellendichte des dritten Halbleitergebiets ist.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung eine Breite des fünften Halbleitergebiets in der Richtung zum Außenumfang hin 5 μm oder mehr und 50 μm oder weniger beträgt.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung eine Integraldichte entlang einer Tiefenrichtung im dritten Halbleitergebiet höher als die Störstellendichte im ersten Halbleitergebiet ist; ein erstes Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein fünftes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das fünfte Halbleitergebiet eine tiefere Diffusionstiefe und eine höhere Störstellendichte als das dritte Halbleitergebiet aufweist und mit einer Außenumfangsseite des dritten Halbleitergebiets verbunden ist; und ein zweites Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein Teil ist, in welchen sich das erste Halbleitergebiet vom Außenumfangs-Randteil der ersten Hauptelektrode in der Richtung zum Außenumfang hin ausdehnt und welcher mit dem dritten Halbleitergebiet verbunden ist.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung eine Länge des Ausdehnungsteils des ersten Halbleitergebiets 2 μm oder mehr und weniger als 50 μm beträgt.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung das dritte Halbleitergebiet ein Teil ist, in welchen sich das erste Halbleitergebiet vom Außenumfangs-Randteil der ersten Hauptelektrode in der Richtung zum Außenumfang hin ausdehnt; ein erstes Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein fünftes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das fünfte Halbleitergebiet eine tiefere Diffusionstiefe und eine höhere Störstellendichte als das dritte Halbleitergebiet aufweist und mit einer Außenumfangsseite des dritten Halbleitergebiets verbunden ist; ein zweites Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein sechstes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das sechste Halbleitergebiet so angeordnet ist, dass es von einer oberseitigen Oberfläche des dritten Halbleitergebiets, welche mit dem Isolierfilm in Kontakt steht, durch das dritte Halbleitergebiet verläuft; und eine Störstellendichte im sechsten Halbleitergebiet höher als die Störstellendichte im dritten Halbleitergebiet ist.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung die Störstellendichte und die Diffusionstiefe des zwischen dem ersten Halbleitergebiet und dem sechsten Halbleitergebiet angeordneten dritten Halbleitergebiets die gleichen wie die Störstellendichte beziehungsweise die Diffusionstiefe des ersten Halbleitergebiets sind.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung die Störstellendichte und die Diffusionstiefe des dritten Halbleitergebiets die gleichen wie die Störstellendichte beziehungsweise die Diffusionstiefe des ersten Halbleitergebiets sind.
  • Darüber hinaus ist die Halbleitervorrichtung der vorliegenden Erfindung bevorzugt, wenn in der obigen Erfindung ein Sperrverzögerungsstrom zu einer weiter innen als der Außenumfangs-Randteil der ersten Hauptelektrode liegenden Umfangsseite hin abgetrennt wird, indem das Diffusionsgebiet vom zweiten Leitfähigkeitstyp vorgesehen wird.
  • Gemäß der vorliegenden Erfindung ist ein Widerstandsgebiet zwischen einem p-Anodengebiet und p-Schutzringgebieten, welche Teil der Randabschlussstruktur sind, vorgesehen und ist ferner ein p-Diffusionsgebiet niedriger Dichte, welches mit dem p-Anodengebiet und dem Widerstandsgebiet in Kontakt steht, vorgesehen. Darüber hinaus wird durch Vorsehen eines Gebiets hoher Dichte in einer Oberflächenschicht des p-Diffusionsgebiets eine Konzentration des elektrischen Stroms in einem Kontaktrandteil und um eine Anodenelektrode herum unterdrückt.
  • Darüber hinaus wird gemäß der vorliegenden Erfindung durch Anordnen eines Widerstandsgebiets, welches eine tiefere Diffusionstiefe als das p-Anodengebiet und eine flachere Diffusionstiefe als die p-Schutzringgebiete hat, dergestalt, dass es mit dem p-Anodengebiet und dem p-Schutzringgebiet in Kontakt steht, und ferner durch Vertiefen eines Randteils einer Stelle, wo das p-Anodengebiet mit der Anodenelektrode in Kontakt steht, von einem Randteil des p-Anodengebiets in einer nach innen gehenden Richtung dergestalt, dass ein Vertiefungsbetrag desselben zwischen 2 μm und 50 μm beträgt, die Konzentration des elektrischen Stroms im Kontaktrandteil und um die Anodenelektrode herum unterdrückt.
  • Darüber hinaus wird gemäß der vorliegenden Erfindung durch Vorsehen eines Gebiets hoher Dichte, welches eine höhere Dichte und eine tiefere Diffusionstiefe als das Widerstandsgebiet hat, im Widerstandsgebiet die Konzentration des elektrischen Stroms im Kontaktrandteil und um die Anodenelektrode herum unterdrückt.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung werden vorteilhafte Wirkungen erzielt, welche eine Halbleitervorrichtung schaffen können, die eine Konzentration des elektrischen Stroms, die in einem Grenzbereich zwischen einem aktiven Teil und einem Randabschlussstruktur-Gebiet leicht auftreten kann, abwendet und somit eine hohe Sperrverzögerungstoleranz aufweist.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 100 gemäß Beispiel 1 der vorliegenden Erfindung.
  • 2 veranschaulicht Ansichten zur Erläuterung des Verhaltens von Löchern in einer Struktur aus 1, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist.
  • 3 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 200 gemäß Beispiel 2 der vorliegenden Erfindung.
  • 4 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 300 gemäß Beispiel 3 der vorliegenden Erfindung.
  • 5 ist eine Ansicht, welche eine Beziehung zwischen einer elektrischen Feldstärke und einem Vertiefungsbetrag eines Anodenkontakts veranschaulicht.
  • 6 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 400 gemäß Beispiel 4 der vorliegenden Erfindung.
  • 7 veranschaulicht das Wesentliche zeigende Konfigurationsansichten um das p-Anodengebiet 4 der Halbleitervorrichtungen 100 bis 400 der Beispiele 1 bis 4 herum.
  • 8 ist ein das Wesentliche zeigendes Schaltbild eines Leistungshalbleitermoduls 500.
  • 9 ist eine das Wesentliche zeigende Schnittansicht einer herkömmlichen Freilaufdiode 88.
  • 10 ist eine erläuternde Ansicht, welche eine Spannungs-Strom-Kurve der Freilaufdiode 88 und eines IGBT 87 veranschaulicht.
  • 11 veranschaulicht Ansichten zur Erläuterung des Verhaltens von in der Freilaufdiode 88 fließenden Löchern, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist.
  • 12 ist eine das Wesentliche zeigende Schnittansicht der eine Ausdehnungsstruktur 68 aufweisenden Freilaufdiode 88.
  • 13 veranschaulicht das Verhalten von Löchern in der Freilaufdiode 88 aus 12, wenn ein Widerstandswert Rpo eines Widerstandsgebiets 56 kleiner als ein angemessener Wert ist, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist.
  • 14 veranschaulicht das Verhalten von Löchern in der Freilaufdiode 88 aus 12, wenn ein Widerstandswert Rpo des Widerstandsgebiets 56 größer als ein angemessener Wert ist, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist.
  • 15 ist eine schematische Ansicht, welche eine Beziehung zwischen Äquipotentiallinien und einem Abziehen von Löchern (siehe Bezugszeichen 73 in 14(b)) zur Zeit der Sperrverzögerung in einer Diode aus 14(b) veranschaulicht.
  • 16 ist eine schematische Ansicht, welche eine Beziehung zwischen den Äquipotentiallinien 41 und einem Abziehen von Löchern (siehe Bezugszeichen 23 in 16) zur Zeit der Sperrverzögerung in einem Schnitt einer Diode aus Beispiel 1 veranschaulicht.
  • 17 ist eine schematische Ansicht, welche eine Beziehung zwischen den Äquipotentiallinien 41 und einem Abziehen von Löchern (siehe Bezugszeichen 23 in 17) zur Zeit der Sperrverzögerung in einem Schnitt einer Diode aus Beispiel 3 veranschaulicht.
  • 18 ist eine schematische Ansicht, welche eine Beziehung zwischen den Äquipotentiallinien 41 und einem Abziehen von Löchern (siehe Bezugszeichen 23 in 18) zur Zeit der Sperrverzögerung in einem Schnitt einer Diode aus Beispiel 4 veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Ausführungsformen werden anhand der folgenden Beispiele erläutert. In den folgenden Erläuterungen bedeutet ein vor einem Gebiet stehendes ”p”, dass dessen Leitfähigkeitstyp p ist, und bedeutet ein ”n”, dass der Leitfähigkeitstyp n ist. Darüber hinaus ist in den folgenden Erläuterungen ein Zustand, in welchem ein als ein Halbleitersubstrat dienender Wafer in einzelne Halbleitervorrichtungen zersägt ist, als ein Chip erläutert.
  • (Beispiel 1)
  • 1 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 100 gemäß Beispiel 1 der vorliegenden Erfindung. 1 veranschaulicht einen das Wesentliche zeigenden Schnitt einer einer Freilaufdiode 88 in 8 entsprechenden Freilaufdiode, speziell den das Wesentliche zeigenden Schnitt der Halbleitervorrichtung von der näheren Umgebung eines Aktivteil-Randteils durch einen Außenumfangsteil des Halbleitersubstrats. In 1 ist die Halbleitervorrichtung 100 mit einem auf einer oberseitigen Oberfläche eines n-Driftgebiets 2 angeordneten p-Anodengebiet 4 versehen. Auf dem n-Driftgebiet 2 ist ein p-Diffusionsgebiet 5 vorgesehen, welches so angeordnet ist, dass es mit dem p-Anodengebiet 4 in Kontakt steht, und eine niedrigere Dichte und eine tiefere Diffusionstiefe als das p-Anodengebiet 4 aufweist. In einem n-Gebiet 3 als einem Ausdehnungsteil des n-Driftgebiets 2 sind eine Randabschlussstruktur 17 und dergleichen gebildet.
  • Auf dem n-Gebiet 3 sind ein Widerstandsgebiet 6, welches so angeordnet ist, dass es mit dem p-Diffusionsgebiet 5 in Kontakt steht, ein Widerstandsrandteil-Gebiet 7, welches so angeordnet ist, dass es mit dem Widerstandsgebiet 6 in Kontakt steht, eine Vielzahl von p-Schutzringgebieten 8, welche so angeordnet sind, dass sie vom Widerstandsrandteil-Gebiet 7 entfernt sind, und ein p-Stoppergebiet 9, welches so angeordnet ist, dass es von den p-Schutzringgebieten 8 entfernt ist, vorgesehen. Jedes in einem n-Halbleitersubstrat 1 gebildete Gebiet ist nicht im n-Driftgebiet 2 und im n-Gebiet 3 als dessen Ausdehnungsteil im n-Halbleitersubstrat 1 gebildet.
  • Darüber hinaus ist die Halbleitervorrichtung 100 mit einer Anodenelektrode 10 versehen, welche so angeordnet ist, dass sie mit dem p-Diffusionsgebiet 5 und dem p-Anodengebiet 4 elektrisch verbunden ist. In den folgenden Erläuterungen wird ein Randteil einer Kontaktoberfläche, in welchem die Anodenelektrode 10 mit einer oberseitigen Oberfläche des p-Anodengebiets 4 oder der damit verbundenen p-Diffusionsschicht verbunden ist, als ein Kontaktrand 30 bezeichnet. Darüber hinaus wird in den folgenden Erläuterungen ein Gebiet vom Kontaktrand 30 durch einen Außenumfangs-Randteil des Widerstandsrandteil-Gebiets 7 in einer Richtung zur Außenrandseite des Chips hin als ein Puffergebiet 18 bezeichnet.
  • Eine der Eigenschaften ist, dass die Halbleitervorrichtung 100 drei oder mehr p-Gebiete mit verschiedenen elektrischen Widerständen (im Folgenden einfach als Widerstände bezeichnet) im Puffergebiet 18 aufweist. In der Halbleitervorrichtung 100 aus Beispiel 1 sind drei Gebiete des p-Diffusionsgebiets 5 mit dem Kontaktrand 30 verbunden, ist das Widerstandsgebiet 6 mit dem p-Diffusionsgebiet an dessen Umfangsseite verbunden und ist das Widerstandsrandteil-Gebiet 7 mit dem Widerstandsgebiet 6 an dessen Umfangsseite verbunden.
  • Dass die Widerstände verschieden sind, bedeutet speziell, dass durch Integrieren der Störstellendichte (des Dotierungsgrads) von der Oberfläche des Halbleitersubstrats in der Tiefenrichtung erhaltene Integraldichten in jedem der drei Gebiete verschieden sind. Darüber hinaus ist ein Schichtwiderstand in jedem der drei Gebiete ein Kehrwert eines durch Multiplizieren einer Ladungsträgerbeweglichkeit (eines Lochs im Fall einer p-Schicht) und der Elementarladung mit der Integraldichte erhaltenen Werts, und deshalb lässt sich sagen, dass die Schichtwiderstände der drei Gebiete verschieden sind. Übrigens können zwei der drei Gebiete den gleichen Widerstand (die Integraldichte, den Schichtwiderstand) haben. Es kann genügen, dass es drei p-Gebiete mit mindestens zwei verschiedenen Arten von Widerstandswerten gibt.
  • Die Halbleitervorrichtung 100 ist mit einem auf dem p-Stoppergebiet 9, den p-Schutzringgebieten 8, dem Widerstandsrandteil-Gebiet 7, dem Widerstandsgebiet 6 und dem n-Gebiet 3 angeordneten Isolierfilm 11 versehen. Darüber hinaus ist die Halbleitervorrichtung 100 mit Schutzringelektroden 12, welche so auf dem Isolierfilm 11 angeordnet sind, dass sie mit den p-Schutzringgebieten 8 elektrisch verbunden sind, und einer Stoppelektrode 13, welche so auf dem p-Stoppergebiet 9 angeordnet ist, dass sie mit diesem elektrisch verbunden ist, versehen. Als den Isolierfilm 11 gibt es einen PSG-(Phosphorglas-)Film, einen Thermooxidfilm (einschließlich eines Feldoxidfilms) und einen Mehrfachfilm aus einem Oxidfilm und dem PSG-Film. Während 1 einen einlagigen Isolierfilm veranschaulicht, kann es genügen, wenn es ein durch Bilden nur des Thermooxidfilms in einem dünneren Bereich und durch Abscheiden des PSG-Films auf dem Thermooxidfilm in einem dickeren Bereich erzielter Verbundfilm ist.
  • Die Halbleitervorrichtung 100 ist mit einem unter dem n-Driftgebiet 2 und dem n-Gebiet 3 als dessen Ausdehnungsteil angeordneten n-Kathodengebiet 15 und einer Kathodenelektrode 16, welche so angeordnet ist, dass sie mit dem n-Kathodengebiet 15 elektrisch verbunden ist, versehen. Kein Diffusionsgebiet ist beim n-Driftgebiet 2 und beim n-Gebiet 3 als dem Ausdehnungsteil im n-Halbleitersubstrat 1 gebildet. Störstellendichten im n-Driftgebiet 2 und im n--Gebiet als dem Ausdehnungsteil sind die gleichen wie eine Störstellendichte im n-Halbleitersubstrat 1 und betragen zum Beispiel ungefähr 1013 cm–3. Die Störstellendichten im n-Driftgebiet 2 und im n--Gebiet 3 als dem Ausdehnungsteil können von der Störstellendichte im n-Halbleitersubstrat 1 verschieden sein.
  • Das p-Anodengebiet 4 kann eine Störstellendichte von zum Beispiel ungefähr 2 × 1016 cm–3 (zum Beispiel 3 × 1015 cm–3 bis 1 × 1017 cm–3) haben und kann eine Diffusionstiefe von zum Beispiel ungefähr 5 μm (zum Beispiel 3 μm bis 7 μm) haben. In diesem Fall beträgt die Integraldichte im p-Anodengebiet 4 ungefähr 4 × 1012 cm–2 (zum Beispiel 4 × 1011 cm–2 bis 3 × 1013 cm–2) und beträgt ein Schichtwiderstand ungefähr 4000 Ω/☐ (zum Beispiel 1000 Ω/☐ bis 30000 Ω/☐), wobei vorausgesetzt wird, dass die Diffusionsverteilung eine Gauß-Verteilung ist.
  • Die p-Schutzringgebiete 8 sind ein p-Gebiet (P+), dessen Störstellendichte hoch ist. Die p-Schutzringgebiete 8 können eine Störstellendichte von zum Beispiel ungefähr 1018 cm–3 bis 1019 cm–3 oder größer haben und können eine Diffusionstiefe von zum Beispiel ungefähr 10 μm (zum Beispiel 7 μm bis 15 μm) haben. In diesem Fall beträgt die Integraldichte in den p-Schutzringgebieten 8 ungefähr 3 × 1014 cm–2 (zum Beispiel, 2 × 1014 cm–2 bis 4 × 1015 cm–2) und beträgt der Schichtwiderstand ungefähr 220 Ω/☐ (zum Beispiel 30 Ω/☐ bis 300 Ω/☐).
  • Das Widerstandsrandteil-Gebiet 7 ist ein p-Gebiet mit der gleichen Störstellendichte und Diffusionstiefe wie denjenigen der p-Schutzringgebiete 8. Dieses Widerstandsrandteil-Gebiet 7 kann als ein Teil der p-Schutzringgebiete 8 betrachtet werden. Das Widerstandsgebiet 6 kann ein p-Gebiet (p) mit einer Störstellendichte von ungefähr 1017 cm–3 (zum Beispiel 3 × 1016 cm–3 bis 3 × 1017 cm–3) und einer Diffusionstiefe von zum Beispiel 7 μm (zum Beispiel 5 μm bis 10 μm) sein. In diesem Fall beträgt die Integraldichte im Widerstandsgebiet 6 ungefähr 2,5 × 1013 cm–2 (zum Beispiel 5 × 1012 cm–2 bis 1 × 1014 cm–2) und beträgt der Schichtwiderstand ungefähr 1100 Ω/☐ (zum Beispiel 400 Ω/☐ bis 3000 Ω/☐).
  • Das p-Diffusionsgebiet 5 ist ein p-Gebiet niedriger Dichte (p). Das p-Diffusionsgebiet 5 kann das p-Gebiet niedriger Dichte (p) mit einer Störstellendichte von zum Beispiel 3 × 1015 cm–3 (zum Beispiel 1015 cm–3 bis 1016 cm–3) und einer Diffusionstiefe von zum Beispiel 10 μm (8 μm oder mehr und 15 μm oder weniger) sein. In diesem Fall beträgt die Integraldichte im p-Diffusionsgebiet 5 ungefähr 1,4 × 1012 cm–2 (zum Beispiel 4 × 1011 cm–2 bis 6 × 1012 cm–2) und beträgt der Schichtwiderstand ungefähr 10000 Ω/☐ (zum Beispiel 2000 Ω/☐ bis 30000 Ω/☐), welche Werte niedriger als die Störstellendichte des Widerstandsgebiets 6 beziehungsweise tiefer als die Tiefe des Widerstandsgebiets 6 sind. Das p-Diffusionsgebiet 5 hat eine Funktion, welche die Injektion der Löcher in das n-Gebiet 3 unterdrückt, um dadurch eine Menge der angehäuften Löcher zu verringern, und folglich die Konzentration des elektrischen Stroms im p-Anodengebiet 4 zur Zeit der Sperrverzögerung mindert.
  • Um einen unterseitigen Teil 5a des p-Diffusionsgebiets 5 eben zu machen, kann die Breite vorzugsweise in einem Bereich von 5 μm bis 50 μm liegen. Bei weniger als 5 μm ist ein Maß an Ebenheit zu gering und wird folglich die Konzentration des elektrischen Stroms an dieser Stelle signifikant. Andererseits wird bei mehr als 50 μm eine Fläche des p-Anodengebiets 4 klein, wird eine Durchlassspannung der Freilaufdiode erhöht. Darüber hinaus kann der Bereich vorzugsweise zwischen 10 μm und 30 μm liegen. In der Halbleitervorrichtung 100 wird angenommen, dass das p-Anodengebiet 4 und ein Teil des p-Diffusionsgebiets 5 bis zum Kontaktrand 30 ein aktiver Teil 14 sind. Darüber hinaus wird angenommen, dass ein Gebiet, in welchem die p-Schutzringgebiete 8, das p-Stoppergebiet 9 und der Isolierfilm 11 gebildet sind, die Randabschlussstruktur 17 ist.
  • In einer rückseitigen Oberfläche des n-Halbleitersubstrats 1 ist ein n-Kathodengebiet 15 hoher Dichte, welches eine Störstellendichte von ungefähr 1018 cm–3 und eine Diffusionstiefe von ungefähr 1 μm hat, unter dem n-Driftgebiet 2 und dem n-Gebiet 3 als dessen Ausdehnungsteil angeordnet. Eine mit dem n-Kathodengebiet 15 elektrisch verbundene Kathodenelektrode 16 ist vorgesehen. Die Kathodenelektrode 16 ist zum Beispiel aus einem dreilagigen Metallfilm aus Ti/Ni/Au gebildet. Die Anodenelektrode 10, die Schutzringelektroden 12 und die Stoppelektrode 13 sind zum Beispiel aus einem Al-Si-Film gebildet.
  • 2 veranschaulicht Ansichten zur Erläuterung des Verhaltens von Löchern in einer Struktur aus 1, wobei (a) eine Ansicht zur Zeit des Unter-Spannung-Setzens ist und (b) eine Ansicht zur Zeit der Sperrverzögerung ist. In 2 ist, obwohl zur Zeit des Unter-Spannung-Setzens eine Anhäufung von Loch-Elektron-Paaren im n-Driftgebiet 2 unter dem aktiven Teil 14 hervorgerufen wird, die Darstellung weggelassen, wie auch in 11. In 2(a) tritt eine Injektion 21 der Löcher aus dem mit dem Widerstandsgebiet 6 in Kontakt stehenden p-Diffusionsgebiet 5 in einem geringeren Maß auf als diejenige aus dem p-Anodengebiet 4. Darüber hinaus tritt die Injektion 21 der Löcher aus dem Widerstandsgebiet 6 vom Kontaktrand 30 zur Seite der Randabschlussstruktur 17 hin in einem geringeren Maß auf.
  • Andererseits tritt die Injektion 21 der Löcher aus dem im innersten Umfang der Randabschlussstruktur 17 vorgesehenen Widerstandsrandteil-Gebiet 7, welches mit einem Außenrandteil 6a des Widerstandsgebiets 6 in Kontakt steht, in einem höheren Maß auf als die Injektion 21 der Löcher aus einem Innenrandteil 6b des Widerstandsgebiets 6, weil die Störstellendichte des Widerstandsrandteil-Gebiet 7 höher ist. Deshalb sind Stellen, wo die Injektion 21 der Löcher in einem hohen Maß auftritt, in den Innenrandteil 6b und den Außenrandteil 6a des Widerstandsgebiets 6 geteilt. Darüber hinaus wird eine Injektion 21a der Löcher aus dem p-Diffusionsgebiet 5 infolge einer niedrigen Störstellendichte unterdrückt. Überdies fungiert das p-Diffusionsgebiet 5 an sich wegen der niedrigen Störstellendichte als ein elektrischen Strom beschränkender Widerstandskörper R. Deshalb wird die Injektion 21a der Löcher aus dem p-Diffusionsgebiet 5, welches mit dem Widerstandsgebiet 6 in Kontakt steht, gegenüber einem Fall, in welchem das p-Diffusionsgebiet 5 nicht vorgesehen ist, unterdrückt, wodurch die Konzentration des elektrischen Stroms unterdrückt wird.
  • In 2(b) werden angehäufte Löcher 22, welche in einem unteren Teil der Randabschlussstruktur 17 angehäuft wurden, zur Zeit der Sperrverzögerung aus dem Widerstandsrandteil-Gebiet 7 und dem Widerstandsgebiet 6 abgezogen. Dieses Abziehen der Löcher (siehe Bezugszeichen 23 in 2(b)) bewirkt eine elektrische Potentialdifferenz, wenn die Löcher sich durch das Widerstandsgebiet 6 zum p-Anodengebiet 4 bewegen, weil Widerstandswerte Rp im Widerstandsrandteil-Gebiet 7 und im Widerstandsgebiet 6 hoch sind. Diese elektrische Potentialdifferenz beträgt ungefähr 100 bis 200 V, obwohl sie vom Widerstand des Widerstandsgebiets 6 abhängt.
  • Deshalb ist eine Menge der abgezogenen Löcher klein (siehe Bezugszeichen 23a in 2(b)) und wird fast die gesamte Anhäufung 22 der angehäuften Löcher in das p-Diffusionsgebiet 5 und das p-Anodengebiet 4 abgezogen. Darüber hinaus ist eine Dichte im p-Diffusionsgebiet 5 niedriger als diejenige im p-Anodengebiet 4 und ist die Diffusionstiefe tiefer als diejenige des p-Anodengebiets 4. Deshalb bewegt sich die Anhäufung 22 der angehäuften Löcher nicht nur zum Kontaktrand 30, sondern auch abgetrennt zum p-Anodengebiet 4 hin, welches weiter innen liegt als das p-Diffusionsgebiet 5. Dieser abgetrennte Fluss mindert die Konzentration des elektrischen Stroms im Kontaktrand 30, wodurch die Sperrverzögerungstoleranz verbessert wird.
  • Nun wird anhand von 16 erläutert, warum ”das separate Fließen” des Sperrverzögerungsstroms verursacht wird. 16 ist eine schematische Ansicht, welche eine Beziehung zwischen Äquipotentiallinien 41 und dem Abziehen der Löcher zur Zeit der Sperrverzögerung (siehe Bezugszeichen 23 in 16) in einem Schnitt einer Diode aus Beispiel 1 veranschaulicht. In der Zeichnung ist nur die Seite niedrigerer Spannung der Äquipotentiallinien 41 speziell veranschaulicht und ist deren Seite höherer Spannung (in der Seite des n-Kathodengebiets 15) weggelassen.
  • Zur Zeit der Sperrverzögerung verläuft eine (einem Verarmungsschicht-Rand entsprechende) Linie, welche auf dem gleichen Potential wie die Anodenelektrode 10 im p-Diffusionsgebiet 5 ist, wegen einer niedrigeren Dichte als derjenigen des p-Anodengebiets 4 flach. Andererseits, wenn das Potential erhöht wird, dehnen sich die Äquipotentiallinien 41 entlang einer Tiefenrichtung aus, weil das p-Diffusionsgebiet 5 tief diffundiert ist. Die Äquipotentiallinien 41 verlaufen nämlich tiefer als das p-Anodengebiet 4 und das Widerstandsgebiet 6. Damit wird ein Potentialgefälle in der näheren Umgebung des pn-Übergangs im p-Diffusionsgebiet 5 sanft. Das elektrische Feld wird nämlich geschwächt. Die Löcher meiden diesen geschwächten Bereich und fallen durch einen Bereich mit dem stark abfallenden Potential hinunter, nämlich in die Seite des p-Anodengebiets 4, weil die Löcher in einem Raumladungsgebiet entlang des Potentialgefälles hinunterlaufen.
  • Überdies ist der Kontaktrand 30 innerhalb des p-Diffusionsgebiets 5 niedriger Dichte angeordnet. Deshalb werden die Löcher durch den hohen Widerstand des p-Diffusionsgebiets 5 beeinflusst und fließen sie folglich vom p-Anodengebiet 4, welches einen niedrigeren Widerstand als das p-Diffusionsgebiet 5 hat, zur Anodenelektrode 10. Der Löcherstrom wird nämlich abgetrennt, so dass er eher zum p-Anodengebiet 4 als zum p-Diffusionsgebiet 5 hin fließt. Übrigens können die drei p-Diffusionsgebiete im Puffergebiet 18 mindestens zwei verschiedene Diffusionstiefen haben, anders als die oben beschriebenen Integraldichten, wodurch die Wirkung des abgetrennten Flusses verstärkt wird.
  • Aus den obigen Gründen konzentrieren sich die Löcher nicht im Kontaktrand 30, sondern fließen sie aus dem p-Anodengebiet 4 in die Anodenelektrode 10, so dass die Konzentration des elektrischen Stroms im Kontaktrand 30 gemindert wird, wodurch der Durchbruch des Elements verhindert wird. Darüber hinaus kann, wie oben beschrieben, durch Vorsehen des p-Diffusionsgebiets 5 die Konzentration des elektrischen Stroms zur Zeit der Sperrverzögerung sowie zur Zeit des Unter-Spannung-Setzens verhindert werden. Infolgedessen kann die eine hohe Sperrverzögerungstoleranz aufweisende Halbleitervorrichtung 100 produziert werden.
  • Beispiel 2
  • 3 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 200 gemäß Beispiel 2 der vorliegenden Erfindung. Ein Unterschied zu Beispiel 1 besteht darin, dass ein p-Gebiet 25 hoher Dichte (p+), dessen Diffusionstiefe flach ist, auf dem p-Diffusionsgebiet 5 und dem p-Anodengebiet 4 gebildet ist. Wenn eine Oberflächendichte des p-Diffusionsgebiets 5 niedrig ist, wird ein ohmscher Kontakt zur Anodenelektrode 10 schwierig, so dass ein Kontaktwiderstand erhöht wird. Wenn der Kontaktwiderstand erhöht wird, geht eine Menge der aus dem p-Diffusionsgebiet 5 abgezogenen Löcher zurück und erfolgt das Abziehen der Löcher folglich hauptsächlich im p-Anodengebiet 4. Dann tritt die Konzentration des elektrischen Stroms im p-Diffusionsgebiet 4 auf, was zum Durchbruch des Elements führt.
  • Um dies zu verhindern, ist es als eine Gegenmaßnahme bevorzugt, das p-Gebiet 25 vorzusehen, welches eine höhere Störstellendichte und eine flachere Diffusionstiefe als das p-Diffusionsgebiet 5 hat, um den Kontaktwiderstand zur Anodenelektrode 10 zu verringern, während die Störstellendichte im p-Diffusionsgebiet 5 niedrig gehalten wird. Durch Vorsehen des p-Gebiets 25 nimmt eine Menge der abgezogenen Löcher im p-Diffusionsgebiet 5 zu und wird folglich die Konzentration des elektrischen Stroms im p-Anodengebiet verbessert, wodurch der Durchbruch des Elements verhindert wird.
  • Übrigens können, obwohl in Beispiel 1 und Beispiel 2 die Störstellendichten der p-Schutzringgebiete 8 höher sind und die Störstellendichte des p-Diffusionsgebiets 5 niedriger ist, die Störstellendichten der p-Schutzringgebiete 8 an die Störstellendichte des p-Diffusionsgebiets 5 angeglichen werden. Wenn auf eine solche Weise angeglichen wird, können beide gleichzeitig gebildet werden, so dass die Herstellungskosten der Halbleitervorrichtungen 100, 200 gesenkt werden können.
  • Beispiel 3
  • 4 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 300 gemäß Beispiel 3 der vorliegenden Erfindung. Die Halbleitervorrichtung 300 unterscheidet sich in den folgenden zwei Punkten von Beispiel 1. Ein erster Punkt ist, dass ein Widerstandsgebiet 26, welches eine tiefere Diffusionstiefe als das Widerstandsgebiet 6 und das p-Anodengebiet 4 und eine flachere Diffusionstiefe als die p-Schutzringgebiete 8 hat, so angeordnet ist, dass es mit dem Widerstandsrandteil-Gebiet 7 und dem p-Anodengebiet 4 in Kontakt steht. Ein zweiter Punkt ist, dass ein Randteil einer Stelle, wo das p-Anodengebiet 4 mit der Anodenelektrode 10 in Kontakt steht, vom Widerstandsgebiet 26 ferngehalten wird (vertieft ist). In 4 ist der Isolierfilm 11 als ein zweilagiger Isolierfilm aus dem PSG-Film 11b aus einem Phosphorglas und dem Thermooxidfilm 11a veranschaulicht.
  • Das Puffergebiet 18 in Beispiel 3 hat die drei verschiedenen Widerstandsgebiete. Ein erstes Widerstandsgebiet ist das p-Anodengebiet 4, welches sich um eine Strecke T vom Kontaktrand 30 zum Außenrand des Chips hin ausdehnt (oder ab diesem vertieft ist). Ein zweites Widerstandsgebiet ist das Widerstandsgebiet 26, welches mit dem Ausdehnungsteil des p-Anodengebiets 4 verbunden ist. Ein drittes Widerstandsgebiet ist das Widerstandsrandteil-Gebiet 7, welches mit der Außenumfangsseite des Widerstandsgebiets 26 verbunden ist.
  • Indem man das Widerstandsgebiet 26 tiefer als die Diffusionstiefe des p-Anodengebiets 4 macht, vergrößert man eine Menge der abgezogenen Löcher im Widerstandsgebiet 26, so dass das Abziehen der Löcher, einschließlich des p-Anodengebiets 4, gleichmäßig wird. Darüber hinaus wird, wenn die Oberflächen-Störstellendichte des Widerstandsgebiets 26 die gleiche wie die Oberflächen-Störstellendichte des Widerstandsgebiets 6 ist, ein Widerstandswert Rp1 des Widerstandsgebiets 26 kleiner als der Widerstandswert Rp (siehe 3) des Widerstandsgebiets 6, weil die Diffusionstiefe des Widerstandsgebiets 26 tiefer als die Diffusionstiefe des Widerstandsgebiets 6 ist.
  • Die Integraldichten des p-Anodengebiets 4 und des Widerstandsgebiets 26 sind nämlich verschieden. Das Widerstandsrandteil-Gebiet 7 hat eine Konzentration so hoch wie und eine Diffusionstiefe so tief wie die p-Schutzringgebiete 8, so dass der Widerstandswert desselben niedriger wird. Infolgedessen wird die Löcherabziehwirkung im Widerstandsgebiet 26 starker als im Widerstandsgebiet 6 gesteigert, so dass das Abziehen der Löcher, einschließlich des p-Anodengebiets 4, gleichmäßig wird.
  • Übrigens kann die Diffusionstiefe des Widerstandsgebiets 26 so eingestellt werden, dass sie die gleiche wie diejenige des Widerstandsgebiets 6 ist. Wenn sie genauso wie diejenige des Widerstandsgebiets 6 eingestellt wird, wird die Diffusionstiefe des Widerstandsgebiets 26 jedoch tiefer als diejenige des p-Anodengebiets 4 gemacht. In dieser Elementkonfiguration fungiert ein Außenumfangsteil des p-Anodengebiets 4, welcher nicht mit der Anodenelektrode 10 in Kontakt steht, als ein Widerstandskörper Ra. Eine vertiefte Stelle 27 des p-Anodengebiets 4, welche ab dem Widerstandsgebiet 26 vertieft ist, funktioniert nämlich wie beim p-Diffusionsgebiet 5 der Beispiele 1 und 2.
  • Nun wird anhand von 17 erläutert, warum eine Diode aus Beispiel 3 die Konzentration des elektrischen Stroms im Kontaktrand 30 mindern kann. 17 ist eine schematische Ansicht, welche eine Beziehung zwischen Äquipotentiallinien 41 und dem Abziehen der Löcher zur Zeit der Sperrverzögerung (siehe Bezugszeichen 23 in 17) im Schnitt der Diode aus Beispiel 3 veranschaulicht. In der Zeichnung ist nur die Seite niedrigerer Spannung der Äquipotentiallinien 41 speziell veranschaulicht und ist deren Seite höherer Spannung (in der Seite des n-Kathodengebiets 15) weggelassen.
  • Die Äquipotentiallinien 41 werden zur Zeit der Sperrverzögerung zum n-Driftgebiet 2 im Widerstandsgebiet 26 hin, welches eine tiefere Diffusionstiefe als das p-Anodengebiet 4 hat, hinausgedrückt. Wie es bei Beispiel 1 der Fall ist, sind nämlich die Äquipotentiallinien 41 in der näheren Umgebung des Grenzbereichs zwischen dem p-Anodengebiet 4 und dem Widerstandsgebiet 26 in größeren Abständen verteilt, wodurch das Potentialgefälle gemindert wird. Infolgedessen wird das Abziehen der Löcher (siehe Bezugszeichen 23 in 17) eher zum p-Anodengebiet 4 als zum Kontaktrand 30 hin abgetrennt. Überdies wird die Konzentration des elektrischen Stroms im Kontaktrand 30 abgewendet, weil der Kontaktrand 30 vom Grenzbereich zwischen dem p-Anodengebiet 4 und dem Widerstandsgebiet 26 ab vertieft ist. Damit konzentrieren sich die Löcher nicht im Kontaktrand 30, sondern fließen sie aus dem p-Anodengebiet 4 in die Anodenelektrode, so dass die Konzentration des elektrischen Stroms im Kontaktrand 30 gemindert wird, wodurch der Durchbruch des Elements verhindert wird. Durch Einstellen einer Breite der vertieften Stelle 27 (ein Vertiefungsbetrag wird als T angenommen) auf einen angemessenen Wert wird die Konzentration des elektrischen Stroms im p-Anodengebiet 4 zur Zeit der Sperrverzögerung unterdrückt, wodurch der Durchbruch des Elements verhindert wird.
  • Nun wird eine Beziehung zwischen dem Vertiefungsbetrag T und einer elektrischen Feldstärke E erläutert. 5 ist eine Ansicht, welche die Beziehung zwischen dem Vertiefungsbetrag des Anodenkontakts und der elektrischen Feldstärke veranschaulicht. Für E auf einer senkrechten Achse wurde ein willkürlicher Maßstab gewählt. Die elektrische Feldstärke E ist eine elektrische Feldstärke zur Zeit der Sperrverzögerung. Obwohl die elektrische Feldstärke, welche den Durchbruch des Elements bewirkt, in der Ansicht außerhalb eines Bereichs liegt, sollte sie innerhalb des veranschaulichten Bereichs der Erfindung liegen, um eine hohe Zuverlässigkeit sicherzustellen. Es ist nämlich vorzuziehen, den Vertiefungsbetrag T in einem Bereich von 2 μm bis 35 μm einzustellen. Bei Verlassen dieses Bereichs wird die elektrische Feldstärke erhöht, so dass es schwierig wird, eine hohe Zuverlässigkeit zu erreichen. Darüber hinaus liegt ein eher vorzuziehender Bereich zwischen 3 μm und 10 μm.
  • Wie oben können die drei p-Diffusionsgebiete im Puffergebiet 18 mindestens zwei verschiedene Diffusionstiefen haben, anders als die integrierte Dichte, und selbst damit kann die Wirkung des abgetrennten Flusses weiter gesteigert werden.
  • Beispiel 4
  • 6 ist eine das Wesentliche zeigende Schnittansicht einer Halbleitervorrichtung 400 gemäß Beispiel 4 der vorliegenden Erfindung. Unterschiede zu Beispiel 1 und Beispiel 2 liegen darin, dass das p-Diffusionsgebiet 5 entfernt ist und ein p-Diffusionsgebiet 28 hoher Dichte in der näheren Umgebung der Mitte des Widerstandsgebiets 6 angeordnet ist. Dieses p-Diffusionsgebiet 28 hoher Dichte hat eine höhere Störstellendichte und eine tiefere Diffusionstiefe als das Widerstandsgebiet 6. Die Konzentration des elektrischen Stroms wird gemindert, wodurch der Durchbruch des Elements verhindert wird, weil dieses p-Diffusionsgebiet 28 hoher Dichte gestattet, dass die angehäuften Löcher wirksam abgezogen werden.
  • Übrigens kann dieses p-Diffusionsgebiet 28 hoher Dichte nach Belieben angeordnet werden, solange es innerhalb des Widerstandsgebiets 6 liegt. Darüber hinaus kann das zwischen dem p-Diffusionsgebiet 28 und dem p-Anodengebiet 4 angeordnete Widerstandsgebiet 6 gleichzeitig mit dem p-Anodengebiet 4 gebildet werden, wodurch die Störstellendichten und die Diffusionstiefen ausgeglichen werden. Überdies wird das gesamte Widerstandsgebiet 6 gleichzeitig mit dem p-Anodengebiet 4 gebildet, wodurch die Störstellendichten und die Diffusionstiefen ausgeglichen werden. In diesen Fällen wird der Herstellungsprozess vereinfacht, wodurch die Herstellungskosten gesenkt werden.
  • Das Puffergebiet 18 in Beispiel 4 hat ebenfalls die drei verschiedenen Widerstandsgebiete. Ein erstes Widerstandsgebiet ist das Widerstandsgebiet 6, in welches sich das p-Anodengebiet 4 vom Kontaktrand 30 in der Richtung zur Außenrandseite des Chips hin ausdehnt. Ein zweites Widerstandsgebiet ist das p-Diffusionsgebiet 28, welches mit dem Ausdehnungsteil des p-Anodengebiets 4 verbunden ist. Ein drittes Widerstandsgebiet ist das Widerstandsgebiet 6, welches das gleiche wie das erste Widerstandsgebiet ist. In diesem Fall hat das Puffergebiet 18 zwei verschiedene Widerstandswerte, den einen im Widerstandsgebiet 6, welches die gleiche Dichte wie das p-Anodengebiet 4 hat, und den anderen im p-Diffusionsgebiet 28.
  • Nun wird anhand von 18 erläutert, warum eine Diode aus Beispiel 4 die Konzentration des elektrischen Stroms im Kontaktrand 30 mindern kann. 18 ist eine schematische Ansicht, welche eine Beziehung zwischen Äquipotentiallinien 41 und dem Abziehen der Löcher zur Zeit der Sperrverzögerung (siehe Bezugszeichen 23 in 18) im Schnitt der Diode aus Beispiel 4 veranschaulicht. In der Zeichnung ist nur die Seite niedrigerer Spannung der Äquipotentiallinien 41 speziell veranschaulicht und ist deren Seite höherer Spannung (in der Seite des n-Kathodengebiets 15) weggelassen.
  • Die Äquipotentiallinien 41 werden zur Zeit der Sperrverzögerung zum n-Driftgebiet 2 im p-Diffusionsgebiet 28 hin, welches eine tiefere Diffusionstiefe als das p-Anodengebiet 4 und das Widerstandsgebiet 6 hat, hinausgedrückt. Wie es bei Beispiel 1 der Fall ist, sind nämlich die Äquipotentiallinien 41 in der näheren Umgebung des Grenzbereichs zwischen dem Widerstandsgebiet 6 und dem p-Diffusionsgebiet 28 in größeren Abständen verteilt, wodurch das Potentialgefälle gemindert wird. Infolgedessen wird das Abziehen 23 der Löcher eher zur p-Anode 4 als zum Kontaktrand 30 hin abgetrennt. Damit konzentrieren sich die Löcher nicht im Kontaktrand 30, sondern fließen sie aus dem p-Anodengebiet 4 in die Anodenelektrode 10, so dass die Konzentration des elektrischen Stroms im Kontaktrand 30 gemindert wird, wodurch der Durchbruch des Elements verhindert wird.
  • Darüber hinaus kann das p-Diffusionsgebiet 28 die Wirkung des abgetrennten Flusses steigern, wenn es eher in der Seite des p-Anodengebiets 4 als in der Mitte des Widerstandsgebiets 6 entlang der Richtung zum Außenrand des Chips hin gebildet ist. Überdies können, wie oben beschrieben, die drei p-Diffusionsgebiete des Puffergebiets 18 mindestens zwei verschiedene Diffusionstiefen haben, anders als die Integraldichte, wodurch die Wirkung des abgetrennten Flusses weiter gesteigert wird.
  • Zum Beispiel gibt es hinsichtlich der Konfiguration um das p-Anodengebiet 4 der Halbleitervorrichtungen 100 bis 400 in den Beispielen 1 bis 4 herum Konfigurationen wie folgt. 7 veranschaulicht das Wesentliche zeigende schematische Ansichten des p-Anodengebiets 4 um die Halbleitervorrichtungen 100 bis 400 der Beispiele 1 bis 4 herum. Hier sind acht Arten von Beispielen veranschaulicht.
    • (1) Ein p-Anodengebiet 31, dessen Störstellendichte niedrig ist, ist auf dem n-Driftgebiet 2 angeordnet, und auf dessen Oberseite ist die Anodenelektrode 10 angeordnet ((a) in der Zeichnung).
    • (2) Ein p-Gebiet 32 hoher Dichte, dessen Diffusionstiefe flach ist, ist vollständig auf dem p-Anodengebiet 31 von (1) angeordnet, und auf dessen Oberseite ist die Anodenelektrode 10 angeordnet. Dieses durch eine fette Linie angedeutete p-Gebiet 32 entspricht dem in 3 veranschaulichten p-Gebiet 25 ((b) in der Zeichnung).
    • (3) Das p-Gebiet 32 von (2) ist eher selektiv als vollständig auf dem p-Anodengebiet 31 angeordnet ((c) in der Zeichnung).
    • (4) Ein p-Gebiet 33 hoher Dichte ist selektiv innerhalb des p-Anodengebiets 31 von (1) angeordnet ((d) in der Zeichnung).
    • (5) Das p-Anodengebiet 31 ist durch ein p-Anodengebiet 34 ersetzt, dessen Störstellendichte höher ist und dessen Diffusionstiefe flacher ist ((e) in der Zeichnung).
    • (6) Das p-Gebiet 32 hoher Dichte, dessen Diffusionstiefe flacher ist, ist vollständig auf dem p-Anodengebiet 34 von (5) angeordnet, und auf dessen Oberseite ist die Anodenelektrode 10 angeordnet ((f) in der Zeichnung).
    • (7) Das p-Anodengebiet 34 von (5) ist selektiv angeordnet ((g) in der Zeichnung).
    • (8) Das p-Gebiet 32 hoher Dichte, dessen Diffusionstiefe flacher ist, ist vollständig unter der Anodenelektrode 10 von (7) angeordnet ((h) in der Zeichnung).
  • Industrielle Anwendungsmöglichkeiten
  • Wie oben ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung in einem Leistungshalbleitermodul brauchbar.
  • Bezugszeichenliste
  • 1
    n-Halbleitersubstrat
    2
    n-Driftgebiet
    3
    n-Gebiet
    4, 54
    p-Anodengebiet
    5, 28
    p-Diffusionsgebiet
    5a
    unterseitiger Teil
    6, 26, 56
    Widerstandsgebiet
    6a
    Außenrandteil
    6b
    Innenrandteil
    7
    Widerstandsrandteil-Gebiet
    8
    p-Schutzringgebiet
    9
    p-Stoppergebiet
    10, 60
    Anodenelektrode
    11
    Isolierfilm
    11a
    Thermooxidfilm
    11b
    PSG-Film
    12
    Schutzring-Elektrode
    13
    Stoppelektrode
    14, 64
    aktiver Teil
    15
    n-Kathodengebiet
    16
    Kathodenelektrode
    17, 67
    Randabschlussstruktur
    18
    Puffergebiet
    21, 21a, 71
    Lochinjektion
    22
    Anhäufung von Löchern
    23, 23a, 73
    Abziehen von Löchern
    25
    p-Gebiet
    27
    vertiefte Stelle
    30
    Kontaktrand
    31
    p-Anodengebiet
    32, 33
    p-Gebiet
    34
    p-Anodengebiet
    41
    Äquipotentiallinien
    57
    Ausdehnungsrandteil-Gebiet
    68
    Ausdehnungsstruktur
    87
    IGBT
    88
    Freilaufdiode
    100, 200, 300, 400
    Halbleitervorrichtung
    W, T
    Breite
    R, Ra
    Widerstandskörper
    Rp, Rp1
    Widerstandswert

Claims (11)

  1. Halbleitervorrichtung, enthaltend: ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp; ein aktives Gebiet, welches auf einer ersten Hauptoberfläche des Halbleitersubstrats gebildet ist und einen elektrischen Hauptstrom hindurchfließen lässt; eine Randabschlussstruktur, welche so angeordnet ist, dass sie das aktive Gebiet umgibt; ein erstes Halbleitergebiet von einem zweiten Leitfähigkeitstyp, wobei das erste Halbleitergebiet im aktiven Gebiet gebildet ist; eine Vielzahl von zweiten Halbleitergebieten vom zweiten Leitfähigkeitstyp, wobei die zweiten Halbleitergebiete die Randabschlussstruktur bilden; eine erste Hauptelektrode, welche auf der ersten Hauptoberfläche gebildet und mit dem ersten Halbleitergebiet elektrisch verbunden ist; ein drittes Halbleitergebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Halbleitergebiet ein mit einem zwischen dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet liegenden Isolierfilm in einer Tiefenrichtung von der ersten Hauptelektrode ferngehaltenes Widerstandsgebiet ist; und zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp, von dem dritten Halbleitergebiet verschieden, wobei die Diffusionsgebiete verschiedene Widerstände haben und in einer oberseitigen Oberfläche des Halbleitersubstrats in einer Richtung zu einem von einem Außenumfangs-Randteil, mit welchem die erste Hauptelektrode in Kontakt steht, weiter entfernten Außenumfang hin gebildet sind.
  2. Halbleitervorrichtung nach Anspruch 1, bei welcher eines des dritten Halbleitergebiets und der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp mit dem ersten Halbleitergebiet verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei welcher eine Diffusionstiefe mindestens eines Gebiets des dritten Halbleitergebiets und der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp tiefer als eine Diffusionstiefe der übrigen Gebiete und tiefer als eine Diffusionstiefe des ersten Halbleitergebiets ist.
  4. Halbleitervorrichtung nach Anspruch 1, bei welcher ein erstes Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein viertes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das vierte Halbleitergebiet, in Verbindung mit diesen stehend, zwischen dem dritten Halbleitergebiet und dem ersten Halbleitergebiet liegt; ein zweites Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein fünftes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das fünfte Halbleitergebiet eine höhere Störstellendichte und eine tiefere Diffusionstiefe als das dritte Halbleitergebiet in der Seite des zweiten Halbleitergebiets aufweist; eine Diffusionstiefe des vierten Halbleitergebiets tiefer als eine Diffusionstiefe des dritten Halbleitergebiets ist; und eine Störstellendichte im vierten Halbleitergebiet niedriger als eine Störstellendichte des dritten Halbleitergebiets ist.
  5. Halbleitervorrichtung nach Anspruch 4, bei welcher eine Breite des fünften Halbleitergebiets in der Richtung zum Außenumfang hin 5 μm oder mehr und 50 μm oder weniger beträgt.
  6. Halbleitervorrichtung nach Anspruch 1, bei welcher eine Integraldichte entlang einer Tiefenrichtung im dritten Halbleitergebiet höher als die Störstellendichte im ersten Halbleitergebiet ist; ein erstes Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein fünftes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das fünfte Halbleitergebiet eine tiefere Diffusionstiefe und eine höhere Störstellendichte als das dritte Halbleitergebiet aufweist und mit einer Außenumfangsseite des dritten Halbleitergebiets verbunden ist; und ein zweites Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein Teil ist, in welchen sich das erste Halbleitergebiet vom Außenumfangs-Randteil der ersten Hauptelektrode in der Richtung zum Außenumfang hin ausdehnt und welcher mit dem dritten Halbleitergebiet verbunden ist.
  7. Halbleitervorrichtung nach Anspruch 6, bei welcher eine Länge des Ausdehnungsteils des ersten Halbleitergebiets 2 μm oder mehr und weniger als 50 μm beträgt.
  8. Halbleitervorrichtung nach Anspruch 1, bei welcher das dritte Halbleitergebiet ein Teil ist, in welchen sich das erste Halbleitergebiet vom Außenumfangs-Randteil der ersten Hauptelektrode in der Richtung zum Außenumfang hin ausdehnt; ein erstes Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein fünftes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das fünfte Halbleitergebiet eine tiefere Diffusionstiefe und eine höhere Störstellendichte als das dritte Halbleitergebiet aufweist und mit einer Außenumfangsseite des dritten Halbleitergebiets verbunden ist; ein zweites Diffusionsgebiet der zwei oder mehr Diffusionsgebiete vom zweiten Leitfähigkeitstyp ein sechstes Halbleitergebiet vom zweiten Leitfähigkeitstyp ist, wobei das sechste Halbleitergebiet so angeordnet ist, dass es von einer oberseitigen Oberfläche des dritten Halbleitergebiets, welche mit dem Isolierfilm in Kontakt steht, durch das dritte Halbleitergebiet verläuft; und eine Störstellendichte im sechsten Halbleitergebiet höher als die Störstellendichte im dritten Halbleitergebiet ist.
  9. Halbleitervorrichtung nach Anspruch 8, bei welcher die Störstellendichte und die Diffusionstiefe des zwischen dem ersten Halbleitergebiet und dem sechsten Halbleitergebiet angeordneten dritten Halbleitergebiets die gleichen wie die Störstellendichte beziehungsweise die Diffusionstiefe des ersten Halbleitergebiets sind.
  10. Halbleitervorrichtung nach Anspruch 8, bei welcher die Störstellendichte und die Diffusionstiefe des dritten Halbleitergebiets die gleichen wie die Störstellendichte beziehungsweise die Diffusionstiefe des ersten Halbleitergebiets sind.
  11. Halbleitervorrichtung nach Anspruch 1, bei welcher ein Sperrverzögerungsstrom zu einer weiter innen als der Außenumfangs-Randteil der ersten Hauptelektrode liegenden Umfangsseite hin abgetrennt wird, indem das Diffusionsgebiet vom zweiten Leitfähigkeitstyp vorgesehen wird.
DE112014001529.6T 2013-03-21 2014-03-14 Halbleitervorrichtung Pending DE112014001529T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013058528 2013-03-21
JP2013-058528 2013-03-21
PCT/JP2014/057012 WO2014148400A1 (ja) 2013-03-21 2014-03-14 半導体装置

Publications (1)

Publication Number Publication Date
DE112014001529T5 true DE112014001529T5 (de) 2015-12-24

Family

ID=51580083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001529.6T Pending DE112014001529T5 (de) 2013-03-21 2014-03-14 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9450110B2 (de)
JP (1) JP6103038B2 (de)
CN (1) CN104969359B (de)
DE (1) DE112014001529T5 (de)
WO (1) WO2014148400A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160020279A1 (en) * 2014-07-18 2016-01-21 International Rectifier Corporation Edge Termination Using Guard Rings Between Recessed Field Oxide Regions
JP6597102B2 (ja) 2015-09-16 2019-10-30 富士電機株式会社 半導体装置
JP7260682B2 (ja) * 2017-03-16 2023-04-18 ローム株式会社 半導体装置
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7257912B2 (ja) * 2019-08-01 2023-04-14 三菱電機株式会社 半導体装置
CN116195067A (zh) 2021-09-29 2023-05-30 丹尼克斯半导体有限公司 半导体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185474B2 (ja) * 1993-05-18 2001-07-09 株式会社日立製作所 半導体装置
US5969400A (en) 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
JP2000150859A (ja) * 1998-11-18 2000-05-30 Meidensha Corp ダイオード
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP4469584B2 (ja) 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2005340528A (ja) 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP5092610B2 (ja) 2007-08-01 2012-12-05 トヨタ自動車株式会社 半導体装置
JP2009164486A (ja) * 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
JP5003598B2 (ja) * 2008-06-05 2012-08-15 富士電機株式会社 半導体装置
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP5605230B2 (ja) * 2011-01-14 2014-10-15 トヨタ自動車株式会社 半導体装置
JP2012186318A (ja) * 2011-03-05 2012-09-27 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
EP2725623B1 (de) * 2011-09-08 2019-10-30 Fuji Electric Co., Ltd. Halbleiterbauelement
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
JP6029411B2 (ja) * 2012-10-02 2016-11-24 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN104969359B (zh) 2017-10-17
CN104969359A (zh) 2015-10-07
US20150349144A1 (en) 2015-12-03
WO2014148400A1 (ja) 2014-09-25
US9450110B2 (en) 2016-09-20
JPWO2014148400A1 (ja) 2017-02-16
JP6103038B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
EP2740155B1 (de) Super-junction-schottky-pin-diode
DE102017104716B4 (de) Schaltvorrichtung
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112014001529T5 (de) Halbleitervorrichtung
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE202012013723U1 (de) Halbleiterbauteil
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102008040892A1 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE112011100533T5 (de) Halbleitervorrichtung
DE102013219499B4 (de) Halbleitervorrichtung
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102019215127A1 (de) Halbleitervorrichtung
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE112017004153T5 (de) Halbleitervorrichtung
WO2013079304A1 (de) Hochspannungs-trench-junction-barrier-schottkydiode
EP0760528A2 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE102016109643B4 (de) Halbleitereinrichtung
DE112015006098T5 (de) Leistungshalbleiterelement und Leistungshalbleitermodul, welches dieses verwendet
DE112011105029T5 (de) Halbleitervorrichtung
EP1116276B1 (de) Halbleiterbauelement mit feldformungsgebieten
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication