CN87100967A - 深区pn结二极管 - Google Patents
深区pn结二极管 Download PDFInfo
- Publication number
- CN87100967A CN87100967A CN 87100967 CN87100967A CN87100967A CN 87100967 A CN87100967 A CN 87100967A CN 87100967 CN87100967 CN 87100967 CN 87100967 A CN87100967 A CN 87100967A CN 87100967 A CN87100967 A CN 87100967A
- Authority
- CN
- China
- Prior art keywords
- layer
- junction
- zone
- deep
- dark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体二极管,其采用深区PN结的结构形式,以耐溶金属为接触电极并选用了钛、铬、银三层金属化系统。用氧化置换反应刻蚀电极。在高真空中进行热处理,使钛与二氧化硅反应形成陶瓷状的化合物。由于采用体内PN结结构,消除了表面影响,在高温下基本上防止了PN结的退化和穿通。
Description
本发明涉及到一种半导体二极管,其结构是在深N+层、深P+层中形成PN结及选用耐熔金属为电极接触金属的二极管芯片,用双端柱引线挟持,熔封于玻璃壳中。
通常的二极管芯片结构如图1所示。其中1为N+硅片衬底,2为N外延层,3为P+层,4为二氧化硅,5为钛或者铬或者金,6为银电极,7为金层,8为银层,9为背面电极。在N型外延层2上选择扩散硼,得到P+层3并形成PN结,在P+层3上刻蚀窗口,溅射或蒸发一层钛或者金、铬金属层5,再镀银加厚,用酸法刻蚀出凸状电极6,在外延片的背面N+层1上蒸金层7、银层8形成电极9,然后将上述的芯片用双端柱引线夹持,放入玻璃壳中,重锤压接在650℃左右的温度中熔封,形成半导体二极管。
这种二极管有以下的不足之处:由于金-硅合金的合金温度约380℃,而玻璃熔封温度为650℃,用金作为接触金属易引起PN结的退化或穿通,降低了产品的耐破坏量。(b)当PN结较浅(1.5μ以内)而以钛做为接触金属时,同样可使PN结退化或者穿通。此外,由于钛与银的膨胀系数相差较大,高温处理后会增大接触电阻,以致于电极脱落。(c)当以铬作为接触金属时,在硅-铬界面易产生氧化物,且在高温下硅/铬/银相互扩散,增大接触电阻。
本发明为克服以上的不足,提供一种具有耐高温、电极与硅片之间接触性能好、反向耐破坏量大的半导体二极管及其制造方法。
图2是本发明的深区PN结二极管芯片的示意图。下面结合图2描述本发明的实施例。
在N型硅片1上选择扩散磷,形成5~6μ的深N+层2,然后分别选择扩散硼形成3~4μ深的P层3和P+层4,P+层4埋在P层3内,这样由深N+层2与P+层4组成了PN结。然后,利用光刻技术,刻蚀出规定的窗口,在窗口处按顺序蒸发一层钛→铬→银,分别形成了接触金属钛层6、过渡金属铬层7及银层,将银层电镀加厚6~7μ,用氧化置换反应刻蚀出凸状电极8。N硅片1的背面利用蒸发形成镍层9、银层10,由镍层9、银层10构成背面电极11。将芯片置放于700~800℃的高真空中热处理40~140分钟后,用双端柱引线挟持,放入玻璃壳中,重锤压接,用650℃以上的温度熔封。
本实施例可得以下结果:
(a)由于采用了体内PN结结构,消除了表面影响,引线孔落在深P区,在高温下完全防止了PN结的退化和穿通,提高了二极管的耐破坏量。
(b)接触金属钛主要在P+层表面的二氧化硅上,经高温处理后使钛与二氧化硅反应形成陶瓷状的化合物,增强了电极的牢固度。
(c)利用了钛/铬/银三层金属化系统,使铬成为过渡金属,防止硅-铬界面的氧化,减小了接触电阻。
(d)利用氧化置换反应刻蚀的方法,避免了酸性刻蚀引起电极不牢的缺陷。
Claims (5)
1、一种深区PN结二极管,其特征是在芯片的深N+层2、深P+层4中形成PN结。
2、根据权利要求1所述的深区PN结二极管,其特征是深P层3的深度为3~4μ,深N+层2的深度为5~6μ。
3、根据权利要求1所述的深区PN结二极管,其特征是接触金属钛层6与深P层3相接触,过渡金属铬层7在钛金属层6和银电极8之间。
4、适用于权利要求1、2、3所述的深区PN结二极管的制造工艺,其特征在于用氧化置换反应刻蚀电极8。
5、适用于权利要求1、2、3所述的深区PN结二极管的制造工艺,其特征在于刻蚀电极8后的芯片在700~800℃的高真空中热处理40~140分钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 87100967 CN87100967A (zh) | 1987-02-24 | 1987-02-24 | 深区pn结二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 87100967 CN87100967A (zh) | 1987-02-24 | 1987-02-24 | 深区pn结二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN87100967A true CN87100967A (zh) | 1987-11-11 |
Family
ID=4813086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 87100967 Pending CN87100967A (zh) | 1987-02-24 | 1987-02-24 | 深区pn结二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN87100967A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254819A (zh) * | 2011-02-25 | 2011-11-23 | 陈自雄 | 低栅容金属氧化物半导体p-n结二极管结构及其制作方法 |
-
1987
- 1987-02-24 CN CN 87100967 patent/CN87100967A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254819A (zh) * | 2011-02-25 | 2011-11-23 | 陈自雄 | 低栅容金属氧化物半导体p-n结二极管结构及其制作方法 |
CN102254819B (zh) * | 2011-02-25 | 2014-07-09 | 陈自雄 | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4322571A (en) | Solar cells and methods for manufacture thereof | |
US5011782A (en) | Method of making passivated antireflective coating for photovoltaic cell | |
US4703553A (en) | Drive through doping process for manufacturing low back surface recombination solar cells | |
US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
JPWO2009157079A1 (ja) | 太陽電池セルの製造方法 | |
EP0226091A3 (en) | Semiconductor isolation using trenches and oxidation of anodized silicon sublayer | |
US4398344A (en) | Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface | |
US6184564B1 (en) | Schottky diode with adjusted barrier height and process for its manufacture | |
JP2989373B2 (ja) | 光電変換装置の製造方法 | |
CN87100967A (zh) | 深区pn结二极管 | |
CA1236224A (en) | Multilayer ohmic contact for p-type semiconductor and method for making same | |
US3963523A (en) | Method of manufacturing semiconductor devices | |
KR100416740B1 (ko) | 후면 부분소결형 실리콘 태양전지의 제조방법 | |
EP0127089B1 (en) | Semiconductor device having first and second electrodes and method of producing the same | |
JPS6024074A (ja) | ヒ化ガリウム半導体デバイスおよびその製造方法 | |
JP2958203B2 (ja) | 太陽電池素子の製造方法 | |
CN115064589A (zh) | 功率模组肖特基二极管芯片结构及制备方法 | |
US3457467A (en) | Heterojunction solar cell with shorted substrate | |
US6531715B1 (en) | Multilayer contact electrode for compound semiconductors and production method thereof | |
CN220138323U (zh) | 一种增加结深的肖特基二极管 | |
US3254389A (en) | Method of making a ceramic supported semiconductor device | |
CN220138322U (zh) | 一种增加bpsg层的肖特基二极管 | |
US3536965A (en) | Metallic contact and interconnection system for semiconductor devices | |
US3949120A (en) | Method of making high speed silicon switching diodes | |
US5946586A (en) | Method of manufacturing a glass-covered semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
C10 | Entry into substantive examination | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |