CN104538299B - 沟槽超级势垒整流器的制造方法 - Google Patents
沟槽超级势垒整流器的制造方法 Download PDFInfo
- Publication number
- CN104538299B CN104538299B CN201410748614.8A CN201410748614A CN104538299B CN 104538299 B CN104538299 B CN 104538299B CN 201410748614 A CN201410748614 A CN 201410748614A CN 104538299 B CN104538299 B CN 104538299B
- Authority
- CN
- China
- Prior art keywords
- groove
- oxide layer
- trench
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000006396 nitration reaction Methods 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 230000001413 cellular effect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 4
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 230000000717 retained effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 11
- 230000006872 improvement Effects 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种沟槽超级势垒整流器的制造方法，包括步骤：形成ONO层；采用光刻刻蚀形成宽度不同的第一沟槽和所述第二沟槽；形成沟槽氧化层；沉积沟槽多晶硅，沟槽多晶硅要求将第一沟槽完全填充；进行沟槽多晶硅回刻将第二沟槽底部表面的沟槽多晶硅去除，回刻后V型凹口位于第二氮化层之上；淀积第四氧化层；以第二氮化层作为停止层进行化学机械研磨；去除第一氧化层。本发明能对硅基片表面形成良好保护，能防止填充于单元区的沟槽中沟槽多晶硅的顶部封口打开，还能保证第二沟槽内氧化层得到保留，从而能降低缺陷并防止器件失效以及提高器件的可靠性。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽超级势垒整流器(Super Barrier Rectifier,SBR)的制造方法。
背景技术
超级势垒整流器正是结合了PN二极管和肖特基二极管两者的优势，减小了功耗、减小正向电压并提高该类型器件的可靠性。超级势垒整流器通过MOS沟道建立了一个“超级势垒”，并利用MOS的体效应降低势垒高度，可以使该器件的获得比PN结更小乃至接近肖特基二极管的正向压降，并获得较小的漏电流。超级势垒整流器适合50V至200V范围之内的10A至20A大电流供电设备。
超级势垒整流器类似于DMOS管结构，将DMOS管的栅极、体区电极和源极连接在一起作为阳极，将漏极作为阴极；；这样当阳极阴极间接正向电压时，超级势垒整流器的工作状态类似于漏极和栅极接正电压、源极接地的MOS管的工作状态，这时超级势垒整流器会导通，且由于体区电极也接了正电压，体区电极作为对应MOS管的背栅电压即Vbs，会降低MOS管的阈值电压，故超级势垒整流器的正向导通的阈值电压会很小，也即超级势垒整流器的正向导通电压VF会降低。而当阳极阴极间接反向电压时，超级势垒整流器的工作状态类似于源极和栅极接负电压、漏极接正电压的MOS管的工作状态，这时超级势垒整流器会截止，类似于DMOS截止状态，故超级势垒整流器具有较高的反向击穿电压，且具有较小的漏电流。故超级势垒整流器同时兼有PN结二极管的稳定性好、能工作于高电压的特性，以及具有肖特基二极管的低正向导通电压的特性。
如图1A所示，是现有超级势垒整流器的结构示意图；现有超级势垒整流器的单元结构包括：N-区101，一般由N型外延层组成；P阱104；穿过P阱104的沟槽，在沟槽的底部和侧壁表面形成有栅氧102并通过多晶硅栅103完全填充；在P阱104的顶部形成有N+区105和P+区106；在N-区101的底部表面形成有N+区107；正面金属层108将多晶硅栅103、N+区105和P+区106连接在一起形成一个阳极；背面金属层109和N+区107接触形成阴极。以上即现有超级势垒整流器的一个单元的结构，也能由多个单元结构并联形成一个更大的超级势垒整流器。图1所示的现有超级势垒整流器的栅极结构为沟槽栅，实际工艺中也能采用平面栅结构，原理类似。
如图1B所示是图1A的原理图；MOS管110是由栅极为多晶硅栅103、源区为N+区107、漏区为N+区105组成的结构，其中P+区106用于引出P阱104即体区。可知，当正面金属层108接正电压、背面金属层109接负电压或地时，MOS管110导通，且由于正电压同时加到了P阱104上，即Vbs为正，所以MOS管110的阈值电压较小，使得MOS管110的正向导通电压也较小。
而当正面金属层108接负电压或地、背面金属层109接正电压时，这时N+区105相当于MOS管110的源区，源区和栅极都接负电压或地，则MOS管110截止。这时背面金属层109所加的正电压将会承担在P阱104和N-区101形成的PN结111上，N-区101在DMOS器件中用于做漂移区，能承受较大的电压，也即PN结111所能承受的反向电压较大，故现有超级势垒整流器的反向击穿电压较大，能工作于高电压，且MOS管110截止后，漏电流很小。
在实际应用中需要在超级势垒整流器中增加深沟槽，由深沟槽中填充的氧化物和多晶硅来提供器件的耐压能力，这种带有深沟槽的超级势垒整流器称为沟槽超级势垒整流器，如图2所示，是现有沟槽超级势垒整流器的立体结构图；在硅基片如一硅外延层301形成有多个沟槽，在沟槽中填充用沟槽氧化层303和沟槽多晶硅304。图2中势垒整流器为平面栅结构，在硅基片301的表面形成栅氧306和多晶硅栅305，P阱302形成于硅基片301中，器件的其它结构省略，可以参考图1A所示结构。现有沟槽超级势垒整流器中的沟槽多晶硅304和多晶硅栅305连接，用于实现电位平衡。图2所示结构主要示意出了器件的单元区的结构，为了提高器件的耐压，在单元区的周侧还需要设置有比单元区的沟槽更宽的沟槽，这些宽沟槽中仅填充氧化硅，没有和多晶硅栅305相连的沟槽多晶硅，宽沟槽组成围绕在单元区的周侧组成终端区。
如图3A至图3D所示，是现有超级势垒整流器的制造方法各步骤中器件结构图；现有超级势垒整流器能够由多个单元结构并联形成，单元结构形成的区域为单元区，在单元区的外侧还形成有终端区，终端区用于提高器件的耐压能力；现有超级势垒整流器的制造方法主要包括如下步骤：
步骤一、如图3A所示，提供一硅基片201，在硅基片201上形成由氧化层组成的硬掩膜202，采用光刻工艺定义出单元区的第一沟槽203和终端区的第二沟槽204的形成区域，对硬掩膜202和硅基片201依次刻蚀形成第一沟槽203和第二沟槽204。之后需要将硬掩膜202去除。
步骤二、如图3B所示，接着形成沟槽氧化层，沟槽氧化层由热氧化层205和沉积形成的氧化层206叠加组成。
步骤三、如图3B所示，形成沟槽多晶硅207，沟槽多晶硅207需要将第一沟槽203完全填充；也即沟槽多晶硅207会从第一沟槽203的底部表面往上生长、侧壁表面往内生长，当两侧面的沟槽多晶硅207在第一沟槽203内部接触时就能将第一沟槽203完全填充。实际情况是沟槽多晶硅207在顶部部分更容易先封口，这时在第一沟槽203的内部就会形成空隙；而在第一沟槽203的顶部会形成V型凹口208。
第二沟槽204的宽度大于第一沟槽203的宽度，沟槽多晶硅207不将第二沟槽204完全填充。
步骤四、对沟槽多晶硅207进行回刻，回刻需要将第二沟槽204底部表面的沟槽多晶硅207刻蚀干净，位于第一沟槽203和第二沟槽204外部表面的沟槽多晶硅207也刻蚀干净。
步骤五、如图3C所示，生长厚氧化层209，厚氧化层209用于填充于第二沟槽204中。
步骤六、如图3D所示，采用化学机械研磨(CMP)工艺去除第二沟槽204区域外的厚氧化层209。特别是单元区的厚氧化层209要求去除干净。如图3C中所示，可知，由于在沟槽多晶硅207的顶部具有V型凹口208，厚氧化层209会填充于V型凹口208中，而为了将单元区的厚氧化层209完全去除，需要将厚氧化层209和其底部的沟槽氧化层206和205都研磨掉并需要过研磨；另外，由于因为CMP的工艺对面内氧化层的研磨的选择比并不相同，这也需要进行过研磨；过研磨的CMP工艺势必会对硅基片201的表面产生影响；而且，由于CMP后，沟槽多晶硅207也会随着硅基片201的表面而被过研磨，这样有可能将沟槽多晶硅207顶部封口打开，使得沟槽多晶硅207中间的未闭合的缝隙露出，即从第一沟槽203两侧面向内生长的多晶硅未接触形成的缝隙会露出；如图4所示，是现有超级势垒整流器的制造方法形成的器件的形貌结构；虚线301所示区域处即显示了沟槽多晶硅207顶部封口被打开后将位于第一沟槽203内的缝隙露出。上述影响会带来形貌异常或者产生异常缺陷，并容易导致器件失效以及使器件的可靠性降低。
最后，如图3D所示，形成栅介质层如栅氧210、多晶硅栅211，以及形成P阱和正面金属层212和背面金属层213。
发明内容
本发明所要解决的技术问题是提供一种沟槽超级势垒整流器的制造方法，能对硅基片表面形成良好保护，能防止填充于单元区的沟槽中沟槽多晶硅的顶部封口打开，还能保证第二沟槽内氧化层得到保留，从而能降低缺陷并防止器件失效以及提高器件的可靠性。
为解决上述技术问题，本发明提供的沟槽超级势垒整流器的制造方法的沟槽超级势垒整流器包括终端区和单元区，所述终端区环绕在所述单元区的周侧，包括如下制造步骤：
步骤一、在N型硅基片表面依次形成由第一氧化层、第二氮化层和第三氧化层组成的ONO层，所述ONO层作为后续沟槽刻蚀时的硬掩膜，所述第三氧化层的厚度要求保证后续沟槽刻蚀完成后所述第三氧化层会有一定厚度的残留且保证后续的沟槽多晶硅回刻后V型凹口位于所述第二氮化层之上。
步骤二、采用光刻工艺定义出沟槽区域，所述单元区的第一沟槽的宽度小于所述终端区的第二沟槽的宽度；将所述沟槽区域的所述ONO层去除；以所述ONO层为硬掩膜对所述沟槽区域的硅进行刻蚀形成所述第一沟槽和所述第二沟槽；所述第一沟槽和所述第二沟槽形成后所述ONO层的所述第三氧化层保留一定的厚度。
步骤三、形成沟槽氧化层，所述沟槽氧化层位于所述第一沟槽和所述第二沟槽的底面和侧面以及所述第一沟槽和所述第二沟槽外的所述第三氧化层表面。
步骤四、沉积沟槽多晶硅，所述沟槽多晶硅从所述第一沟槽的底面往上、侧面往内生长，所述第一沟槽的顶部的两侧面的所述沟槽多晶硅会相接触并将所述第一沟槽完全填充且在所述第一沟槽的顶部形成V型凹口；所述沟槽多晶硅还形成于所述第二沟槽中且不将所述第二沟槽填满，所述沟槽多晶硅还延伸到所述第一沟槽和所述第二沟槽外的所述沟槽氧化层表面。
步骤五、对所述沟槽多晶硅进行回刻，该回刻将所述第一沟槽和所述第二沟槽外的所述沟槽氧化层表面以及所述第二沟槽底部表面的所述沟槽多晶硅去除；回刻后所述V型凹口位于所述第二氮化层之上。
步骤六、淀积第四氧化层，所述第四氧化层位于于所述第二沟槽的底面和侧面的所述沟槽氧化层表面以及所述第二沟槽外的所述沟槽氧化层表面和所述沟槽多晶硅表面；步骤一中的所述第二氮化层的厚度根据所述第四氧化层的厚度进行设置，且所述第二氮化层的厚度要求保证后续对所述第四氧化层进行化学机械研磨时能作为停止层。
步骤七、以所述第二氮化层作为停止层进行化学机械研磨，该化学机械研磨将所述单元区的所述第二氮化层顶部的所述沟槽氧化层和所述第四氧化层研磨干净。
步骤八、去除所述第二氮化层和所述第一氧化层。
进一步的改进是，所述第一氧化层的厚度为50埃至200埃。
进一步的改进是，所述第三氧化层的厚度为1000埃至8000埃。
进一步的改进是，所述第二氮化层的厚度为所述第四氧化层厚度的十分之一以上。
进一步的改进是，所述第四氧化层的厚度为5000埃至15000埃。
进一步的改进是，还包括步骤：
步骤九、在去除所述第一氧化层后的所述硅基片表面依次形成栅介质层和多晶硅栅，对所述多晶硅栅和所述栅介质层进行光刻刻蚀形成平面栅极结构。
步骤十、进行正面硼离子注入形成P阱。
步骤十一、形成正面金属层。
步骤十二、进行背面减薄并形成背面金属层。
本发明通过采用ONO层作为沟槽刻蚀时的硬掩膜，底部的第一氧化层能够对硅基片表面形成良好的保护，防止应力对硅基片产生的破坏；顶部的第三氧化层不仅能在沟槽刻蚀中形成掩膜作用，而且第三氧化层的厚度设置能使得后续在单元区的第一沟槽中填充沟槽多晶硅后在第一沟槽顶部形成的V型凹口位于中间的第二氮化层之上，也即能够将V型凹口往上抬，而V型凹口会被后续填充于终端区的第二沟槽中的第四氧化层填充，将V型凹口上抬到第二氮化层之上后能够使得后续采用CMP工艺去除单元区的第四氧化层过程中能够在第二氮化层之上就能将单元区的氧化层全部研磨干净，避免了现有技术中需要进行CMP过研磨到硅基片表面以及容易将第一沟槽中的沟槽多晶硅顶部打开的情形出现，这即能对硅基片表面形成良好保护、又能防止填充于单元区的沟槽中沟槽多晶硅的顶部封口打开，还能保证第二沟槽内氧化层得到保留，从而能降低缺陷并防止器件失效以及提高器件的可靠性。另外，本发明的第二氮化层是根据第四氧化层的厚度进行设计，完全能够适应于第二沟槽所需要填充的氧化层的厚度需要。另外，本发明的工艺稳定，重复性好，能为量产提供保障；还能提升器件的漏电流(IR)以及反向击穿电压(VB)等性能同时能保持器件的正向导通电压(VF)不变。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有超级势垒整流器的结构示意图；
图1B是图1A的原理图；
图2是现有沟槽超级势垒整流器的立体结构图；
图3A-图3D是现有沟槽超级势垒整流器的制造方法各步骤中器件结构图；
图4是现有沟槽超级势垒整流器的制造方法形成的器件的形貌结构；
图5是本发明实施例沟槽超级势垒整流器的制造方法的流程图；
图6A-图6D是本发明实施例沟槽超级势垒整流器的制造方法各步骤中器件结构图；
图7是本发明实施例沟槽超级势垒整流器的制造方法形成的器件的形貌结构。
具体实施方式
如图5所示，是本发明实施例沟槽超级势垒整流器的制造方法的流程图；如图6A至图6D所示，是本发明实施例沟槽超级势垒整流器的制造方法各步骤中器件结构图；本发明实施例沟槽超级势垒整流器的制造方法的沟槽超级势垒整流器包括终端区和单元区，所述终端区环绕在所述单元区的周侧，包括如下制造步骤：
步骤一、如图6A所示，在N型硅基片1表面依次形成由第一氧化层2、第二氮化层3和第三氧化层4组成的ONO层，所述ONO层作为后续沟槽刻蚀时的硬掩膜，所述第三氧化层4的厚度要求保证后续沟槽刻蚀完成后所述第三氧化层4会有一定厚度的残留且且保证后续的沟槽多晶硅7回刻后V型凹口8位于所述第二氮化层3之上.
步骤二、如图6A所示，采用光刻工艺定义出沟槽区域，所述单元区的第一沟槽41的宽度小于所述终端区的第二沟槽42的宽度；将所述沟槽区域的所述ONO层去除；以所述ONO层为硬掩膜对所述沟槽区域的硅进行刻蚀形成所述第一沟槽41和所述第二沟槽42；所述第一沟槽41和所述第二沟槽42形成后所述ONO层的所述第三氧化层4保留一定的厚度。
图6A中仅显示了一个所述第一沟槽41和一个所述第二沟槽42，实际上在单元区中沟槽超级势垒整流器能由多个器件单元并联而成，这样在单元区中能够包括多个所述第一沟槽41；同样在终端区中也能包括多个所述第二沟槽42。
本发明实施例中通过对所述第三氧化层4的厚度的定义，能够保证在所述第一沟槽41和所述第二沟槽42形成后所述第三氧化层4还有一定的厚度残留。
步骤三、如图6B所示，形成沟槽氧化层，所述沟槽氧化层位于所述第一沟槽41和所述第二沟槽42的底面和侧面以及所述第一沟槽41和所述第二沟槽42外的所述第三氧化层4表面。
本发明实施例中所述沟槽氧化层由热氧化层5和沉积形成的氧化层6叠加组成，即先采用热氧化工艺形成热氧化层5，在采用沉积工艺如化学气相沉积(CVD)工艺形成氧化层6，从而叠加形成所述沟槽氧化层。
步骤四、如图6B所示，沉积沟槽多晶硅7，所述沟槽多晶硅7从所述第一沟槽41的底面往上、侧面往内生长，所述第一沟槽41的顶部的两侧面的所述沟槽多晶硅7会相接触并将所述第一沟槽41完全填充且在所述第一沟槽41的顶部形成V型凹口8，所述V型凹口8位于所述第二氮化层3之上；在工艺条件好的情形下，从所述第一沟槽41的底部到顶部，从所述第一沟槽41两侧生长的所述沟槽多晶硅7都会在所述第一沟槽41的中间形成良好的接触；而在大多情形下，位于所述第一沟槽41顶部从而所述第一沟槽41两侧生长的所述沟槽多晶硅7会先接触，从而使底部从而所述第一沟槽41两侧生长的所述沟槽多晶硅7不完全接触而形成缝隙。
所述沟槽多晶硅7还形成于所述第二沟槽42中且不将所述第二沟槽42填满，所述沟槽多晶硅7还延伸到所述第一沟槽41和所述第二沟槽42外的所述沟槽氧化层表面。
步骤五、如图6C所示，对所述沟槽多晶硅7进行回刻，该回刻将所述第一沟槽41和所述第二沟槽42外的所述沟槽氧化层表面以及所述第二沟槽42底部表面的所述沟槽多晶硅7去除；回刻后所述第一沟槽41的顶部的所述V型凹口8会降低并要求降低后的所述V型凹口8还位于所述第二氮化层3之上。
步骤六、如图6C所示，淀积第四氧化层9，所述第四氧化层9填充于所述第二沟槽42的底面和侧面的所述沟槽氧化层表面，所述第四氧化层9还延伸到所述第二沟槽42外的所述沟槽氧化层表面和所述沟槽多晶硅7表面；步骤一中的所述第二氮化层3的厚度根据所述第四氧化层9的厚度进行设置，且所述第二氮化层3的厚度要求保证后续对所述第四氧化层9进行化学机械研磨时能作为停止层。较佳为，所述第二氮化层3的厚度为所述第四氧化层9厚度的十分之一以上。
所述第四氧化层9为一个厚氧化层，主要用于填充宽度较宽的所述第二沟槽42，从而提高终端区的保护能力。
步骤七、如图6D所示，以所述第二氮化层3作为停止层进行化学机械研磨，该化学机械研磨将所述单元区的所述第二氮化层3顶部的所述沟槽氧化层和所述第四氧化层9研磨干净。
步骤八、如图6D所示，去除所述第二氮化层3和所述第一氧化层2。
步骤九、如图6D所示，在去除所述第一氧化层2后的所述硅基片1表面依次形成栅介质层如栅氧10和多晶硅栅11，对所述多晶硅栅11和所述栅介质层10进行光刻刻蚀形成平面栅极结构。
步骤十、进行正面硼离子注入形成P阱。
步骤十一、形成正面金属层12。
步骤十二、进行背面减薄并形成背面金属层13。
在一较佳实施方式中，以45V10A的沟槽超级势垒整流器为例说明本发明实施例上述各步骤中的具体参数如下：
步骤一中所述硅基片1为N型区熔硅，其杂质浓度为1E13CM-3，对应的电导率为0.25欧姆·厘米，所述硅基片1的厚度为700微米以上。
所述第一氧化层2为衬垫氧化层(Pad oxide)，越薄越可以降低鸟嘴效应，但是太薄容易使得应力较大；本发明实施例中所述第一氧化层2的厚度选择50埃至200埃。
所述第三氧化层4主要用于作为沟槽刻蚀时的硬掩膜，以及用于抬高V型凹口8，本发明实施例中所述第三氧化层4的厚度为1000埃至8000埃。
所述第二氮化层3的厚度是由CMP之前的所述第四氧化层9厚度来调整，比如1100埃的所述第二氮化层3可以使用最大8000埃至10000埃的厚度的所述第四氧化层9来填充所述第二沟槽42，如果大于8000埃，所述第二氮化层3容易被CMP工艺过研磨(Over Polish)研磨干净，造成Defect，所以所述第四氧化层9的最好为8000埃以下。本发明实施例中所述第四氧化层9的厚度为5000埃至15000埃，对应的所述第二氮化层3的厚度能设置为所述第四氧化层9的厚度的十分之一以上。
如图7所示，是本发明实施例沟槽超级势垒整流器的制造方法形成的器件的形貌结构；虚线302所示区域处即显示了第一个沟槽41的沟槽多晶硅7顶部封口未被打开，所以位于所述第一沟槽41底部的缝隙还处于良好的封闭状态中，这是由于本发明通过设置所述第三氧化层4的厚度使V型凹口8抬高到所述第二氮化层3的表面以上形成的，这能大大提高器件的可靠性并降低器件失效。同时本发明采用第二氮化层3作为CMP的停止层，且V型凹口8位于第二氮化层3的表面以上，所以能防止CMP过研磨到硅基片1的表面，所以本发明实施例能保持良好的形貌结构并防止缺陷产生。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (6)
1.一种沟槽超级势垒整流器的制造方法，沟槽超级势垒整流器包括终端区和单元区，所述终端区环绕在所述单元区的周侧，其特征在于，包括如下制造步骤：
步骤一、在N型硅基片表面依次形成由第一氧化层、第二氮化层和第三氧化层组成的ONO层，所述ONO层作为后续沟槽刻蚀时的硬掩膜，所述第三氧化层的厚度要求保证后续沟槽刻蚀完成后所述第三氧化层会有一定厚度的残留且保证后续的沟槽多晶硅回刻后V型凹口位于所述第二氮化层之上；
步骤二、采用光刻工艺定义出沟槽区域，所述单元区的第一沟槽的宽度小于所述终端区的第二沟槽的宽度；将所述沟槽区域的所述ONO层去除；以所述ONO层为硬掩膜对所述沟槽区域的硅进行刻蚀形成所述第一沟槽和所述第二沟槽；所述第一沟槽和所述第二沟槽形成后所述ONO层的所述第三氧化层保留一定的厚度；
步骤三、形成沟槽氧化层，所述沟槽氧化层位于所述第一沟槽和所述第二沟槽的底面和侧面以及所述第一沟槽和所述第二沟槽外的所述第三氧化层表面；
步骤四、沉积沟槽多晶硅，所述沟槽多晶硅从所述第一沟槽的底面往上、侧面往内生长，所述第一沟槽的顶部的两侧面的所述沟槽多晶硅会相接触并将所述第一沟槽完全填充且在所述第一沟槽的顶部形成V型凹口；所述沟槽多晶硅还形成于所述第二沟槽中且不将所述第二沟槽填满，所述沟槽多晶硅还延伸到所述第一沟槽和所述第二沟槽外的所述沟槽氧化层表面；
步骤五、对所述沟槽多晶硅进行回刻，该回刻将所述第一沟槽和所述第二沟槽外的所述沟槽氧化层表面以及所述第二沟槽底部表面的所述沟槽多晶硅去除；回刻后所述V型凹口位于所述第二氮化层之上；
步骤六、淀积第四氧化层，所述第四氧化层位于所述第二沟槽的底面和侧面的所述沟槽氧化层表面以及所述第二沟槽外的所述沟槽氧化层表面和所述沟槽多晶硅表面；步骤一中的所述第二氮化层的厚度根据所述第四氧化层的厚度进行设置，且所述第二氮化层的厚度要求保证后续对所述第四氧化层进行化学机械研磨时能作为停止层；
步骤七、以所述第二氮化层作为停止层进行化学机械研磨，该化学机械研磨将所述单元区的所述第二氮化层顶部的所述沟槽氧化层和所述第四氧化层研磨干净；
步骤八、去除所述第二氮化层和所述第一氧化层。
2.如权利要求1所述的沟槽超级势垒整流器的制造方法，其特征在于：所述第一氧化层的厚度为50埃至200埃。
3.如权利要求1所述的沟槽超级势垒整流器的制造方法，其特征在于：所述第三氧化层的厚度为1000埃至8000埃。
4.如权利要求1所述的沟槽超级势垒整流器的制造方法，其特征在于：所述第二氮化层的厚度为所述第四氧化层厚度的十分之一以上。
5.如权利要求1或4所述的沟槽超级势垒整流器的制造方法，其特征在于：所述第四氧化层的厚度为5000埃至15000埃。
6.如权利要求1所述的沟槽超级势垒整流器的制造方法，其特征在于，还包括步骤：
步骤九、在去除所述第一氧化层后的所述硅基片表面依次形成栅介质层和多晶硅栅，对所述多晶硅栅和所述栅介质层进行光刻刻蚀形成平面栅极结构；
步骤十、进行正面硼离子注入形成P阱；
步骤十一、形成正面金属层；
步骤十二、进行背面减薄并形成背面金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410748614.8A CN104538299B (zh) | 2014-12-09 | 2014-12-09 | 沟槽超级势垒整流器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410748614.8A CN104538299B (zh) | 2014-12-09 | 2014-12-09 | 沟槽超级势垒整流器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104538299A CN104538299A (zh) | 2015-04-22 |
| CN104538299B true CN104538299B (zh) | 2017-06-06 |
Family
ID=52853806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410748614.8A Active CN104538299B (zh) | 2014-12-09 | 2014-12-09 | 沟槽超级势垒整流器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538299B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116210084A (zh) * | 2020-12-17 | 2023-06-02 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
| CN103151261A (zh) * | 2011-12-06 | 2013-06-12 | 陈自雄 | 沟槽式萧基二极管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6998694B2 (en) * | 2003-08-05 | 2006-02-14 | Shye-Lin Wu | High switching speed two mask Schottky diode with high field breakdown |
-
2014
- 2014-12-09 CN CN201410748614.8A patent/CN104538299B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
| CN103151261A (zh) * | 2011-12-06 | 2013-06-12 | 陈自雄 | 沟槽式萧基二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104538299A (zh) | 2015-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN105702739B (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| TWI464885B (zh) | 在金氧半場效電晶體元件中整合肖特基之結構及其方法 | |
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| CN102694011B (zh) | 半导体器件 | |
| CN103400840B (zh) | 一种超势垒整流器及其制备方法 | |
| TW201301401A (zh) | 在基於溝槽的碳化矽功率裝置中的分裂柵結構 | |
| CN103632959B (zh) | 沟槽型肖特基器件结构及其制造方法 | |
| CN103094359B (zh) | 高压肖特基二极管及其制作方法 | |
| CN104282686B (zh) | 宽带隙半导体装置 | |
| CN105531827B (zh) | 半导体装置 | |
| CN108292682A (zh) | 半导体装置以及半导体装置的制造方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN103887308A (zh) | 集成肖特基二极管的超势垒整流器及其制备方法 | |
| CN108496252A (zh) | 功率半导体装置以及功率半导体装置的制造方法 | |
| CN104979213B (zh) | 形成具有包括绝缘区的终止区的电子装置的工艺 | |
| CN109148569A (zh) | 沟槽型双层栅mosfet及其制造方法 | |
| CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
| CN104538299B (zh) | 沟槽超级势垒整流器的制造方法 | |
| CN105097514B (zh) | 半导体装置及其制造方法 | |
| CN106558557B (zh) | 半导体器件的制作方法 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN108133963A (zh) | 场效应管及其制作方法 | |
| CN107994067A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |