CN101699616A - 沟道式mos p-n结肖特基二极管结构及其制作方法 - Google Patents

沟道式mos p-n结肖特基二极管结构及其制作方法 Download PDF

Info

Publication number
CN101699616A
CN101699616A CN200910207265A CN200910207265A CN101699616A CN 101699616 A CN101699616 A CN 101699616A CN 200910207265 A CN200910207265 A CN 200910207265A CN 200910207265 A CN200910207265 A CN 200910207265A CN 101699616 A CN101699616 A CN 101699616A
Authority
CN
China
Prior art keywords
layer
substrate
metal
mask layer
channel structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910207265A
Other languages
English (en)
Other versions
CN101699616B (zh
Inventor
赵国梁
陈美玲
苏子川
郭鸿鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFC DEVICE HOLDING LIMITED
Original Assignee
BVI BRITISH VIRGIN ISLANDS ENERGY SAVING PARTS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BVI BRITISH VIRGIN ISLANDS ENERGY SAVING PARTS Co Ltd filed Critical BVI BRITISH VIRGIN ISLANDS ENERGY SAVING PARTS Co Ltd
Priority to CN2009102072658A priority Critical patent/CN101699616B/zh
Publication of CN101699616A publication Critical patent/CN101699616A/zh
Application granted granted Critical
Publication of CN101699616B publication Critical patent/CN101699616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开一种沟道式金属氧化物半导体P-N结肖特基二极管结构及其制作方法，该结构主要包含有一基板、一沟道结构、一多晶硅层、一氧化物层、一金属层以及一离子注入区域，其制作方法包含下列步骤：提供一基板；于该基板上形成一第一掩模层；进行一第一光刻蚀刻工艺，形成一沟道结构；于该沟道结构内成长一栅氧化物层；进行一离子注入工艺形成一离子注入区域；于该沟道结构内形成一多晶硅层；于部分该多晶硅层与该第一掩模层上形成一第二掩模层；进行一第二光刻蚀刻工艺，形成一侧壁结构并露出部分该多晶硅层与该基板；以及于生成结构上形成一金属层。本发明具有低反向电压漏电流、低正向导通压降值、高反向耐电压值与低反向恢复时间特性。

Description

沟道式MOS P-N结肖特基二极管结构及其制作方法
技术领域
本发明涉及一种沟道式金属氧化物半导体(MOS)P-N结肖特基二极管结构及其制作方法，尤其涉及具有较低漏电流，较低正向导通压降值(VF)，较高反向耐电压值，与低反向恢复时间特性的一种沟道式金属氧化物半导体P-N结肖特基二极管结构。
背景技术
肖特基二极管为以电子作为载流子的单极性元件，其特性为速度快与正向导通压降值(VF)低，但反向偏压漏电流则较大(与金属功函数及半导体掺杂浓度所造成的肖特基势垒值有关)。而P-N二极管，为一种双载流子元件，传导电流量大。但元件的正向导通压降值(VF)一般较肖特基二极管高，且因空穴载流子的作用使P-N二极管反应速度较慢，反向恢复时间较长。
关于沟道式的肖特基势垒二极管结构，其代表性现有技术可参阅2003年的美国专利，第6710418号名称Schottky rectifier with insulation-filledtrenches and method of forming the same所揭示的元件结构为代表。请参见图1，从图中我们可以清楚看出，此沟道式的肖特基势垒二极管结构100主要包含有高掺杂浓度N型硅基板102、低掺杂浓度N型外延层104、沟道结构114、P型传导类型半导体材料108、阳极电极110、阴极电极116，其中低掺杂浓度N型外延层104形成在高掺杂浓度N型硅基板102上，且在低掺杂浓度N型外延层104中形成有沟道结构114，而在沟道结构114中的侧壁上形成有P型传导类型半导体材料108，而阳极电极110形成在低掺杂浓度N型外延层104上，阴极电极116与高掺杂浓度N型硅基板102连接。
由上述的工法制作的沟道式肖特基势垒二极管，具有低正向导通压降值(VF)与低反向漏电流，但因P型区域的插入，消耗了一部分可导通面积，因此需要放大元件的尺寸以得到相同低的导通压降值(VF)。
发明内容
本发明的目的为求取更高的元件效能，于元件的结构做调整，于相同的元件尺寸中，有效利用了所有的接触面积，以有效降低导通压降值(VF)。并调整P型半导体的位置，以得到极佳的反向夹止能力，使具有够低的反向漏电流。
本发明为一种沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，该方法至少包含下列步骤：提供一基板；于该基板上形成一第一掩模层；对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成一沟道结构；于该沟道结构内进行一离子注入工艺，进而于该基板上形成一离子注入区域；于该沟道结构与该第一掩模层上形成一多晶硅层；进行一蚀刻工艺将部分该多晶硅层去除，进而露出该第一掩模层；于该多晶硅层与该第一掩模层上形成一第二掩模层；进行一第二光刻蚀刻工艺，进而形成一侧壁结构并露出部分该多晶硅层与该基板；于该第二掩模层、该多晶硅层、该基板与该侧壁结构上形成一金属层；以及进行一第三光刻蚀刻工艺，进而去除部分该金属层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一掩模层为通过一氧化工艺所完成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一光刻蚀刻工艺包含下列步骤：于该第一掩模层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该沟道结构；以及去除该光致抗蚀剂层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该基板为一高掺杂浓度N型硅基板(N+硅基板)与一低掺杂浓度N型外延层(N-外延层)所构成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中于该沟道结构内进行的该第一离子注入工艺为在该基板所包含的该低掺杂浓度N型外延层中形成一P型传导类型半导体材料的该离子注入区域。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该离子注入工艺包含下列步骤：于该沟道结构内进行一通氧加热工艺，进而于该沟道结构的侧壁与底部形成一第一氧化物层；去除该沟道结构底部的该第一氧化物层；于该沟道结构内，利用硼离子注入到该低掺杂浓度N型外延层中，并配合进行一热退火工艺后形成该离子注入区域；去除该沟道结构侧壁的该第一氧化物层；以及于该沟道结构的侧壁上形成一第二氧化物层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该多晶硅层通过一化学气相沉积法(chemical vapordeposition，简称CVD)堆积形成于该沟道结构与该第一掩模层上。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二掩模层通过一低压化学气相沉积法(LP CVD)形成于该第一掩模层与该多晶硅层上，而该第二掩模层为以一四氧乙基硅烷(TEOS)所完成的氧化物层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二光刻蚀刻工艺包含下列步骤：于该第二掩模层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第二掩模层进行蚀刻，进而形成一侧壁结构并露出部分该多晶硅层与该基板；以及去除该光致抗蚀剂层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该金属层形成于该第二掩模层、该多晶硅层、该基板与该侧壁结构上的制作方法包含下列步骤：于该第二掩模层、该多晶硅层、该基板与该侧壁结构上形成以钛金属或氮化钛所完成的一第一金属层；以及于该第一金属层上形成以铝金属或其他金属所完成的一第二金属层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第三光刻蚀刻工艺包含下列步骤：于该金属层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该金属层进行蚀刻，进而去除部分该金属层；以及去除该光致抗蚀剂层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，包含下列步骤：进行一热融合工艺，进而使得该金属层能够更密合于该第二掩模层、该多晶硅层、该基板与该侧壁结构上。
本发明另一方面为一种沟道式金属氧化物半导体P-N结肖特基二极管结构，其至少包含：一基板；一沟道结构，其形成于该基板上方；一多晶硅层，其形成于该沟道结构内；一氧化物层，其形成于该基板与沟道结构的侧壁上，并与该多晶硅层相接；一金属层，其形成于该基板、该氧化物层与该多晶硅层上；以及一离子注入区域，其形成于该基板中并与该多晶硅层相接。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该基板由一高掺杂浓度N型硅基板(N+硅基板)与一低掺杂浓度N型外延层(N-外延层)所构成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该离子注入区域形成于该低掺杂浓度N型外延层中的一P型传导类型半导体材料区域。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该氧化物层包含：一第一氧化物层，其形成于该基板上；一第二氧化物层，其形成于该沟道结构的侧壁上，并与该多晶硅层相接；以及一第三氧化物层，其形成于该第一氧化物层与该多晶硅层上，而该第三氧化物层以一四氧乙基硅烷(TEOS)所完成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该金属层包含：一第一金属层，形成于该基板、该氧化物层与该多晶硅层上，其系以一钛金属或一氮化钛所完成；以及一第二金属层，形成于该第一金属层上，其以一铝金属或其他金属所完成。
本发明另一方面为一种沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，该方法至少包含下列步骤：提供一基板；于该基板上形成一第一掩模层；对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成一沟道结构；于该沟道结构内进行一离子注入工艺，进而于该基板上形成一离子注入区域；于该第一掩模层、该沟道结构与离子注入区域上形成一第二掩模层；进行一第二光刻蚀刻工艺，进而去除部分该第一掩模层与部分该第二掩模层并露出部分该基板；去除剩余的该第二掩模层，进而露出该第一掩模层与离子注入区域；于该基板与该第一掩模层上形成一第一金属层；于该第一金属层上形成一第二金属层；进行一蚀刻工艺，将部分该第二金属层去除并露出该第一金属层；于该第一金属层、该第二金属层上形成一第三金属层；以及进行一第三光刻蚀刻工艺，进而去除部分该第一金属层与部分该第三金属层。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一掩模层为通过一氧化工艺所完成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一光刻蚀刻工艺包含下列步骤：于该第一掩模层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该沟道结构；以及去除该光致抗蚀剂层。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该基板为一高掺杂浓度N型硅基板(N+硅基板)与一低掺杂浓度N型外延层(N-外延层)所构成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中于该沟道结构内进行的该第一离子注入工艺为在该基板所包含的该低掺杂浓度N型外延层中形成一P型传导类型半导体材料的该离子注入区域。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该离子注入工艺包含下列步骤：于该沟道结构内进行一通氧加热工艺，进而于该沟道结构的侧壁与底部形成一第一氧化物层；去除该沟道结构底部的该第一氧化物层；于该沟道结构内，利用硼离子注入到该低掺杂浓度N型外延层中，并配合进行一热退火工艺后形成该离子注入区域；去除该沟道结构侧壁的该第一氧化物层；以及于该沟道结构的侧壁上形成一第二氧化物层。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二掩模层通过一化学气相沉积法(CVD)形成于该第一掩模层、该沟道结构与离子注入区域上，而该第二掩模层为以一氮化硅(SiN)所完成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二光刻蚀刻工艺包含下列步骤：于该第二掩模层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第二掩模层进行蚀刻，进而去除部分该第一掩模层与部分该第二掩模层并露出部分该基板；以及去除该光致抗蚀剂层。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一金属层形成于该基板与该第一掩模层上后进行一快速氮化工艺，进而使得该第一金属层能完全的接合于该基板与该第一掩模层上，而该第一金属层以一钛金属或氮化钛所完成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二金属层通过一化学气相沉积法(CVD)堆积形成于该第一金属层上，而该第二金属层以一钨金属所完成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第三金属层以一铝金属或其他金属所完成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第三光刻蚀刻工艺包含下列步骤：于该第三金属层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第一金属层与该第三金属层进行蚀刻，进而去除部分该第一金属层与部分该第三金属层；以及去除该光致抗蚀剂层。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，包含下列步骤：进行一热融合工艺，进而使得该第一金属层、该第二金属层与该第三金属层能够更密合于该第一掩模层、该基板与该离子注入区域上。
本发明另一方面为一种沟道式金属氧化物半导体P-N结肖特基二极管结构，其至少包含：一基板；一沟道结构，其形成于该基板上方；一氧化物层，其形成于该基板与沟道结构的侧壁上；一第一金属层，其形成于该基板与该氧化物层上；一第二金属层，其形成于该沟道结构内并与该氧化物层相接；一第三金属层，其形成于该第一金属层与该第二金属层上；以及一离子注入区域，其形成于该基板中并与该第二金属层相接。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该基板由一高掺杂浓度N型硅基板(N+硅基板)与一低掺杂浓度N型外延层(N-外延层)所构成。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该离子注入区域形成于该低掺杂浓度N型外延层中的一P型传导类型半导体材料区域。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该氧化物层包含：一第一氧化物层，其形成于该基板上；以及一第二氧化物层，其形成于该沟道结构的侧壁上，并与该第一金属层与该第二金属层相接。
根据上述构想，本发明另一方面所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该第一金属层以一钛金属或一氮化钛所完成，该第二金属层以一钨金属所完成，而该第三金属层以一铝金属或其他金属所完成。
本发明另一方面为一种沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，该方法至少包含下列步骤：提供一基板；于该基板上形成一第一掩模层；对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并蚀刻该基板；于该基板被蚀刻处进行一第一离子注入工艺，进而于该基板上形成一第一离子注入区域；于该基板上形成一第二掩模层；对该基板进行一第二光刻蚀刻工艺，进而去除部分该第二掩模层并于该基板上形成一沟道结构；于该沟道结构内进行一第二离子注入工艺，进而于该基板上形成一第二离子注入区域；于该第二掩模层、该沟道结构与该第二离子注入区域上形成一第三掩模层；进行一第三光刻蚀刻工艺，进而去除部分该第二掩模层与部分该第三掩模层并露出部分该基板；去除剩余的该第三掩模层，进而露出该第二掩模层与该第二离子注入区域；于该基板与该第二掩模层上形成一第一金属层；于该第一金属层上形成一第二金属层；进行一蚀刻工艺，将部分该第二金属层去除并露出该第一金属层；于该第一金属层、该第二金属层上形成一第三金属层；以及进行一第四光刻蚀刻工艺，进而去除部分该第一金属层与部分该第三金属层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一掩模层与该第二掩模层为通过一氧化工艺所完成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二光刻蚀刻工艺包含下列步骤：于该第二掩模层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第二掩模层进行蚀刻而形成该沟道结构；以及去除该光致抗蚀剂层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该基板为一高掺杂浓度N型硅基板(N+硅基板)与一低掺杂浓度N型外延层(N-外延层)所构成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中于该沟道结构内进行的该第二离子注入工艺为在该基板所包含的该低掺杂浓度N型外延层中形成一P型传导类型半导体材料的该第二离子注入区域。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二离子注入工艺包含下列步骤：于该沟道结构内进行一通氧加热工艺，进而于该沟道结构的侧壁与底部形成一第一氧化物层；去除该沟道结构底部的该第一氧化物层；于该沟道结构内，利用硼离子注入到该低掺杂浓度N型外延层中，并配合进行一热退火工艺后形成该第二离子注入区域；去除该沟道结构侧壁的该第一氧化物层；以及于该沟道结构的侧壁上形成一第二氧化物层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第三掩模层通过一化学气相沉积法形成于该第二掩模层、该沟道结构与该第二离子注入区域上，而该第三掩模层为以一氮化硅所完成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第三光刻蚀刻工艺包含下列步骤：于该第三掩模层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第三掩模层进行蚀刻，进而去除部分该第二掩模层与部分该第三掩模层并露出部分该基板；以及去除该光致抗蚀剂层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一金属层形成于该基板与该第二掩模层上后进行一快速氮化工艺，进而使得该第一金属层能完全的接合于该基板与该第二掩模层上，而该第一金属层系以一钛金属或氮化钛所完成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第二金属层通过一化学气相沉积法(CVD)堆积形成于该第一金属层上，而该第二金属层以一钨金属所完成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第三金属层以一铝金属或其他金属所完成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第四光刻蚀刻工艺包含下列步骤：于该第三金属层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形；根据该光致抗蚀剂图形对该第一金属层与该第三金属层进行蚀刻，进而去除部分该第一金属层与部分该第三金属层；以及去除该光致抗蚀剂层。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，包含下列步骤：进行一热融合工艺，进而使得该第一金属层、该第二金属层与该第三金属层能够更密合于该第二掩模层、该基板与该第二离子注入区域上。
本发明另一方面为一种沟道式金属氧化物半导体P-N结肖特基二极管结构，其至少包含：一基板；一第一离子注入区域，其形成于该基板上方的侧边；一沟道结构，其形成于该基板上方；一氧化物层，其形成于该基板、该第一离子注入区域与沟道结构的侧壁上；一第一金属层，其形成于该基板与该氧化物层上；一第二金属层，其形成于该沟道结构内并与该氧化物层相接；一第三金属层，其形成于该第一金属层与该第二金属层上；以及一第二离子注入区域，其形成于该基板中并与该第二金属层相接。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该基板由一高掺杂浓度N型硅基板(N+硅基板)与一低掺杂浓度N型外延层(N-外延层)所构成。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该第一离子注入区域与该第二离子注入区域形成于该低掺杂浓度N型外延层中的一P型传导类型半导体材料区域。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该氧化物层包含：一第一氧化物层，其形成于该基板上；以及一第二氧化物层，其形成于该沟道结构的侧壁上，并与该第一金属层与该第二金属层相接。
根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该第一金属层以一钛金属或一氮化钛所完成，该第二金属层以一钨金属所完成，而该第三金属层系以一铝金属或其他金属所完成。
相较于公知的肖特基二极管结构，利用本发明所述的制作方法所完成的沟道式金属氧化物半导体P-N结肖特基二极管结构具有低反向电压漏电流、低正向导通压降值、高反向耐电压值与低反向恢复时间特性，如此一来，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构有效的解决了现有技术中所产生的缺陷，进而完成发展本发明的最主要的目的。
附图说明
图1，其为美国专利第6710418号所揭示的沟道式的肖特基势垒二极管结构示意图。
图2，其为本发明为改善公知技术手段产生的缺陷所发展出一沟道式金属氧化物半导体P-N结肖特基二极管结构的第一较佳实施例示意图。
图3(a)～图3(q)，其为第一较佳实施例的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法流程示意图。
图4，其本发明为改善公知技术手段产生的缺陷所发展出一沟道式金属氧化物半导体P-N结肖特基二极管结构的第二较佳实施例示意图。
图5(a)～图5(r)，其为第二较佳实施例的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法流程示意图。
图6，其本发明为改善公知技术手段产生的缺陷所发展出一沟道式金属氧化物半导体P-N结肖特基二极管结构的第三较佳实施例示意图。
图7(a)～图7(x)，其为第三较佳实施例的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法流程示意图。
上述附图中的附图标记说明如下：
沟道式的肖特基势垒二极管结构100
高掺杂浓度N型硅基板102
低掺杂浓度N型外延层104
沟道结构114
P型传导类型半导体材料108
阳极电极110                    阴极电极116
沟道式金属氧化物半导体P-N结肖特基二极管结构2
基板20                         沟道结构21
离子注入区域22                 多晶硅层23
氧化物层210、212、213、24
金属层25、26
高掺杂浓度N型硅基板201
低掺杂浓度N型外延层202
光致抗蚀剂层211、214、216      光致抗蚀剂图形2110、2140、2160
侧壁结构215
沟道式金属氧化物半导体P-N结肖特基二极管结构3
基板30                          沟道结构31
离子注入区域32                  氮化硅层33
钨金属层35
氧化物层310、312、313           金属层34、36
高掺杂浓度N型硅基板301
低掺杂浓度N型外延层302
光致抗蚀剂层311、314、316       光致抗蚀剂图形3110、3140、3160
沟道式金属氧化物半导体P-N结肖特基二极管构4
基板40                          沟道结构41
第二离子注入区域42              氮化硅层43
钨金属层45
氧化物层408、410、412、413      金属层44、46
高掺杂浓度N型硅基板401
低掺杂浓度N型外延层402
第一离子注入区域405
光致抗蚀剂层409、414、416
光致抗蚀剂图形4090、4140、4160
具体实施方式
请参见图2，其本发明为改善公知技术手段产生的缺陷所发展出一沟道式金属氧化物半导体P-N结肖特基二极管结构的第一较佳实施例示意图。从图中我们可以清楚地看出，该沟道式金属氧化物半导体P-N结肖特基二极管结构2主要包含有一基板20、一沟道结构21、一离子注入区域22、一多晶硅层23、氧化物层213、210、24以及金属层25、26，其中该基板20由一高掺杂浓度N型硅基板(N+硅基板)201与一低掺杂浓度N型外延层(N-外延层)202所构成；该沟道结构21形成于该基板20与该氧化物层210、213中；该离子注入区域22形成于该低掺杂浓度N型外延层202中，并与形成于该沟道结构21内的该多晶硅层23相互接触；氧化物层210形成于该基板20上；氧化物层24形成于氧化物层210与该多晶硅层23上，并于该基板20上构成一侧壁结构215；而氧化物层213形成于该沟道结构21的侧壁上；金属层25形成于氧化物层24、213、该多晶硅层23与该基板20上，金属层26形成于金属层25上。以下再通过详细的制作方法步骤来描述本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构2。
请参见图3(a)～图3(q)，其为第一较佳实施例的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法流程示意图。从图中我们可以清楚地看出，首先，提供一基板20，如图3(a)所示，该基板20包含有该高掺杂浓度N型硅基板201(N+硅基板)与该低掺杂浓度N型外延层202(N-外延层)所构成；通过一氧化工艺于该基板20上形成氧化物层210，如图3(b)所示；于氧化物层210上形成一光致抗蚀剂层211，如图3(c)所示；于该光致抗蚀剂层211上定义出一光致抗蚀剂图形2110，如图3(d)所示；根据该光致抗蚀剂图形2110对该氧化物层210进行蚀刻后去除剩余的该光致抗蚀剂层211，进而于该低掺杂浓度N型外延层202中形成一沟道结构21，如图3(e)所示；于该沟道结构21内进行一通氧加热工艺，进而于该沟道结构21的侧壁与底部形成氧化物层212，如此可使该沟道结构21的侧壁与底部表面变得较为平滑，如图3(f)所示；接着于该沟道结构21内进行一离子注入工艺，进而于该低掺杂浓度N型外延层202中形成一离子注入区域22，如图3(g)所示；将在图3(f)步骤中进行该通氧加热工艺所形成的氧化物层212去除，如图3(h)所示；然后于该沟道结构21的侧壁重新形成另一氧化物层213，如图3(i)所示；通过一化学气相沉积法(chemical vapor deposition，简称CVD)将一多晶硅层23堆积形成于氧化物层210上与该沟道结构21内，如图3(i)所示；通过一回蚀(Etch back)的方式将堆积形成于氧化物层210上的该多晶硅层23加以去除，如图3(k)所示；进行一低压化学气相沉积法(LP CVD)，进而于该氧化物层210与该沟道结构21内的该多晶硅层23上形成以一四氧乙基硅烷(TEOS)所完成的氧化物层24，如图3(l)所示；于氧化物层24上形成一光致抗蚀剂层214，并于该光致抗蚀剂层214上定义出一光致抗蚀剂图形2140，如图3(m)所示；根据该光致抗蚀剂图形2140对氧化物层24与氧化物层210进行蚀刻后去除剩余的该光致抗蚀剂层214，进而于该氧化物层24上形成一侧壁结构215，且由于部分的氧化物层210经由蚀刻去除后，而使得部分该多晶硅层23以及该低掺杂浓度N型外延层202的表面裸露出来，如图3(n)所示；于该多晶硅层23以及该低掺杂浓度N型外延层202以及氧化物层24、213的表面上形成金属层25，此金属层25主要是以钛金属(Ti)或氮化钛(TiN)所完成，如图3(o)所示；于金属层25上形成金属层26，此金属层26主要是以铝金属或其他金属所完成，如图3(p)所示；最后于金属层26上形成一光致抗蚀剂层216，并于该光致抗蚀剂层216上定义出一光致抗蚀剂图形2160，根据该光致抗蚀剂图形2160对金属层26进行蚀刻后去除剩余的该光致抗蚀剂层216，如图3(q)所示，进而完成如图2所示的沟道式金属氧化物半导体P-N结肖特基二极管结构2。
承上述的技术说明，在图3(g)的步骤中所形成的该离子注入区域22为一P型传导类型半导体材料，而该离子注入工艺利用硼离子注入到该低掺杂浓度N型外延层202中并配合进行一热退火工艺后形成该离子注入区域22，另外，在图3(o)、图3(p)、图3(q)所示的步骤完成后，进行一热融合工艺(Sintering)，进而使得该金属层25、26更紧密的贴合在氧化物层24、213、多晶硅层23以及该低掺杂浓度N型外延层202上。
请参见图4，其本发明为改善公知技术手段产生的缺陷所发展出一沟道式金属氧化物半导体P-N结肖特基二极管结构的第二较佳实施例示意图。从图中我们可以清楚地看出，该沟道式金属氧化物半导体P-N结肖特基二极管结构3主要包含有一基板30、一沟道结构31、一离子注入区域32、一钨金属层35、氧化物层313、310以及金属层34、36，其中该基板30由一高掺杂浓度N型硅基板(N+硅基板)301与一低掺杂浓度N型外延层(N-外延层)302所构成；该沟道结构31形成于该基板30与该氧化物层310、313中；该离子注入区域32形成于该低掺杂浓度N型外延层302中，并与形成于该沟道结构31内的该钨金属层35相互接触；氧化物层310形成于该基板30上，而氧化物层313形成于该沟道结构31的侧壁上；金属层34形成于氧化物层310、313与该基板30上，金属层36形成于金属层34、该钨金属层35上。以下再通过详细的制作方法步骤来描述本发明在第二较佳实施例中所述的沟道式金属氧化物半导体P-N结肖特基二极管结构3。
请参见图5(a)～图5(r)，其为第二较佳实施例的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法流程示意图。从图中我们可以清楚地看出，首先，提供一基板30，如图5(a)所示，该基板30包含有该高掺杂浓度N型硅基板301(N+硅基板)与该低掺杂浓度N型外延层302(N-外延层)所构成；通过一氧化工艺于该基板30上形成氧化物层310，如图5(b)所示；于氧化物层310上形成一光致抗蚀剂层311，如图5(c)所示；于该光致抗蚀剂层311上定义出一光致抗蚀剂图形3110，如图5(d)所示；根据该光致抗蚀剂图形3110对该氧化物层310进行蚀刻后去除剩余的该光致抗蚀剂层311，进而于该低掺杂浓度N型外延层302中形成一沟道结构31，如图5(e)所示；于该沟道结构31内进行一通氧加热工艺，进而于该沟道结构31的侧壁与底部形成氧化物层312，如此可使该沟道结构31的侧壁与底部表面变得较为平滑，如图5(f)所示；接着于该沟道结构31内进行一离子注入工艺，进而于该低掺杂浓度N型外延层302中形成一离子注入区域32，如图5(g)所示；将在图5(f)步骤中进行该通氧加热工艺所形成的氧化物层312去除，如图5(h)所示；然后于该沟道结构31的侧壁上重新形成另一氧化物层313，如图5(i)所示；通过化学气相沉积法(CVD)将一氮化硅层33堆积形成于该氧化物层310上与该沟道结构31内，如图5(j)所示；于该氮化硅层33上形成一光致抗蚀剂层314，并于该光致抗蚀剂层314上定义出一光致抗蚀剂图形3140，如图5(k)所示；根据该光致抗蚀剂图形3140对该氮化硅层33与该氧化物层310进行蚀刻后去除剩余的该光致抗蚀剂层314，进而去除掉部分该氮化硅层33以及该氧化物层310，使得部分该低掺杂浓度N型外延层302的表面裸露出来，如图5(l)所示；将在图5(l)所示的步骤中剩余的该氮化硅层33去除，如图5(m)所示；于部分该低掺杂浓度N型外延层302以及该氧化物层310上形成金属层34，此金属层34主要是以钛金属(Ti)或氮化钛(TiN)所完成，如图5(n)所示；通过化学气相沉积法(CVD)将一钨(Tungsten)金属层35堆积形成于金属层34上与该沟道结构31内，如图5(o)所示；通过一回蚀(Etch back)的方式将堆积形成于金属层34上的该钨金属层35加以去除，仅留下在该沟道结构31内的钨金属层35，如图5(p)所示；最后于该钨金属层35与金属层34上形成以铝或其它金属所完成的金属层36，如图5(q)所示；最后于金属层36上形成一光致抗蚀剂层316，并于该光致抗蚀剂层316上定义出一光致抗蚀剂图形3160，根据该光致抗蚀剂图形3160对金属层36进行蚀刻后去除剩余的该光致抗蚀剂层316，如图5(r)所示，进而完成如图4所示的沟道式金属氧化物半导体P-N结肖特基二极管结构3。
承上述的技术说明，在图5(g)的步骤中所形成的该离子注入区域32为一P型传导类型半导体材料，而该离子注入工艺利用硼离子注入到该低掺杂浓度N型外延层302中并配合进行一热退火工艺后形成该离子注入区域32，另外，在图5(n)的步骤中，金属层34形成于部分该低掺杂浓度N型外延层302以及该氧化物层310上后进行一快速氮化工艺(Rapid ThermalNitridation，简称RTN)，进而使得金属层34能完全的接合于该低掺杂浓度N型外延层302以及该氧化物层310上，而在图5(p)、图5(q)、图5(r)的步骤完成后，进行一热融合工艺(Sintering)，进而使得该金属层34、36更紧密的贴合在氧化物层310、313、钨金属层35以及该低掺杂浓度N型外延层302上。
请参见图6，其本发明为改善公知技术手段产生的缺陷所发展出一沟道式金属氧化物半导体P-N结肖特基二极管结构的第三较佳实施例示意图。相较于第二实施例，其差异在于防护环(guard ring)的工艺。
从图中我们可以清楚地看出，该沟道式金属氧化物半导体P-N结肖特基二极管结构4主要包含有一基板40、一第一离子注入区域405、一沟道结构41、一第二离子注入区域42、一钨金属层45、氧化物层413、410以及金属层44、46，其中该基板40由一高掺杂浓度N型硅基板(N+硅基板)401与一低掺杂浓度N型外延层(N-外延层)402所构成；第一离子注入区域405形成于低掺杂浓度N型外延层402中；该沟道结构41形成于该基板40与该氧化物层410、413中；该第二离子注入区域42形成于该低掺杂浓度N型外延层402中，并与形成于该沟道结构41内的该钨金属层45相互接触；氧化物层410形成于该基板40上，而氧化物层413形成于该沟道结构41的侧壁上；金属层44形成于氧化物层410、413与该基板40上，金属层46形成于金属层44、该钨金属层45上。以下再通过详细的制作方法步骤来描述本发明在第三较佳实施例中所述的沟道式金属氧化物半导体P-N结肖特基二极管结构4。
请参见图7(a)～图7(x)，其为第三较佳实施例的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法流程示意图。从图中我们可以清楚地看出，首先，提供一基板40，如图7(a)所示，该基板40包含有该高掺杂浓度N型硅基板401(N+硅基板)与该低掺杂浓度N型外延层402(N-外延层)所构成；通过一氧化工艺于该基板40上形成氧化物层408，如图7(b)所示；于氧化物层408上形成一光致抗蚀剂层409，如图7(c)所示；于该光致抗蚀剂层409上定义出一光致抗蚀剂图形4090，如图7(d)所示；根据该光致抗蚀剂图形4090对该氧化物层408进行蚀刻后去除剩余的该光致抗蚀剂层409，进而蚀刻该低掺杂浓度N型外延层402，如图7(e)所示；接着以该氧化物层408为掩模(mask)进行一第一离子注入工艺，进而于该低掺杂浓度N型外延层402中形成一第一离子注入区域405，如图7(f)所示；接着，将该氧化物层408去除，如图7(g)所示。
接着，通过一氧化工艺于该基板40与第一离子注入区域405上形成氧化物层410，如图7(h)所示；于氧化物层410上形成一光致抗蚀剂层411，如图7(i)所示；于该光致抗蚀剂层411上定义出一光致抗蚀剂图形4110，如图7(j)所示；根据该光致抗蚀剂图形4110对该氧化物层410进行蚀刻后去除剩余的该光致抗蚀剂层411，进而于该低掺杂浓度N型外延层402中形成一沟道结构41，如图7(k)所示；于该沟道结构41内进行一通氧加热工艺，进而于该沟道结构41的侧壁与底部形成氧化物层412，如此可使该沟道结构41的侧壁与底部表面变得较为平滑，如图7(l)所示；接着于该沟道结构41内进行一离子注入工艺，进而于该低掺杂浓度N型外延层402中形成一第二离子注入区域42，如图7(m)所示；将在图7(1)步骤中进行该通氧加热工艺所形成的氧化物层412去除，如图7(n)所示；然后于该沟道结构41的侧壁上重新形成另一氧化物层413，如图7(o)所示；通过化学气相沉积法(CVD)将一氮化硅层43堆积形成于该氧化物层410上与该沟道结构41内，如图7(p)所示；于该氮化硅层43上形成一光致抗蚀剂层414，并于该光致抗蚀剂层414上定义出一光致抗蚀剂图形4140，如图7(q)所示；根据该光致抗蚀剂图形4140对该氮化硅层43与该氧化物层410进行蚀刻后去除剩余的该光致抗蚀剂层414，进而去除掉部分该氮化硅层43以及该氧化物层410，使得部分该低掺杂浓度N型外延层402的表面裸露出来，如图7(r)所示；将在图7(r)所示的步骤中剩余的该氮化硅层43去除，如图7(s)所示；于部分该低掺杂浓度N型外延层402以及该氧化物层410上形成金属层44，此金属层44主要是以钛金属(Ti)或氮化钛(TiN)所完成，如图7(t)所示；通过化学气相沉积法(CVD)将一钨(Tungsten)金属层45堆积形成于金属层44上与该沟道结构41内，如图7(u)所示；通过一回蚀(Etch back)的方式将堆积形成于金属层44上的该钨金属层45加以去除，仅留下在该沟道结构41内的钨金属层45，如图7(v)所示；最后于该钨金属层45与金属层44上形成以铝或其它金属所完成的金属层46，如图7(w)所示；最后于金属层46上形成一光致抗蚀剂层416，并于该光致抗蚀剂层416上定义出一光致抗蚀剂图形4160，根据该光致抗蚀剂图形4160对金属层46进行蚀刻后去除剩余的该光致抗蚀剂层416，如图7(x)所示进而完成如图6所示的沟道式金属氧化物半导体P-N结肖特基二极管结构4。
承上述的技术说明，在图7(f)与图7(m)的步骤中所形成的该第一离子注入区域405与该第二离子注入区域42为一P型传导类型半导体材料，而该离子注入工艺利用硼离子注入到该低掺杂浓度N型外延层402中并配合进行一热退火工艺后形成该第一离子注入区域405与该第二离子注入区域42，另外，在图7(t)的步骤中，金属层44形成于部分该低掺杂浓度N型外延层402以及该氧化物层410上后进行一快速氮化工艺(Rapid Thermal Nitridation，简称RTN)，进而使得金属层44能完全的接合于该低掺杂浓度N型外延层402以及该氧化物层410上，而在图7(v)、图7(w)、图7(x)的步骤完成后，进行一热融合工艺(Sintering)，进而使得该金属层44、46更紧密的贴合在氧化物层410、413、钨金属层45以及该低掺杂浓度N型外延层402上。
综合以上技术说明，我们可以清楚的了解到，相较于公知的肖特基二极管结构，利用本发明所述的制作方法所完成的沟道式金属氧化物半导体P-N结肖特基二极管结构具有低反向电压漏电流，低正向导通压降值(VF)，高反向耐电压值，与低反向恢复时间特性，如此一来，本发明所述的沟道式金属氧化物半导体P-N结肖特基二极管结构有效的解决了现有技术中所产生的缺陷，进而完成发展本发明的最主要的目的。
而本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求所欲保护的范围。

Claims (10)

1.一种沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，该方法至少包含下列步骤：
提供一基板；
于该基板上形成一第一掩模层；
对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成一沟道结构；
于该沟道结构内进行一离子注入工艺，进而于该基板上形成一离子注入区域；
于该沟道结构与该第一掩模层上形成一多晶硅层；
进行一蚀刻工艺将部分该多晶硅层去除，进而露出该第一掩模层；
于该多晶硅层与该第一掩模层上形成一第二掩模层；
进行一第二光刻蚀刻工艺，进而形成一侧壁结构并露出部分该多晶硅层与该基板；
于该第二掩模层、该多晶硅层、该基板与该侧壁结构上形成一金属层；以及
进行一第三光刻蚀刻工艺，进而去除部分该金属层。
2.如权利要求1所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一掩模层为通过一氧化工艺所完成；该基板为一高掺杂浓度N型硅基板与一低掺杂浓度N型外延层所构成，而于该沟道结构内进行的该第一离子注入工艺为在该基板所包含的该低掺杂浓度N型外延层中形成一P型传导类型半导体材料的该离子注入区域；该多晶硅层通过一化学气相沉积法堆积形成于该沟道结构与该第一掩模层上，该第二掩模层通过一低压化学气相沉积法形成于该第一掩模层与该多晶硅层上，而该第二掩模层为以一四氧乙基硅烷所完成的氧化物层；该第一光刻蚀刻工艺包含下列步骤：(a1)于该第一掩模层上形成一光致抗蚀剂层，(a2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(a3)根据该光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该沟道结构，以及(a4)去除该光致抗蚀剂层；该离子注入工艺包含下列步骤：(b1)于该沟道结构内进行一通氧加热工艺，进而于该沟道结构的侧壁与底部形成一第一氧化物层，(b2)去除该沟道结构底部的该第一氧化物层，(b3)于该沟道结构内，利用硼离子注入到该低掺杂浓度N型外延层中，并配合进行一热退火工艺后形成该离子注入区域，(b4)去除该沟道结构侧壁的该第一氧化物层，以及(b5)于该沟道结构的侧壁上形成一第二氧化物层；该第二光刻蚀刻工艺包含下列步骤：(c1)于该第二掩模层上形成一光致抗蚀剂层；(c2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形；(c3)根据该光致抗蚀剂图形对该第二掩模层进行蚀刻，进而形成一侧壁结构并露出部分该多晶硅层与该基板；以及(c4)去除该光致抗蚀剂层；该金属层形成于该第二掩模层、该多晶硅层、该基板与该侧壁结构上的制作方法包含下列步骤：(d1)于该第二掩模层、该多晶硅层、该基板与该侧壁结构上形成以钛金属或氮化钛所完成的一第一金属层，以及(d2)于该第一金属层上形成以铝金属或其他金属所完成的一第二金属层；该第三光刻蚀刻工艺包含下列步骤：(e1)于该金属层上形成一光致抗蚀剂层，(e2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(e3)根据该光致抗蚀剂图形对该金属层进行蚀刻，进而去除部分该金属层，以及(e4)去除该光致抗蚀剂层；于工艺的最后尚包含下列步骤：(f1)进行一热融合工艺，进而使得该金属层能够更密合于该第二掩模层、该多晶硅层、该基板与该侧壁结构上。
3.一种沟道式金属氧化物半导体P-N结肖特基二极管结构，其至少包含：一基板；
一沟道结构，其形成于该基板上方；
一多晶硅层，其形成于该沟道结构内；
一氧化物层，其形成于该基板与沟道结构的侧壁上，并与该多晶硅层相接；
一金属层，其形成于该基板、该氧化物层与该多晶硅层上；以及
一离子注入区域，其形成于该基板中并与该多晶硅层相接；
其中，所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该基板由一高掺杂浓度N型硅基板与一低掺杂浓度N型外延层所构成，该离子注入区域形成于该低掺杂浓度N型外延层中的一P型传导类型半导体材料区域；该氧化物层包含：一第一氧化物层，其系形成于该基板上，一第二氧化物层，其形成于该沟道结构的侧壁上，并与该多晶硅层相接，以及一第三氧化物层，其形成于该第一氧化物层与该多晶硅层上，而该第三氧化物层以一四氧乙基硅烷所完成；该金属层包含：一第一金属层，形成于该基板、该氧化物层与该多晶硅层上，其以一钛金属或一氮化钛所完成，以及一第二金属层，形成于该第一金属层上，其以一铝金属或其他金属所完成。
4.一种沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，该方法至少包含下列步骤：
提供一基板；
于该基板上形成一第一掩模层；
对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成一沟道结构；
于该沟道结构内进行一离子注入工艺，进而于该基板上形成一离子注入区域；
于该第一掩模层、该沟道结构与离子注入区域上形成一第二掩模层；
进行一第二光刻蚀刻工艺，进而去除部分该第一掩模层与部分该第二掩模层并露出部分该基板；
去除剩余的该第二掩模层，进而露出该第一掩模层与离子注入区域；
于该基板与该第一掩模层上形成一第一金属层；
于该第一金属层上形成一第二金属层；
进行一蚀刻工艺，将部分该第二金属层去除并露出该第一金属层；
于该第一金属层、该第二金属层上形成一第三金属层；以及
进行一第三光刻蚀刻工艺，进而去除部分该第一金属层与部分该第三金属层。
5.如权利要求4所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一掩模层为通过一氧化工艺所完成，该基板为一高掺杂浓度N型硅基板与一低掺杂浓度N型外延层所构成，而于该沟道结构内进行的该第一离子注入工艺为在该基板所包含的该低掺杂浓度N型外延层中形成一P型传导类型半导体材料的该离子注入区域；该第二掩模层通过一化学气相沉积法形成于该第一掩模层、该沟道结构与离子注入区域上，而该第二掩模层为以一氮化硅所完成；该第一金属层形成于该基板与该第一掩模层上后进行一快速氮化工艺，进而使得该第一金属层能完全的接合于该基板与该第一掩模层上，而该第一金属层以一钛金属或氮化钛所完成，该第二金属层通过一化学气相沉积法堆积形成于该第一金属层上，而该第二金属层以一钨金属所完成，该第三金属层以一铝金属或其他金属所完成；该第一光刻蚀刻工艺包含下列步骤：(g1)于该第一掩模层上形成一光致抗蚀剂层，(g2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(g3)根据该光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该沟道结构，以及(g4)去除该光致抗蚀剂层；该离子注入工艺包含下列步骤：(h1)于该沟道结构内进行一通氧加热工艺，进而于该沟道结构的侧壁与底部形成一第一氧化物层；(h2)去除该沟道结构底部的该第一氧化物层；(h3)于该沟道结构内，利用硼离子注入到该低掺杂浓度N型外延层中，并配合进行一热退火工艺后形成该离子注入区域；(h4)去除该沟道结构侧壁的该第一氧化物层；以及(h5)于该沟道结构的侧壁上形成一第二氧化物层；该第二光刻蚀刻工艺包含下列步骤：(i1)于该第二掩模层上形成一光致抗蚀剂层，(i2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(i3)根据该光致抗蚀剂图形对该第二掩模层进行蚀刻，进而去除部分该第一掩模层与部分该第二掩模层并露出部分该基板，以及(i4)去除该光致抗蚀剂层；该第三光刻蚀刻工艺包含下列步骤：(j1)于该第三金属层上形成一光致抗蚀剂层，(j2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(j3)根据该光致抗蚀剂图形对该第一金属层与该第三金属层进行蚀刻，进而去除部分该第一金属层与部分该第三金属层；以及(j4)去除该光致抗蚀剂层；以及，工艺最后尚包含下列步骤：(k1)进行一热融合工艺，进而使得该第一金属层、该第二金属层与该第三金属层能够更密合于该第一掩模层、该基板与该离子注入区域上。
6.一种沟道式金属氧化物半导体P-N结肖特基二极管结构，其至少包含：
一基板；
一沟道结构，其形成于该基板上方；
一氧化物层，其形成于该基板与沟道结构的侧壁上；
一第一金属层，其形成于该基板与该氧化物层上；
一第二金属层，其形成于该沟道结构内并与该氧化物层相接；
一第三金属层，其形成于该第一金属层与该第二金属层上；以及
一离子注入区域，其形成于该基板中并与该第二金属层相接。
7.如权利要求6所述的沟道式金属氧化物半导体P-N结肖特基二极管结构，其中该基板由一高掺杂浓度N型硅基板与一低掺杂浓度N型外延层所构成，该离子注入区域形成于该低掺杂浓度N型外延层中的一P型传导类型半导体材料区域，该第一金属层以一钛金属或一氮化钛所完成，该第二金属层以一钨金属所完成，而该第三金属层以一铝金属或其他金属所完成；该氧化物层包含：一第一氧化物层，其形成于该基板上；以及一第二氧化物层，其形成于该沟道结构的侧壁上，并与该第一金属层与该第二金属层相接。
8.一种沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，该方法至少包含下列步骤：
提供一基板；
于该基板上形成一第一掩模层；
对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并蚀刻该基板；
于该基板被蚀刻处进行一第一离子注入工艺，进而于该基板上形成一第一离子注入区域；
于该基板上形成一第二掩模层；
对该基板进行一第二光刻蚀刻工艺，进而去除部分该第二掩模层并于该基板上形成一沟道结构；
于该沟道结构内进行一第二离子注入工艺，进而于该基板上形成一第二离子注入区域；
于该第二掩模层、该沟道结构与该第二离子注入区域上形成一第三掩模层；
进行一第三光刻蚀刻工艺，进而去除部分该第二掩模层与部分该第三掩模层并露出部分该基板；
去除剩余的该第三掩模层，进而露出该第二掩模层与该第二离子注入区域；
于该基板与该第二掩模层上形成一第一金属层；
于该第一金属层上形成一第二金属层；
进行一蚀刻工艺，将部分该第二金属层去除并露出该第一金属层；
于该第一金属层、该第二金属层上形成一第三金属层；以及
进行一第四光刻蚀刻工艺，进而去除部分该第一金属层与部分该第三金属层。
9.如权利要求8所述的沟道式金属氧化物半导体P-N结肖特基二极管结构制作方法，其中该第一掩模层与该第二掩模层为通过一氧化工艺所完成；该基板为一高掺杂浓度N型硅基板与一低掺杂浓度N型外延层所构成，于该沟道结构内进行的该第二离子注入工艺为在该基板所包含的该低掺杂浓度N型外延层中形成一P型传导类型半导体材料的该第二离子注入区域；该第三掩模层通过一化学气相沉积法形成于该第二掩模层、该沟道结构与该第二离子注入区域上，而该第三掩模层为以一氮化硅所完成；该第一金属层形成于该基板与该第二掩模层上后进行一快速氮化工艺，进而使得该第一金属层能完全的接合于该基板与该第二掩模层上，而该第一金属层以一钛金属或氮化钛所完成，该第二金属层通过一化学气相沉积法堆积形成于该第一金属层上，而该第二金属层以一钨金属所完成，该第三金属层以一铝金属或其他金属所完成；该第二光刻蚀刻工艺包含下列步骤：(l1)于该第二掩模层上形成一光致抗蚀剂层，(l2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(l3)根据该光致抗蚀剂图形对该第二掩模层进行蚀刻而形成该沟道结构，以及(l4)去除该光致抗蚀剂层；该第二离子注入工艺包含下列步骤：(m1)于该沟道结构内进行一通氧加热工艺，进而于该沟道结构的侧壁与底部形成一第一氧化物层，(m2)去除该沟道结构底部的该第一氧化物层；(m3)于该沟道结构内，利用硼离子注入到该低掺杂浓度N型外延层中，并配合进行一热退火工艺后形成该第二离子注入区域，(m4)去除该沟道结构侧壁的该第一氧化物层，以及(m5)于该沟道结构的侧壁上形成一第二氧化物层；该第三光刻蚀刻工艺包含下列步骤：(n1)于该第三掩模层上形成一光致抗蚀剂层，(n2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(n3)根据该光致抗蚀剂图形对该第三掩模层进行蚀刻，进而去除部分该第二掩模层与部分该第三掩模层并露出部分该基板，以及(n4)去除该光致抗蚀剂层；该第四光刻蚀刻工艺包含下列步骤：(o1)于该第三金属层上形成一光致抗蚀剂层，(o2)于该光致抗蚀剂层上定义出一光致抗蚀剂图形，(o3)根据该光致抗蚀剂图形对该第一金属层与该第三金属层进行蚀刻，进而去除部分该第一金属层与部分该第三金属层，以及(o4)去除该光致抗蚀剂层；工艺的最后尚包含下列步骤：(p1)进行一热融合工艺，进而使得该第一金属层、该第二金属层与该第三金属层能够更密合于该第二掩模层、该基板与该第二离子注入区域上。
10.一种沟道式金属氧化物半导体P-N结肖特基二极管结构，其至少包含：
一基板；
一第一离子注入区域，其形成于该基板上方的侧边；
一沟道结构，其系形成于该基板上方；
一氧化物层，其形成于该基板、该第一离子注入区域与沟道结构的侧壁上；
一第一金属层，其形成于该基板与该氧化物层上；
一第二金属层，其形成于该沟道结构内并与该氧化物层相接；
一第三金属层，其形成于该第一金属层与该第二金属层上；以及
一第二离子注入区域，其形成于该基板中并与该第二金属层相接；
其中该，基板由一高掺杂浓度N型硅基板与一低掺杂浓度N型外延层所构成，该第一离子注入区域与该第二离子注入区域形成于该低掺杂浓度N型外延层中的一P型传导类型半导体材料区域，该第一金属层以一钛金属或一氮化钛所完成，该第二金属层以一钨金属所完成，而该第三金属层以一铝金属或其他金属所完成；该氧化物层包含：一第一氧化物层，其形成于该基板上；以及，一第二氧化物层，其形成于该沟道结构的侧壁上，并与该第一金属层与该第二金属层相接。
CN2009102072658A 2009-10-23 2009-10-23 沟道式mos p-n 结肖特基二极管结构及其制作方法 Active CN101699616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102072658A CN101699616B (zh) 2009-10-23 2009-10-23 沟道式mos p-n 结肖特基二极管结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102072658A CN101699616B (zh) 2009-10-23 2009-10-23 沟道式mos p-n 结肖特基二极管结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101699616A true CN101699616A (zh) 2010-04-28
CN101699616B CN101699616B (zh) 2011-11-16

Family

ID=42148073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102072658A Active CN101699616B (zh) 2009-10-23 2009-10-23 沟道式mos p-n 结肖特基二极管结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101699616B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129989A (zh) * 2011-02-23 2011-07-20 强茂电子(无锡)有限公司 表面电场屏蔽式肖特基二极管芯片的制造方法
CN102637595A (zh) * 2011-02-15 2012-08-15 陈自雄 沟槽式肖特基二极管及其制作方法
CN103151261A (zh) * 2011-12-06 2013-06-12 陈自雄 沟槽式萧基二极管及其制作方法
CN104733526A (zh) * 2013-12-20 2015-06-24 节能元件控股有限公司 沟渠式金氧半p-n接面二极管结构及其制作方法
CN105576044A (zh) * 2014-10-16 2016-05-11 北大方正集团有限公司 一种肖特基二极管及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6433396B1 (en) * 1999-10-05 2002-08-13 International Rectifier Corporation Trench MOSFET with integrated schottky device and process for its manufacture
US20040038489A1 (en) * 2002-08-21 2004-02-26 Clevenger Lawrence A. Method to improve performance of microelectronic circuits

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637595A (zh) * 2011-02-15 2012-08-15 陈自雄 沟槽式肖特基二极管及其制作方法
CN102637595B (zh) * 2011-02-15 2015-03-25 陈自雄 沟槽式肖特基二极管及其制作方法
CN102129989A (zh) * 2011-02-23 2011-07-20 强茂电子(无锡)有限公司 表面电场屏蔽式肖特基二极管芯片的制造方法
CN103151261A (zh) * 2011-12-06 2013-06-12 陈自雄 沟槽式萧基二极管及其制作方法
CN103151261B (zh) * 2011-12-06 2016-06-22 陈自雄 沟槽式萧基二极管及其制作方法
CN104733526A (zh) * 2013-12-20 2015-06-24 节能元件控股有限公司 沟渠式金氧半p-n接面二极管结构及其制作方法
CN110648912A (zh) * 2013-12-20 2020-01-03 节能元件控股有限公司 沟渠式金氧半p-n接面二极管制作方法
CN105576044A (zh) * 2014-10-16 2016-05-11 北大方正集团有限公司 一种肖特基二极管及其制作方法
CN105576044B (zh) * 2014-10-16 2019-03-29 北大方正集团有限公司 一种肖特基二极管及其制作方法

Also Published As

Publication number Publication date
CN101699616B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
US11605750B2 (en) Solar cell having an emitter region with wide bandgap semiconductor material
TWI455209B (zh) 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
CN101371337B (zh) 具有不同的氧化物厚度的沟槽肖特基势垒二极管
US7078780B2 (en) Schottky barrier diode and method of making the same
TWI497602B (zh) 溝渠式蕭基二極體及其製作方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
TWI232590B (en) Trench Schottky barrier diode
CN102629623B (zh) 包含宽沟渠终端结构的半导体元件
US8405184B2 (en) Trench schottky diode and method for manufacturing the same
CN101609801B (zh) 沟槽式肖特基二极管及其制作方法
CN101699616B (zh) 沟道式mos p-n 结肖特基二极管结构及其制作方法
JP2004529506A5 (zh)
CN103151261A (zh) 沟槽式萧基二极管及其制作方法
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
TW200947726A (en) Buried insulator isolation for solar cell contacts
JP2012160485A (ja) 半導体装置とその製造方法
JP2006210569A (ja) 半導体装置および半導体装置の製造方法
CN101604660A (zh) 台型半导体装置及其制造方法
TWI425575B (zh) 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP5367332B2 (ja) 半導体装置の製造方法および半導体装置
CN104733526A (zh) 沟渠式金氧半p-n接面二极管结构及其制作方法
TWI466302B (zh) 具有終端結構之金氧半二極體元件及其製法
TWI511305B (zh) 蕭特基整流元件之製造方法
CN103872143A (zh) 具有终端结构的金氧半二极管元件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PFC DEVICE CORP.

Free format text: FORMER OWNER: BVI BRITISH VIRGIN ISLANDS ENERGY SAVING PARTS CO., LTD.

Effective date: 20150629

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150629

Address after: Hongkong, China, Wan Chai street, No. 12, shell tower, Arts crafts emporium, building 1

Patentee after: PFC DEVICE HOLDING LIMITED

Address before: Taipei City, Taiwan, China

Patentee before: BVI British Virgin Islands Energy Saving Parts Co., Ltd.