CN105576044A - 一种肖特基二极管及其制作方法 - Google Patents
一种肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN105576044A CN105576044A CN201410549456.3A CN201410549456A CN105576044A CN 105576044 A CN105576044 A CN 105576044A CN 201410549456 A CN201410549456 A CN 201410549456A CN 105576044 A CN105576044 A CN 105576044A
- Authority
- CN
- China
- Prior art keywords
- bowl
- trap
- shape
- size
- shape opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种肖特基二极管及其制作方法。该方法包括:在晶元正面作为P阱注入的阻挡层形成碗状开口;利用所述碗状开口为掩膜窗口,注入用于形成P阱的离子。因作为P阱离子注入的掩膜窗口为碗状开口,通过离子注入工艺即可形成P阱,省略了高温推结工艺。离子注入较之高温推结可控,使形成的P阱最宽处的尺寸更加精准,从而得到更低的VF。另外,省略了高温推结工艺,增加了肖特基二极管的稳定性。进一步的,利用硅化物代替传统的多晶硅制作感应栅极,由于金属与硅接触的势垒非常低,使感应栅极对P阱与N+形成的沟道的电子俘获能力增强,从而使肖特基二极管P阱与N+形成的沟道反型所需的栅极电压降低,进而降低了VF。
Description
技术领域
本发明涉及半导体器件及其工艺制造领域,尤其涉及一种肖特基二极管及其制作方法。
背景技术
肖特基二极管是高频电路中必不可少的配套器件,大量应用于稳压器、整流器、逆变器、不间断电源(UniterruptedPowerSupply,UPS)等电路中。
在肖特基二极管制造技术中,为获得优的电性,通常采用P阱形成保护结,以降低器件反向漏电流。如图1所示,为一种传统的自对准注入推结工艺示意图,在栅极区103上作为P阱注入的阻挡层104刻蚀陡直开口。以陡直开口为掩膜窗口,进行离子注入,并进行高温推结,在外延层101形成P阱102。
在器件工作时,靠P阱与N+形成的沟道来降低正向导通压降(ForwardVoltage,VF)。而P阱的形成需要进行高温推结,高温工艺容易影响器件的稳定性,同时,P阱最宽处的尺寸控制不精准。而P阱与N+所形成的沟道宽度与P阱最宽处的尺寸相关,因此P阱与N+所形成的沟道宽度不容易精确控制,往往漏电流降低,而VF却没有降低。
发明内容
本发明实施例的目的是提供一种肖特基二极管及其制作方法,以解决现有技术中肖特基二极管制作工艺中的如下问题:形成P阱时采用高温推结,使器件稳定性下降,并且P阱最宽处的尺寸控制不精确,不能降低VF。
本发明的目的是通过以下技术方案实现的:
一种肖特基二极管的制作方法,包括:
在晶元正面作为P阱注入的阻挡层形成碗状开口;
利用所述碗状开口为掩膜窗口,注入用于形成P阱的离子。
较佳地,所述碗状开口的上开口形状和尺寸是根据所述P阱最宽处横截面的形状和尺寸确定的。
较佳地,所述碗状开口的上开口形状是P阱最宽处横截面的形状,所述碗状开口的上开口尺寸是P阱最宽处横截面的尺寸。
较佳地,所述碗状开口的上开口形状和尺寸是根据碗状开口的上开口形状和尺寸与P阱最宽处横截面的形状和尺寸的对应关系确定的。
较佳地,该方法还包括:
预先通过计算机仿真的方式确定碗状开口的上开口形状和尺寸与P阱最宽处横截面的形状和尺寸的对应关系;
根据所述对应关系,确定所述碗状开口的形状和尺寸。
较佳地,在晶元正面作为P阱注入的阻挡层形成碗状开口,包括:
采用湿法刻蚀的方法,在晶元正面作为P阱注入的阻挡层形成碗状开口。
较佳地,通过控制湿法刻蚀形成碗状开口的时间,控制形成的碗状开口的上开口尺寸。
较佳地,根据以上任一项所述的方法,在晶元正面作为P阱注入的阻挡层形成碗状开口之前,该方法还包括:
在晶元正面生长栅氧化层;
在栅氧化层上淀积多晶硅层;
在所述多晶硅层上淀积金属;
在所述多晶硅层与所述金属反应形成硅化物后,去除所述金属;
在硅化物层表面淀积作为P阱注入的阻挡层;
在晶元正面作为P阱注入的阻挡层形成碗状开口之后,注入用于形成P阱的离子之前,该方法还包括:
利用所述碗状开口为掩膜窗口,刻蚀所述硅化物层形成感应栅极。
较佳地,在所述多晶硅上淀积金属之后,去除金属之前,该方法还包括:
进行高温快速退火。
一种肖特基二极管,所述肖特基二极管采用以上任一方法制作得到。
本发明实施例的有益效果如下:
本发明实施例中,利用碗状开口自对准的方法,注入用于形成P阱的离子。因为作为P阱离子注入的掩膜窗口为碗状开口,通过离子注入一道工艺即可形成P阱,省略了高温推结工艺。离子注入较之高温推结可控,且工艺难度低,使得形成的P阱最宽处的尺寸更加精准。而P阱与N+所形成的沟道宽度与P阱最宽处的尺寸相关,使得P阱与N+所形成的沟道宽度更加精确,从而得到更低的VF。另外,省略了高温推结工艺,增加了肖特基二极管的稳定性。进一步的,还利用硅化物代替传统的多晶硅制作感应栅极,由于金属与硅接触的势垒非常低,使感应栅极对P阱与N+形成的沟道的电子俘获能力增强,从而使肖特基二极管P阱与N+形成的沟道反型所需的栅极电压降低,进而降低了VF。
附图说明
图1为一种传统的自对准注入及高温推结工艺示意图;
图2为本发明实施例中形成碗状开口和注入用于形成P阱离子的流程图;
图3为本发明实施例中碗状开口的上开口位置示意图;
图4为本发明实施例中形成外延层的结构图;
图5为本发明实施例中生长栅氧化层和淀积多晶硅层的结构图;
图6为本发明实施例中淀积金属的结构图;
图7为本发明实施例中形成硅化物层的结构图;
图8为本发明实施例中去除硅化物层表面残余金属的结构图;
图9为本发明实施例中形成作为P阱注入的阻挡层的结构图;
图10为本发明实施例中形成碗状开口的结构图;
图11为本发明实施例中形成P阱的结构图;
图12为本发明实施例中注入N+离子的结构图;
图13为本发明实施例中挖断N+离子注入层的结构图;
图14为本发明实施例中注入P+离子的结构图;
图15为本发明实施例中形成阳极金属层的结构图;
图16为本发明实施例中形成阴极金属层的结构图。
具体实施方式
下面结合附图和实施例对本发明提供的肖特基二极管及其制作方法进行更详细地说明。
本发明实施例,如图2所示,肖特基二极管的制作方法至少包括如下步骤:
步骤210:在晶元正面作为P阱注入的阻挡层形成碗状开口;
其中,晶元是制作肖特基二极管的载体。晶元正面是指用于形成肖特基二极管的那一面。
步骤220:利用该碗状开口为掩膜窗口,注入用于形成P阱的离子。
本发明实施例中,利用碗状开口自对准的方法,注入用于形成P阱的离子。因为作为P阱离子注入的掩膜窗口为碗状开口,通过离子注入一道工艺即可形成P阱,省略了高温推结工艺。离子注入较之高温推结可控,且工艺难度低,使得形成的P阱最宽处的尺寸更加精准。而P阱与N+所形成的沟道宽度与P阱最宽处的尺寸相关,使得P阱与N+所形成的沟道宽度更加精确,从而得到更低的VF。另外,省略了高温推结工艺,增加了肖特基二极管的稳定性。
上述实步骤220中,碗状开口的上开口形状与尺寸,可以是根据所需要的P阱最宽处横截面的形状和尺寸确定的。
其中,碗状开口的上开口位置如图3所示。下开口为碗状开口靠近晶元正面的一侧,与下开口相对的开口为上开口。
P阱与N+所形成的沟道宽度越大,P阱最宽处横截面的尺寸越大,碗状开口的上开口尺寸越大;P阱与N+所形成的沟道宽度越小,P阱最宽处横截面的尺寸越小,碗状开口的上开口尺寸越小。
进一步的,上开口形状与尺寸与所需要的P阱最宽处横截面的形状和尺寸一致。该碗状开口的上开口形状是P阱最宽处横截面的形状,该碗状开口的上开口尺寸是P阱最宽处横截面的尺寸。例如,若P阱最宽处横截面为圆形,则碗状开口的上开口形状为圆形,上开口尺寸为该P阱最宽处横截面的直径;若P阱最宽处横截面为矩形,则碗状开口的上开口形状为矩形,上开口尺寸为该P阱最宽处横截面的长和宽。
上述实步骤220中,碗状开口的上开口形状与尺寸,也可以是根据碗状开口的上开口形状与尺寸与P阱最宽处横截面的形状和尺寸的对应关系确定的。
其中,碗状开口的上开口形状与尺寸与P阱最宽处横截面的形状和尺寸的对应关系的确定方式有多种,可选的,通过计算机仿真的方式确定碗状开口的上开口形状与尺寸与P阱最宽处横截面的形状和尺寸的对应关系。
上述实施例,形成碗状开口时,可以采用湿法刻蚀的方法。进一步的,通过湿法刻蚀在晶元正面形成碗状开口的过程中,通过控制刻蚀时间,控制形成的碗状开口的的上开口尺寸。湿法刻蚀的时间越长,碗状开口的上开口尺寸越大。
基于上述任意实施例,在晶元正面作为P阱注入的阻挡层形成碗状开口之前,还采用硅化物代替多晶硅制作感应栅极。具体的,采用硅化物代替多晶硅制作感应栅极,至少包括如下步骤:
步骤一:在晶元正面生长栅氧化层;
步骤二:在栅氧化层上淀积多晶硅层;
步骤三:在多晶硅层上淀积金属;
步骤三中可以淀积的金属有多种,优选的,该金属为钛,还可以是镍、钴、铂等金属。
步骤四:使该金属与多晶硅反应形成硅化物;
其中,形成硅化物的方法有多种,可选的,采用高温快速退火(RapidThermalAnnealing,RTA)的方法。进行RTA的时间范围为20s~30s,温度范围为780℃~840℃。
步骤五:对该金属刻蚀,去除表面残余的金属;
步骤六:在硅化物层表面淀积作为P阱注入的阻挡层,对该阻挡层和硅化物层进行刻蚀,形成感应栅极。
其中,该步骤中在硅化物层表面淀积的该阻挡层为层间介质(Inter-layerDielectric,ILD)层。采用湿法刻蚀在ILD层形成碗状开口。利用碗状开口为掩膜窗口,采用干法刻蚀在硅化物层形成陡直开口。
利用硅化物代替多晶硅制作感应栅极,由于Ti与硅接触的势垒非常低(0.5电子伏),使感应栅极对P阱与N+形成的沟道的电子俘获能力增强,从而使肖特基二极管P阱与N+形成的沟道反型所需的栅极电压降低,进而降低了VF。
下面的实施例,结合完整的肖特基二极管制作流程,对肖特基二极管的制作方法进行详细地说明,制作过程如下:
步骤一:在晶元的一个表面形成外延层,如图4所示。
其中,晶元即衬底401,形成外延层402的这个表面为晶元正面。可选的,衬底和外延层均为N型。
步骤二:生长栅氧化层,在栅氧化层403的表面淀积多晶硅层404,如图5所示。
步骤三:在多晶硅层404的表面淀积金属,如图6所示,形成金属层405。
步骤四:采用RTA快速退火,使多晶硅与金属反应生成硅化物,如图7所示,形成硅化物层406。
步骤五:刻蚀金属层405,去除硅化物层406表面残余金属,如图8所示。
步骤六:在硅化物层406的表面进行正硅酸乙酯(tetraethylorthosilicate,TEOS)淀积/回流,形成作为P阱注入的阻挡层,如图9所示。
步骤六形成作为P阱注入的阻挡层407,应当指出的是,该阻挡层材料不仅限于TEOS。
步骤七:对作为P阱注入的阻挡层407进行湿法刻蚀形成碗状开口,对硅化物层406进行干法刻蚀形成陡直开口,如图10所示。
步骤八:利用碗状开口为掩膜窗口进行自对准,注入P-离子形成P阱408,如图11所示。
步骤九:利用碗状开口为掩膜窗口进行自对准,注入N+离子,如图12所示,形成N+离子注入层409。
步骤十:利用陡直开口作为掩膜窗口,进行硅(Si)槽刻蚀,挖断陡直开口下的N+离子注入层409,如图13所示。
步骤十一:在陡直开口处进行P+离子注入,如图14所示,P+离子注入层4010形成于P阱408内。
步骤十二:在晶元正面淀积Ti/TiN,如图15所示,采用高温快速硅化物处理(RapidThermalSilicide,RTS)退火,在Ti/TiN层4011表面淀积阳极金属层4012。
步骤十二用于提高阳极金属与Si的接触特性。应当指出的是,该步骤淀积的材料不仅限于Ti/TiN。
步骤十三:将晶元背面即衬底401背面减薄,如图16所示,减薄之后,在其表面淀积阴极金属层4013。
本发明实施例提供了一种肖特基二极管,该肖特基二极管采用以上任一方法制作得到。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种肖特基二极管的制作方法,其特征在于,包括:
在晶元正面作为P阱注入的阻挡层形成碗状开口;
利用所述碗状开口为掩膜窗口,注入用于形成P阱的离子。
2.根据权利要求1所述的方法,其特征在于,所述碗状开口的上开口形状和尺寸是根据所述P阱最宽处横截面的形状和尺寸确定的。
3.根据权利要求2所述的方法,其特征在于,所述碗状开口的上开口形状是P阱最宽处横截面的形状,所述碗状开口的上开口尺寸是P阱最宽处横截面的尺寸。
4.根据权利要求1所述的方法,其特征在于,所述碗状开口的上开口形状和尺寸是根据碗状开口的上开口形状和尺寸与P阱最宽处横截面的形状和尺寸的对应关系确定的。
5.根据权利要求4所述的方法,其特征在于,该方法还包括:
预先通过计算机仿真的方式确定碗状开口的上开口形状和尺寸与P阱最宽处横截面的形状和尺寸的对应关系;
根据所述对应关系,确定所述碗状开口的形状和尺寸。
6.根据权利要求1所述的方法,其特征在于,在晶元正面作为P阱注入的阻挡层形成碗状开口,包括:
采用湿法刻蚀的方法,在晶元正面作为P阱注入的阻挡层形成碗状开口。
7.根据权利要求6所述的方法,其特征在于,通过控制湿法刻蚀形成碗状开口的时间,控制形成的碗状开口的上开口尺寸。
8.根据权利要求1~7任一项所述的方法,其特征在于,在晶元正面作为P阱注入的阻挡层形成碗状开口之前,该方法还包括:
在晶元正面生长栅氧化层;
在栅氧化层上淀积多晶硅层;
在所述多晶硅层上淀积金属;
在所述多晶硅层与所述金属反应形成硅化物后,去除所述金属;
在硅化物层表面淀积作为P阱注入的阻挡层;
在晶元正面作为P阱注入的阻挡层形成碗状开口之后,注入用于形成P阱的离子之前,该方法还包括:
利用所述碗状开口为掩膜窗口,刻蚀所述硅化物层形成感应栅极。
9.根据权利要求8所述的方法,其特征在于,在所述多晶硅上淀积金属之后,去除金属之前,该方法还包括:
进行高温快速退火。
10.一种肖特基二极管,其特征在于,所述肖特基二极管采用权利要求1~9任一项所述的方法制作得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410549456.3A CN105576044B (zh) | 2014-10-16 | 2014-10-16 | 一种肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410549456.3A CN105576044B (zh) | 2014-10-16 | 2014-10-16 | 一种肖特基二极管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105576044A true CN105576044A (zh) | 2016-05-11 |
CN105576044B CN105576044B (zh) | 2019-03-29 |
Family
ID=55885973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410549456.3A Active CN105576044B (zh) | 2014-10-16 | 2014-10-16 | 一种肖特基二极管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105576044B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5732679A (en) * | 1980-08-05 | 1982-02-22 | Mitsubishi Electric Corp | Manufacture of schottky barrier diode |
US20070173021A1 (en) * | 2006-01-25 | 2007-07-26 | Kocon Christopher B | Self-aligned trench MOSFET structure and method of manufacture |
CN101699616A (zh) * | 2009-10-23 | 2010-04-28 | 英属维京群岛商节能元件股份有限公司 | 沟道式mos p-n结肖特基二极管结构及其制作方法 |
-
2014
- 2014-10-16 CN CN201410549456.3A patent/CN105576044B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5732679A (en) * | 1980-08-05 | 1982-02-22 | Mitsubishi Electric Corp | Manufacture of schottky barrier diode |
US20070173021A1 (en) * | 2006-01-25 | 2007-07-26 | Kocon Christopher B | Self-aligned trench MOSFET structure and method of manufacture |
CN101699616A (zh) * | 2009-10-23 | 2010-04-28 | 英属维京群岛商节能元件股份有限公司 | 沟道式mos p-n结肖特基二极管结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105576044B (zh) | 2019-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8049276B2 (en) | Reduced process sensitivity of electrode-semiconductor rectifiers | |
CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
CN105895511A (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
CN104966720A (zh) | Tft基板结构及其制作方法 | |
CN108565295A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
CN103367157A (zh) | 一种超结mosfet的制备方法 | |
US11688763B2 (en) | Semiconductor device having side-diffused trench plug | |
CN203312299U (zh) | 一种超势垒整流器件 | |
CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
CN105576044A (zh) | 一种肖特基二极管及其制作方法 | |
CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
CN110197791B (zh) | 多晶硅作为源区的沟槽mosfet结构及其制备方法 | |
CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
CN106328514A (zh) | 一种功率二极管的制造方法及功率二极管 | |
CN106098686B (zh) | 一种超势垒整流器及其制备方法 | |
CN104299900A (zh) | 制造场截止型绝缘栅双极晶体管的方法 | |
CN103346155A (zh) | 一种超势垒整流器件及其制造方法 | |
CN103839797B (zh) | 一种igbt短路集电极结构的制备方法 | |
CN106446461B (zh) | 一种肖特基二极管的工艺设计 | |
CN104425376A (zh) | Cmos管的制造方法及cmos管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |