CN106446461B - 一种肖特基二极管的工艺设计 - Google Patents
一种肖特基二极管的工艺设计 Download PDFInfo
- Publication number
- CN106446461B CN106446461B CN201610963476.4A CN201610963476A CN106446461B CN 106446461 B CN106446461 B CN 106446461B CN 201610963476 A CN201610963476 A CN 201610963476A CN 106446461 B CN106446461 B CN 106446461B
- Authority
- CN
- China
- Prior art keywords
- layer
- schottky diode
- metal
- epitaxial layer
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 133
- 238000005530 etching Methods 0.000 claims description 20
- 238000004088 simulation Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000000737 periodic effect Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 230000001413 cellular effect Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 claims 5
- 238000000605 extraction Methods 0.000 claims 1
- 230000001376 precipitating effect Effects 0.000 claims 1
- 238000011161 development Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体集成电路制造领域，尤其涉及一种肖特基二极管的工艺设计，肖特基二极管包括半导体衬底、外延层、沟槽、栅介质层、多晶硅、肖特基接触金属、正面金属层和背面金属层，半导体衬底的上表面设置有外延层，外延层上的两端设有沟槽，沟槽内表面设置有栅介质层，沟槽内部设置有多晶硅，外延层上表面设置有肖特基接触金属，正面金属层设于肖特基接触金属的上表面，背面金属层设于半导体衬底一侧的表面。本发明利用SILVACO TCAD对肖特基二极管进行结构与电学特性建模，从而确定影响肖特基二极管的耐压与电流的模型参数，通过控制变量法，不断调整优化参数，使得肖特基二极管的击穿与可靠性达到最佳组合，从而缩短开发周期和提高成品率。
Description
技术领域
本发明涉及半导体集成电路制造领域，尤其涉及一种肖特基二极管的工艺设计。
背景技术
功率二极管作为功率半导体体系中最基本、最常见且不可或缺的一部分，以其在高压直流输电、电源和马达等领域的重要作用，一直以来备受关注。
TMBS肖特基二极管器件最主要的特征就是单向导电性，是现代整流器件中性能优异的种类之一。
发明内容
本发明利用SILVACO TCAD对肖特基二极管进行结构与电学特性建模，从而确定影响肖特基二极管的耐压与电流的模型参数，通过控制变量法，不断调整优化参数，使得肖特基二极管的击穿与可靠性达到最佳组合，从而缩短开发周期和提高成品率。
为了达到此目的，本发明采用以下技术方案：
一种肖特基二极管的工艺设计，使用SILVACO TCAD中的工艺模拟软件ATHENA模拟肖特基二极管的工艺流程，其流程包括以下步骤：
A、初始设定TMBS肖特基二极管器件的参数：设置外延层厚度d、外延层浓度ND，沟槽MOS结构深度h，介质层厚度t，沟槽MOS间隔宽度s，沟槽MOS结构宽度w；
B、模拟TMBS肖特基二极管器件的制造：
(1)在半导体衬底上外延生长一层外延层；
(2)通过光刻和刻蚀外延层后，在外延层上面形成周期性排列深沟槽结构；
(3)在步骤(2)中的沟槽上通过淀积一层氧化层；
(4)刻蚀氧化层形成一层固定厚度的氧化层覆盖在外延层上，形成周期性排列沟槽结构；
(5)在器件上面淀积多晶硅，使得器件沟槽内完全被多晶硅填充；
(6)刻蚀器件表层多余的多晶硅；
(7)光刻和刻蚀，去除器件表面作为硬模板的氧化层，暴露出器件的外延层；
(8)溅射，在器件的表面溅射所设计的金属材料，使得金属与上述暴露出来的器件的外延层及器件沟槽内的多晶硅之间进行接触；
(9)退火，使得金属与外延层之间形成肖特基接触，金属与多晶硅之间形成金属接触，刻蚀掉不需要的金属，使其平整化；
(10)复制图案延扩，并且引线，定义电极，使得器件形成欧姆接触，完成器件的模拟制造；
C、对步骤B获得的TMBS肖特基二极管进行器件仿真，获得其电学特性；
D、判断步骤C获得的TMBS肖特基二极管的电学特性是否符合设计要求，若符合，输出步骤B中的工艺条件，进行实际生产；若不符合，则通过控制变量法，调整步骤B中影响器件性能的工艺参数，重复步骤B、C、D。
所述半导体衬底为N型硅衬底，所述外延层为N型硅外延层。
所述步骤(6)中刻蚀终点控制的方法为检测硬模板氧化层上面的反射信号，当刻蚀到氧化层时，根据反射回来的信号发生的变化确定刻蚀终点。
所述步骤B中的工艺条件包括沉积厚度、退火时间、退火温度和淀积厚度。
所述步骤C为使用ATLAS器件仿真系统对肖特基二极管进行器件仿真，包括以下步骤：
1)仿真肖特基二极管的击穿电压，确定外延层浓度和厚度；
2)仿真开启电压，确定栅氧化层厚度；
3)仿真导通电阻，确定元胞的基本结构以及完成动态参数的仿真，提取参数结果，获得TMBS肖特基二极管的电学特性。
一种肖特基二极管的工艺设计的肖特基二极管，包括半导体衬底、外延层、沟槽、栅介质层、多晶硅、肖特基接触金属、正面金属层和背面金属层；
所述半导体衬底的上表面设置有所述外延层；
所述外延层的上表面的两端设有沟槽；
所述沟槽的内表面设置有栅介质层，在所述沟槽的内部设置有多晶硅；
所述外延层的上表面设置有肖特基接触金属；
所述正面金属层设于所述肖特基接触金属的上表面，所述正面金属层用于引出正极；
所述背面金属层设于所述半导体衬底背于所述外延层一侧的表面，所述背面金属层用于引出负极。
所述沟槽的内壁的表面设有绝缘层。
所述肖特基接触金属6为金、钼、镍或铝。
所述栅介质层为栅氧化层。
本发明利用SILVACO TCAD对肖特基二极管进行结构与电学特性建模，从而确定影响肖特基二极管的耐压与电流的模型参数，通过控制变量法，不断调整优化参数，使得肖特基二极管的击穿与可靠性达到最佳组合，从而缩短开发周期和提高成品率。
附图说明
图1为本发明实施例中的TMBS肖特基二极管的结构图；
图2为本发明实施例中的外延生长的示意图；
图3为本发明实施例中的外延层刻蚀形成周期结构的示意图；
图4为本发明实施例中的淀积氧化层的示意图；
图5为本发明实施例中的刻蚀氧化层的示意图；
图6为本发明实施例中的淀积多晶硅的示意图；
图7为本发明实施例中的刻蚀多晶硅的示意图；
图8为本发明实施例中的去除氧化层的示意图；
图9为本发明实施例中的淀积铝层的示意图；
图10为本发明实施例中的退火与平整化的示意图；
图11为本发明实施例中的定义电极的示意图；
图12为本发明实施例中的TMBS肖特基二极管的正向特性与局部放大图；
图13为本发明实施例中的TMBS肖特基二极管的反向击穿曲线图；
其中：1为半导体衬底；2为外延层；3为栅介质层；4为多晶硅；5为肖特基接触金属；6为正面金属层；7为背面金属层。
具体实施方式
下面结合附图并通过具体实施例方式来进一步说明本发明的技术方案。
如图2～11所示，一种肖特基二极管的工艺设计，使用SILVACO TCAD中的工艺模拟软件ATHENA模拟肖特基二极管的工艺流程，其流程包括以下步骤：
A、初始设定TMBS肖特基二极管器件的参数：设置外延层厚度d、外延层浓度ND，沟槽MOS结构深度h，介质层厚度t，沟槽MOS间隔宽度s，沟槽MOS结构宽度w；
B、模拟TMBS肖特基二极管器件的制造：
(1)在半导体衬底上外延生长一层外延层；
(2)通过光刻和刻蚀外延层后，在外延层上面形成周期性排列深沟槽结构；
(3)在步骤(2)中的沟槽上通过淀积一层氧化层；
(4)刻蚀氧化层形成一层固定厚度的氧化层覆盖在外延层上，形成周期性排列沟槽结构；
(5)在器件上面淀积多晶硅，使得器件沟槽内完全被多晶硅填充；
(6)刻蚀器件表层多余的多晶硅；
(7)光刻和刻蚀，去除器件表面作为硬模板的氧化层，暴露出器件的外延层；
(8)溅射，在器件的表面溅射所设计的金属材料，使得金属与上述暴露出来的器件的外延层及器件沟槽内的多晶硅之间进行接触；
(9)退火，使得金属与外延层之间形成肖特基接触，金属与多晶硅之间形成金属接触，刻蚀掉不需要的金属，使其平整化；
(10)复制图案延扩，并且引线，定义电极，使得器件形成欧姆接触，完成器件的模拟制造；
C、对步骤B获得的TMBS肖特基二极管进行器件仿真，获得其电学特性；
D、判断步骤C获得的TMBS肖特基二极管的电学特性是否符合设计要求，若符合，输出步骤B中的工艺条件，进行实际生产；若不符合，则通过控制变量法，调整步骤B中影响器件性能的工艺参数，重复步骤B、C、D。
更进一步的说明，所述半导体衬底为N型硅衬底，所述外延层为N型硅外延层。
更进一步的说明，所述步骤(6)中刻蚀终点控制的方法为检测硬模板氧化层上面的反射信号，当刻蚀到氧化层时，根据反射回来的信号发生的变化确定刻蚀终点。
更进一步的说明，所述步骤B中的工艺条件包括沉积厚度、退火时间、退火温度和淀积厚度。
步骤B中沉积氧化层原有的方案这里是直接使用了热氧化的方法得到具有一定厚度的氧化层，这种方法简化了工艺，但是这种方法得到的氧化层厚度不一致，特别是在深沟槽内与直角拐角处的氧气比较少，生成的氧化层很薄。而本方案使用的是沉积氧化层的方法，再加上刻蚀，可以得到足够厚(1μm)，而且厚度一致，台阶覆盖特性良好的氧化层。平整的台面可以避免器件在高电压工作时，由于尖端放电而造成器件击穿而产生的损坏，因此可以获得比较高的反向击穿电压。另一方面这也避免了由于接触界面不平整形成了表面态离子，以便获得更低的漏电流。
步骤B中的退火温度为980℃，退火时间为20min。
更进一步的说明，所述步骤C为使用ATLAS器件仿真系统对肖特基二极管进行器件仿真，包括以下步骤：
1)仿真肖特基二极管的击穿电压，确定外延层浓度和厚度；
2)仿真开启电压，确定栅氧化层厚度；
3)仿真导通电阻，确定元胞的基本结构以及完成动态参数的仿真，提取参数结果，获得TMBS肖特基二极管的电学特性。
ATLAS器件仿真系统可以模拟半导体器件的电学、光学和热学行为，用以分析半导体的直流、交流和时域响应。如图12所示，得到的TMBS肖特基二极管的元胞的长度为10μm，宽度为1μm，厚度为10μm，面积为10μm2。根据工艺模拟得到肖特基二极管的元胞的模型，使用了8*105个元胞器件进行并联仿真，得到TMBS肖特基二极管的电学特性，从TMBS肖特基正向二极管的正向导通特性可知，该器件的导通电压为0.4V，当正向导通电流为IF＝2A时，导通的电压为0.448V＜0.45V，符合设计要求
如图13反向击穿曲线可知，反向击穿电压为130V,当反向电流IR＝0.3mA时，反向电压明显大于100V，而当反向电压为100V，反向电流小于150uA。
更进一步的说明，一种基于SILVACO的肖特基二极管的工艺设计的肖特基二极管，如图1所示，包括半导体衬底1、外延层2、沟槽、栅介质层3、多晶硅4、肖特基接触金属5、正面金属层6和背面金属层7；所述半导体衬底1的上表面设置有所述外延层2；所述外延层2的上表面的两端设有沟槽；所述沟槽的内表面设置有栅介质层3，在所述沟槽的内部设置有多晶硅4；所述外延层的上表面设置有肖特基接触金属5；所述正面金属层6设于所述肖特基接触金属5的上表面，所述正面金属层6用于引出正极；所述背面金属层7设于所述半导体衬底1背于所述外延层2一侧的表面，所述背面金属层7用于引出负极。
TMBS(Trench MOS Barrier Schottky Diode)器件的技术核心思想是耗尽层夹断,通过刻蚀沟槽而形成了一个几何尺寸精心设计的台面，台面两侧是横向的MOS结构。它具有沟槽结构，在沟槽内壁具有绝缘层，在沟槽内填充导电材料，从而形成沟槽MOS结构。
沟槽MOS结构围绕在肖特基势垒结的周围，在器件正向偏置时不会对台面顶端的肖特基结导电产生影响,而在反向偏置时则会产生耗尽层夹断台面,从而调制台面内的电场分布,降低肖特基结界面附近的电场强度,进而减小器件的反向漏电流。夹断耗尽层的深度也较平,从而有更多的区域参与承担反向偏压。在耗尽层内各处电场都不超过临界电场的前提下,更深的耗尽层就意味着更大的反向击穿电压。所以相比于一般的肖特基二极管，TMBS器件具有更高的反向击穿电压。因此使用这种技术来提高肖特基二极管的反向击穿电压。
更进一步的说明，所述沟槽的内壁的表面设有绝缘层。
更进一步的说明，所述肖特基接触金属6为金、钼、镍或铝。
更进一步的说明，所述栅介质层为栅氧化层。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。
Claims (8)
1.一种肖特基二极管的工艺设计，其特征在于，使用SILVACO TCAD中的工艺模拟软件ATHENA模拟肖特基二极管的工艺流程，其流程包括以下步骤：
A、初始设定TMBS肖特基二极管器件的参数：设置外延层厚度d、外延层浓度ND，沟槽MOS结构深度h，介质层厚度t，沟槽MOS间隔宽度s，沟槽MOS结构宽度w；
B、模拟TMBS肖特基二极管器件的制造：
(1)在半导体衬底上外延生长一层外延层；
(2)通过光刻和刻蚀外延层后，在外延层上面形成周期性排列深沟槽结构；
(3)在步骤(2)中的沟槽上通过沉淀氧化层的方法淀积一层氧化层；
(4)刻蚀氧化层形成一层固定厚度的氧化层覆盖在外延层上，形成周期性排列沟槽结构；
(5)在器件上面淀积多晶硅，使得器件沟槽内完全被多晶硅填充；
(6)刻蚀器件表层多余的多晶硅；
(7)光刻和刻蚀，去除器件表面作为硬模板的氧化层，暴露出器件的外延层；刻蚀终点控制的方法为检测硬模板氧化层上面的反射信号，当刻蚀到氧化层时，根据反射回来的信号发生的变化确定刻蚀终点；
(8)溅射，在器件的表面溅射所设计的金属材料，使得金属与上述暴露出来的器件的外延层及器件沟槽内的多晶硅之间进行接触；
(9)退火，使得金属与外延层之间形成肖特基接触，金属与多晶硅之间形成金属接触，刻蚀掉不需要的金属，使其平整化；
(10)复制图案延扩，并且引线，定义电极，使得器件形成欧姆接触，完成器件的模拟制造；
C、对步骤B获得的TMBS肖特基二极管进行器件仿真，获得其电学特性；
D、判断步骤C获得的TMBS肖特基二极管的电学特性是否符合设计要求，若符合，输出步骤B中的工艺条件，进行实际生产；若不符合，则通过控制变量法，调整步骤B影响器件性能的工艺参数，重复步骤B、C、D。
2.根据权利要求1所述的一种肖特基二极管的工艺设计，其特征在于：所述半导体衬底为N型硅衬底，所述外延层为N型硅外延层。
3.根据权利要求1所述的一种肖特基二极管的工艺设计，其特征在于：所述步骤B中的工艺条件包括沉积厚度、退火时间、退火温度和淀积厚度。
4.根据权利要求1所述的一种肖特基二极管的工艺设计，其特征在于：所述步骤C为使用ATLAS器件仿真系统对肖特基二极管进行器件仿真，包括以下步骤：
1)仿真肖特基二极管的击穿电压，确定外延层浓度和厚度；
2)仿真开启电压，确定栅氧化层厚度；
3)仿真导通电阻，确定元胞的基本结构以及完成动态参数的仿真，提取参数结果，获得TMBS肖特基二极管的电学特性。
5.根据权利要求1～4中任意一项所述的一种肖特基二极管的工艺设计的肖特基二极管，其特征在于：包括半导体衬底、外延层、沟槽、栅介质层、多晶硅、肖特基接触金属、正面金属层和背面金属层；
所述半导体衬底的上表面设置有所述外延层；
所述外延层的上表面的两端设有沟槽；
所述沟槽的内表面设置有栅介质层，在所述沟槽的内部设置有多晶硅；
所述外延层的上表面设置有肖特基接触金属；
所述正面金属层设于所述肖特基接触金属的上表面，所述正面金属层用于引出正极；
所述背面金属层设于所述半导体衬底背于所述外延层一侧的表面，所述背面金属层用于引出负极。
6.根据权利要求5所述的一种肖特基二极管，其特征在于：所述沟槽的内壁的表面设有绝缘层。
7.根据权利要求5所述的一种肖特基二极管，其特征在于：所述肖特基接触金属为金、钼、镍或铝。
8.根据权利要求5所述的一种肖特基二极管，其特征在于：所述栅介质层为栅氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610963476.4A CN106446461B (zh) | 2016-10-28 | 2016-10-28 | 一种肖特基二极管的工艺设计 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610963476.4A CN106446461B (zh) | 2016-10-28 | 2016-10-28 | 一种肖特基二极管的工艺设计 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106446461A CN106446461A (zh) | 2017-02-22 |
| CN106446461B true CN106446461B (zh) | 2019-10-18 |
Family
ID=58179924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610963476.4A Active CN106446461B (zh) | 2016-10-28 | 2016-10-28 | 一种肖特基二极管的工艺设计 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106446461B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015204138A1 (de) * | 2015-03-09 | 2016-09-15 | Robert Bosch Gmbh | Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode |
| CN105355666B (zh) * | 2015-12-01 | 2018-06-26 | 成都九十度工业产品设计有限公司 | 一种高压肖特基二极管 |
| CN205211763U (zh) * | 2015-12-01 | 2016-05-04 | 成都九十度工业产品设计有限公司 | 一种高压肖特基二极管 |
| CN105957806B (zh) * | 2016-06-08 | 2018-05-04 | 天津大学 | 用于减少非易失性存储器中数据残留的方法 |
-
2016
- 2016-10-28 CN CN201610963476.4A patent/CN106446461B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106446461A (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
| CN107403839A (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| CN206022371U (zh) | 绝缘栅双极晶体管(igbt) | |
| CN102446980A (zh) | 一种低正向压降肖特基二极管及其制造方法 | |
| CN112242432A (zh) | 遮蔽栅金属氧化物半导体场效晶体管及其制造方法 | |
| CN103956388A (zh) | 肖特基二极管半导体器件及其制备方法 | |
| CN105448732A (zh) | 改善uis性能的沟槽式功率半导体器件及其制备方法 | |
| CN104900719A (zh) | 一种沟槽肖特基二极管终端结构及其制备方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN206976354U (zh) | 适用于深沟槽的功率半导体器件结构 | |
| CN104810287B (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| TWI772714B (zh) | 半導體器件及其製造方法 | |
| CN106446461B (zh) | 一种肖特基二极管的工艺设计 | |
| CN208400855U (zh) | 一种分离栅mosfet器件结构 | |
| CN113497122A (zh) | 一种Split Gate结构、Power MOS器件及制作方法 | |
| CN111106043A (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN108091702B (zh) | Tmbs器件及其制造方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN107527952B (zh) | 一种Nano-Fin栅结构的混合阳极二极管 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN111916495B (zh) | 一种沟槽型igbt芯片有源区边缘结构 | |
| CN105185841B (zh) | 一种场效应二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |