CN102637595B - 沟槽式肖特基二极管及其制作方法 - Google Patents

沟槽式肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN102637595B
CN102637595B CN201110060799.XA CN201110060799A CN102637595B CN 102637595 B CN102637595 B CN 102637595B CN 201110060799 A CN201110060799 A CN 201110060799A CN 102637595 B CN102637595 B CN 102637595B
Authority
CN
China
Prior art keywords
layer
groove structure
oxide layer
semiconductor substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110060799.XA
Other languages
English (en)
Other versions
CN102637595A (zh
Inventor
陈自雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN102637595A publication Critical patent/CN102637595A/zh
Application granted granted Critical
Publication of CN102637595B publication Critical patent/CN102637595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种沟槽式肖特基二极管及其制作方法。该方法包括下列步骤：提供半导体基板，并形成多个沟槽结构，其中部分的沟槽结构底部有多个注入区域；形成栅极氧化层覆盖于该多个沟槽结构与该半导体基板的表面；形成多晶硅结构覆盖于该栅极氧化层；对该多晶硅结构进行蚀刻，使得该多晶硅结构覆盖于该多个沟槽结构；形成掩模层覆盖于部分的该多个沟槽结构与部分基板上的栅极氧化层，并露出部分该半导体基板的表面；于该掩模层与部分的该半导体基板表面形成金属溅镀层。

Description

沟槽式肖特基二极管及其制作方法
技术领域
本发明涉及一种沟槽式肖特基二极管及其制作方法，尤指以制作方法以提供出一种具有较低的反向电压漏电流、较低的正向偏置电压(Vf)、较高的反向耐电压值以及较短的反向回复时间等特性的沟槽式肖特基二极管。
背景技术
肖特基二极管(Schottky Diode)为以电子作为载流子的单极性元件，其特性为速度快，且于加入较低的正向偏置电压(Forward Bias Voltage；Vf)时，便可有较大的顺向电流与较短的反向回复时间(Reverse Recovery Time；tRR)，但若加入持续增加的反向偏压时，则会有较大的漏电流(与金属功函数及半导体掺杂浓度所造成的肖特基势垒(Schottky Barrier)有关)。而后，提出有沟槽式的肖特基势垒二极管，是通过于沟槽中填入多晶硅或金属来夹止反向漏电流，使元件的漏电能大幅降低。
关于沟槽式的肖特基势垒二极管，其代表性发明可参阅美国专利第5365102号(专利名称：SCHOTTKY BARRIER RECTIFIER WITH MOSTRENCH)中所披露的元件结构与技术；并请参阅如图1(a)至1(f)所示的主要工艺步骤。首先在图1(a)中，提供有外延层(epitaxial layer)厚度的半导体基板12，且此基板12具有两表面12a、12b，其中高掺杂浓度(N+型)的阴极区域12c邻近其表面12a，而低掺杂浓度(N型)的漂移区域12d则从高掺杂浓度(N+型)的阴极区域12c伸展至表面12b；并进而于其上生长二氧化硅层(SiO2)13，以降低接着要生长的氮化硅层(Si3N4)15的沉积应力，并再于氮化硅层15上形成光致抗蚀剂层17。
而接着在图1(b)中，利用该光致抗蚀剂层17进行光刻工艺(lithography)及蚀刻工艺(etching)，以移除部分的氮化硅层15、二氧化硅层13以及基板12，从而将其基板12的漂移区域12d蚀刻出多个分离平台14，且形成为具有特定深度与宽度的沟槽结构22。接着在图1(c)中，分别于其沟槽结构22的侧壁22a及底部22b上生长出绝缘性质的热氧化层16。并在图1(d)中，移除剩下的氮化硅层15和二氧化硅层13，以及于图1(e)中，在其整体结构的上方镀上金属层23。并接着在图1(f)中，在背面的表面12a处同样进行金属镀制。接着，进行热融合工艺，使其多个分离的平台14能将所接触的金属层23平行连接出单一个阳极金属层18，而于其背面的表面12a处则能形成出阴极金属层20；使其阳极金属层18与平台14的接触便因所谓的肖特基势垒(Schottky Barrier)而成为肖特基结面，从而完成晶片的工艺。
由上述的方法制作的沟槽式肖特基二极管(Trench MOS Barrier SchottkyRectifier，简称为TMBR)，具有极低的正向偏置电压(Vf)，反向漏电流则受到沟槽结构的夹止，会比无沟槽结构者有更低的漏电流。上述沟槽式肖特基二极管的反向耐电压值可以到达120V，而漏电流约数十微安培，当然实际的漏电流的大小会根据芯片的尺寸而有所差异。而改善已知沟槽式肖特基二极管结构并具有更高的反向耐电压值，以及更低的漏电流则为本发明最主要的目的。
发明内容
本发明的目的在于改善已知沟槽式肖特基二极管，并且使得沟槽式肖特基二极管具有更高的反向耐电压值，以及更低的漏电流。
本发明为一种沟槽式肖特基二极管制作方法，该方法包括下列步骤：提供半导体基板；于该半导体基板上形成多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构；于该半导体基板中该第一类沟槽结构的底部形成多个注入区域；于该半导体基板的表面以及该多个沟槽结构的表面上形成栅极氧化层；于该栅极氧化层上形成多晶硅结构；对该多晶硅结构进行蚀刻，使得该多晶硅结构覆盖于该多个沟槽结构内的该栅极氧化层上；形成掩模层，覆盖于该第一类沟槽结构中的该多个多晶硅结构以及该栅极氧化层上；蚀刻该半导体基板，并露出未被该罩幕层覆盖的该半导体基板的表面；以及金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的该多个多晶硅结构、以及部分的该掩模层。
本发明为种沟槽式肖特基二极管，包括：半导体基板，其内部具有多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构；多个注入区域，位于该半导体基板中该第一类沟槽结构的底部；栅极氧化层，覆盖于该多个沟槽结构的侧边与底部，且覆盖于部分的该半导体基板的表面；多个多晶硅结构，形成于该多个沟槽结构内覆盖于该栅极氧化层上；掩模层，覆盖于该第一类沟槽结构中的该多个多晶硅结构以及该栅极氧化层上；以及金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的该多个多晶硅结构、以及部分的该掩模层。
本发明还提出一种沟槽式肖特基二极管制作方法，该方法包括下列步骤：提供半导体基板；于该半导体基板的表面形成第一氧化层；蚀刻该第一氧化层，形成第一掩模层；以该掩模层为掩模，对该半导体基板进行蚀刻并形成多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构；于该多个沟槽结构内形成第二氧化层；移除第二氧化层；形成第三氧化层，覆盖于沟槽的侧壁及底部；形成多晶硅结构覆盖于该第三氧化层与该第一氧化层；蚀刻该多晶硅结构，使得该多晶硅结构覆盖于该第二类沟槽结构内的该第三氧化层上，且该多晶硅结构覆盖于该第一类沟槽结构内的侧壁；蚀刻该第三氧化层，使得该第一类沟槽结构上的该第三氧化层变薄或者消失；进行离子注入工艺以及驱入工艺，并于该第一类沟槽结构的底部形成注入区域；形成掩模层，覆盖于部分的该第一氧化层、该第一类沟槽结构上；蚀刻该半导体基板，并露出未被该罩幕层覆盖的该半导体基板的表面；以及，金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的该多个多晶硅结构、以及部分的该掩模层。
本发明还提出一种沟槽式肖特基二极管，包括：半导体基板，其内部具有多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构；注入区域，位于该半导体基板中该第一类沟槽结构的底部；氧化层，覆盖于第二类沟槽结构的侧边与底部，覆盖于该第一类渠结构的侧边与部分的底部，且覆盖于部分的该半导体基板的表面；多个多晶硅结构，形成于该第二类沟槽结构内覆盖于该氧化层上，且形成于该第一类沟槽结构内覆盖于该氧化层上；掩模层，覆盖于该第一类沟槽结构中的该多个多晶硅结构以及该氧化层上；以及金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的该多个多晶硅结构、以及部分的该掩模层。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1(a)至1(f)，为已知的沟槽式的肖特基势垒二极管的主要工艺步骤示意图。
图2(a)至2(t)，为本发明所提出的沟槽式肖特基二极管的制作方法，其第一实施例的制作流程示意图。
图3(a)至3(r)，为本发明所提出的沟槽式肖特基二极管的制作方法，其第二实施例的制作流程示意图。
附图标记说明
半导体基板12                表面12a、12b
阴极区域12c                 漂移区域12d
二氧化硅层13                平台14
氮化硅层15                  热氧化层16
光致抗蚀剂层17              阳极金属层18
阴极金属层20                沟槽结构22
侧壁22a                     底部22b
金属层23
半导体基板30                高掺杂浓度的硅基板31
低掺杂浓度的外延层32        表面32a
沟槽结构33a、33b            P型注入区域34
栅极氧化层35                多晶硅结构36
第四氧化层37                第一氧化层41
第二氧化层42                第三氧化层43
金属溅镀层50                第一金属层51
第二金属层52
半导体基板60                高掺杂浓度的硅基板61
低掺杂浓度的外延层62        表面62a
沟槽结构63a、63b            P型注入区域64
多晶硅结构66                第四氧化层67
第一氧化层71            第二氧化层72
第三氧化层73            金属溅镀层80
第一金属层81            第二金属层82
具体实施方式
请参阅图2(a)至2(t)，为本发明所提出的沟槽式肖特基二极管的制作方法，其第一优选实施例的制作流程示意图。如图2(a)所示，首先是先提供半导体基板30；在此实施例中，该半导体基板30包括了有高掺杂浓度(N+型)的硅基板31与低掺杂浓度(N型)的外延层32此两部分；而其中低掺杂浓度的外延层32形成于高掺杂浓度的硅基板31之上，且其低掺杂浓度的外延层32具有一定的厚度，以提供本发明后续所需的多个沟槽结构(Multi-Trench)的蚀刻形成。
接着便于该半导体基板30的表面32a上，也就是对其中的低掺杂浓度的外延层32所在的表面32a，在900～1000℃之间先进行热氧化(ThermalOxidation)工艺或者化学气相沉积(CVD)工艺，而于该半导体基板30的表面32a上形成第一氧化层41；在此实施例中，该第一氧化层41所具有的厚度可设计约为
其次，如图2(b)所示，再于该第一氧化层41上形成定义有第一光致抗蚀剂图案的第一光致抗蚀剂层B1，用以将该第一氧化层41蚀刻出该第一光致抗蚀剂图案。而在此实施例中，所述的该第一光致抗蚀剂图案是和后续待形成的多个沟槽结构(Multi-Trench)的样式相对应，因而蚀刻后的该第一氧化层41便能成为用以提供蚀刻出沟槽的硬掩模(Hard Mask)。
亦即，如图2(c)中所示，剩余的该第一氧化层41即可视为第一掩模层。在此实施例中，将该第一氧化层41形成的该第一掩模层的过程，其所采用的蚀刻方式为干式蚀刻。承上所述，当该第一掩模层于该半导体基板30上形成了之后，便可除去该第一光致抗蚀剂层B1，而呈现出如图2(d)所示的结果。
接着，如图2(e)所示，根据该第一氧化层41所形成的该第一掩模层对该半导体基板30进行沟槽的蚀刻(Trench Etching)，以于该半导体基板30中形成本发明的多个沟槽结构33a与33b。其中，右侧的沟槽结构33a开口宽度约为左侧沟槽结构33b开口宽度的2～3倍。右侧沟槽结构33a的区域作为防护环(guard ring)，左侧沟槽结构33b的区域作为沟槽式肖特基二极管。一般来说，防护环制作在半导体基板30的外围区域，而半导体基板的内部区域即为元件区域(device area)，也就是沟槽式肖特基二极管。
当该沟槽结构33a与33b形成了之后，便是接着对其包括有底部与侧壁的表面进行粗糙度的修饰(Trench Rounding)，以使其表面因前述的蚀刻过程所产生的粗糙边角能加以去除，而让后续的相关氧化层的形成有优选的环境。
在此步骤中，其修饰的处理包括有几个程序。其一为先对该沟槽结构33a与33b进行其表面向下厚度约达数百个大小的干式蚀刻，使得此较薄的蚀刻处理能修饰其表面；另一方面则是接着前述处理后，在该沟槽结构33a、33b的表面(包括了其底部与侧壁)上形成第二氧化层42，而该第二氧化层42的设计目的为一种牺牲氧化层(Sacrificial Oxide)，如图2(f)所示。
因此，接着如图2(g)中所示利用化学气相沉积形成第三氧化层(Oxide)43。而在此实施例中，该第三氧化层43的形成是将窄的沟槽结构33b填满而无法将宽的沟槽结构33b填满，也就是说，该第三氧化层43覆盖于该沟槽结构33a与33b内的第二氧化层42以及该第一氧化层41。
接着如图2(h)中所示进行回蚀(etching back)工艺，以蚀刻第三氧化层43，并且使得宽的沟槽结构33a底部之上的第三氧化层43变得较薄，而由于窄的沟槽结构33b被第三氧化层43填满，因此无法蚀刻至底部。
于上述步骤完成之后，如图2(i)所示进行离子注入(Ion Implantation)工艺以及驱入(drive in)工艺；使其形成均匀的P型注入区域34。如图2(j)所示，即为形成的P型注入区域34。
之后，如图2(k)所示，利用氢氟酸(HF)进行湿式蚀刻以移除第一氧化层41、第二氧化层42、与第三氧化层43。
如图2(l)所示，在900～1000℃之间进行热氧化(Thermal Oxidation)工艺，在沟槽结构33a、33b，以及半导体基板30的表面32a上形成栅极氧化层(gateoxide)35。之后，便接着于该栅极氧化层上35形成如图2(m)中所示的多晶硅结构36。在此实施例中，该多晶硅结构36是以化学气相沉积(CVD)工艺的方式覆盖于该栅极氧化层35上，并且填满该沟槽结构33a、33b。
接着，便是将所形成的该多晶硅结构36加以除去所不需要的部分。在此实施例中，所使用的除去方式为回蚀(Etch Back)工艺，也就是仍以干式蚀刻的方式但不使用任何的光致抗蚀剂图案，而是依所设定的时间来均匀地对该多晶硅结构36进行向下的蚀刻。其蚀刻的结果如图2(n)中所示，经过蚀刻之后，会曝露出栅极氧化层35且仅沟槽结构33a、33b内还有多晶硅结构36。
接着，如图2(o)所示，利用化学气相沉积(CVD)工艺，形成第四氧化层37覆盖于栅极氧化层35以及该多晶硅结构36。
承上所述，当该第四氧化层37形成了之后，如图2(p)所示，便再于该第四氧化层37上形成定义有第二光致抗蚀剂图案的第二光致抗蚀剂层B2，用以根据该第二光致抗蚀剂图案来对该第四氧化层37与栅极氧化层35进行蚀刻；进而再除去完成蚀刻后的该第二光致抗蚀剂层B2，而成为如图2(q)中所示利用该第四氧化层37所形成的第二掩模层。在此步骤中，利用该第二光致抗蚀剂层B2所采用的蚀刻方式为接触蚀刻(Contact Etching)工艺，以使该第四氧化层37形成第二掩模层。
当该第四氧化层37形成的该第二掩模层形成了之后，接着便是于该第二掩模层上与该多晶硅结构36表面上及该裸露的基板32a上，进行金属溅镀(Metal Sputtering)工艺，以形成如图2(r)中所示的金属溅镀层50。而在此实施例中，该金属溅镀层50是由第一金属层51和第二金属层52这两部分所构成。其中该第一金属层51可采用钛金属(Ti)的材料。而于该第一金属层51上进行金属溅镀，以形成另一层的该第二金属层52，该第二金属层52的采用为铝、硅、铜(Al/Si/Cu)的合金。
是故，该金属溅镀层50(即其中的第一金属层51)与该半导体基板30(即其中的低掺杂浓度(N型)的外延层32)的表面32a相接触时，便能形成所谓的肖特基结面(Schottky Contact)。此外，在此实施例中，在此步骤后还可包括进行快速热工艺(Rapid Thermal Processing，简称为RTP)，如此便可有效地形成该金属为肖特基结面的结果。
如图2(s)所示，再于该金属溅镀层50上形成定义有第三光致抗蚀剂图案的第三光致抗蚀剂层B3，用以根据该第三光致抗蚀剂图案来对部分的该金属溅镀层50，也就是针对如图2(r)中所示的晶片右侧区域进行蚀刻；进而再除去完成蚀刻后的该第三光致抗蚀剂层B3，而成为如图2(t)中所示的最后晶片样式。
在此步骤中，利用该第三光致抗蚀剂层B3所采用的蚀刻方式为金属蚀刻(Metal Etching)工艺，从而能在该第三光致抗蚀剂图案下，对包括了该第一金属层51与该第二金属层52的该金属溅镀层50进行蚀刻，以将第四氧化层37形成的该第二掩模层位于其晶片右侧区域的部分表面加以露出，在实作中，因金属的过蚀刻(Over Etching)操作，常使部分第四氧化层37于工艺中被移除，所以氧化层37裸露区域会有些微的厚度损失，如图2(t)所示。
是故，图2(t)中所示的最后晶片样式，便为利用本发明所提出的制作方法所完成的沟槽式肖特基二极管的第一实施例。其中外围区域I所示即为防护环，而内部区域II即为元件区域。再者，此防护环中包括P型注入区域34可有效地减少沟槽式肖特基二极管所形成的漏电流，并且提高反向耐电压值。于本发明实施例所披露的沟槽式肖特基二极管，其反向耐电压值可到达160V。并且与已知沟槽式肖特基二极管相同的尺寸进行比较，漏电流可降低至10微安培以下。
是故，本发明第一实施例的沟槽式肖特基二极管，其结构包括有：半导体基板30、P型注入区域34、栅极氧化层35、多晶硅结构36、第四氧化层37形成的第二掩模层以及金属溅镀层50。该半导体基板30内部具有多个沟槽结构33a、33b，并可区分为第一类沟槽结构33a与第二类沟槽结构33b，该第一类沟槽结构33a的开口大于该第二类沟槽结构33b；多个P型注入区域34，位于该半导体基板30中第一类沟槽结构33a的底部；栅极氧化层35覆盖于所有沟槽结构33a、33b的侧边与底部，且覆盖于部分的半导体基板30的表面32a；多个多晶硅结构36，形成于该多个沟槽结构33a、33b内覆盖于该栅极氧化层35上；第二掩模层37，覆盖于该第一类沟槽结构33a中的该多个多晶硅结构36以及该栅极氧化层35上；金属溅镀层50，覆盖于该半导体基板30的表面32a、该第二类沟槽结构33b中的该多个多晶硅结构36、以及部分的该第二掩模层37。
请参阅图3(a)至3(r)，为本发明所提出的沟槽式肖特基二极管的制作方法，其第二优选实施例的制作流程示意图。如图2(a)所示，首先是先提供半导体基板60；在此实施例中，该半导体基板60包括了有高掺杂浓度(N+型)的硅基板61与低掺杂浓度(N型)的外延层62此两部分；而其中低掺杂浓度的外延层62形成于高掺杂浓度的硅基板61之上，且其低掺杂浓度的外延层62具有一定的厚度，以提供本发明后续所需的沟槽结构的蚀刻形成。
接着便于该半导体基板60的表面62a上，也就是对其中的低掺杂浓度的外延层62所在的表面62a，在900～1000℃之间先进行热氧化工艺或者化学气相沉积(CVD)工艺，而于该半导体基板62的表面62a上形成第一氧化层71；在此实施例中，该第一氧化层71所具有的厚度约为
其次，如图3(b)所示，再于该第一氧化层71上形成定义有第一光致抗蚀剂图案的第一光致抗蚀剂层B1，用以将该第一氧化层71蚀刻出该第一光致抗蚀剂图案。而在此实施例中，所述的该第一光致抗蚀剂图案是和后续待形成的沟槽结构的样式相对应，因而蚀刻后的该第一氧化层71便能成为用以提供蚀刻出沟槽的硬掩模。
亦即，如图3(c)中所示，剩余的该第一氧化层71即可视为第一掩模层。在此实施例中，将该第一氧化层71形成的该第一掩模层的过程，其所采用的蚀刻方式为干式蚀刻。承上所述，当该第一掩模层于该半导体基板60上形成了之后，便可除去该第一光致抗蚀剂层B1，而呈现出如图3(d)所示的结果。
接着，如图3(e)所示，根据该第一氧化层71所形成的该第一掩模层对该半导体基板60进行沟槽的蚀刻，以于该半导体基板60中形成本发明的沟槽结构63a与63b。其中，右侧的沟槽结构63a开口宽度远大于左侧沟槽结构63b开口宽度。右侧沟槽结构63a的区域作为防护环，左侧沟槽结构63b的区域作为沟槽式肖特基二极管。
当该沟槽结构63a与63b形成了之后，便是接着对其包括有底部与侧壁的表面进行粗糙度的修饰，以使其表面因前述的蚀刻过程所产生的粗糙边角能加以去除，而让后续的相关氧化层的形成有优选的环境。
在此步骤中，其修饰的处理包括有几个程序。其一为先对该沟槽结构63a与63b进行其表面向下厚度约达数百个大小的干式蚀刻，使得此较薄的蚀刻处理能修饰其表面；另一方面则是接着前述处理后，在该沟槽结构63a、63b的表面(包括了其底部与侧壁)上生长第二氧化层72，也就是热氧化层。而该第二氧化层72的设计目的为种牺牲氧化层，如图3(f)所示。
因此，接着以湿式蚀刻工艺，移除第二氧化层72与部分的第一氧化层71，并以热氧化工艺，在沟槽的侧壁及底部生长第三氧化层73，如图3(g)中所示。
之后，在第三氧化层73与第一氧化层71上形成如图3(h)中所示的多晶硅结构66。在此实施例中，该多晶硅结构66是以化学气相沉积(CVD)工艺的方式覆盖于该第三氧化层73与该第一氧化层71上，并且填满左侧的沟槽结构33b。
接着，便是将所形成的该多晶硅结构66加以除去所不需要的部分。在此实施例中，所使用的除去方式为回蚀(Etch Back)工艺，也就是仍以干式蚀刻的方式但不使用任何的光致抗蚀剂图案，而是依所设定的时间来均匀地对该多晶硅结构66进行向下的蚀刻。其蚀刻的结果如图3(i)中所示，经过蚀刻之后仅沟槽结构63a、63b内还有多晶硅结构66。
接着如图3(j)中所示进行回蚀工艺，以蚀刻第三氧化层73，并且使得宽的沟槽结构63a底部之上的第三氧化层73变得较薄或者消失，而由于窄的沟槽结构63b被多晶硅填满，因此无法对其第三氧化层73进行蚀刻。
于上述步骤完成之后，如图3(k)所示进行离子注入工艺以及驱入工艺；以于宽的沟槽结构63a底部内作均匀地、预定深度的注入，并于驱入工艺后，使其形成均匀的P型注入区域64。如图2(l)所示，即为形成的P型注入区域64。
接着，如图3(m)所示，利用化学气相沉积(CVD)工艺，形成第四氧化层67覆盖于第一氧化层71、第三氧化层73、多晶硅结构66。
承上所述，当该第四氧化层67形成了之后，如图3(n)所示，便再于该第四氧化层67上形成定义有第二光致抗蚀剂图案的第二光致抗蚀剂层B2，用以根据该第二光致抗蚀剂图案来对该第四氧化层67与第一氧化层71与第三氧化层73进行蚀刻；进而再除去完成蚀刻后的该第二光致抗蚀剂层B2，而成为如图3(o)中所示利用该第四氧化层67所形成的第二掩模层。在此步骤中，利用该第二光致抗蚀剂层B2所采用的蚀刻方式为接触蚀刻(ContactEtching)工艺，以使该第四氧化层67形成第二掩模层。
当该第四氧化层67形成的该第二掩模层形成了之后，接着便是于该第二掩模层上、半导体基板表面62a与该多晶硅结构66表面上进行金属溅镀(Metal Sputtering)工艺，以形成如图3(p)中所示的金属溅镀层80。而在此实施例中，该金属溅镀层80是由第一金属层81和第二金属层82这两部分所构成。其中该第一金属层81可采用钛金属(Ti)的材料。而于该第一金属层81上进行金属溅镀，以形成另一层的该第二金属层82，该第二金属层82的采用为铝、硅、铜(Al/Si/Cu)的合金。
是故，该金属溅镀层80(即其中的第一金属层81)与该半导体基板60(即其中的低掺杂浓度(N型)的外延层62)的表面62a相接触时，便能形成所谓的肖特基结面(Schottky Contcat)。此外，在此实施例中，在此步骤后还可包括进行快速热工艺(Rapid Thermal Processing，简称为RTP)，如此便可有效地形成该金属为肖特基结面的结果。
如图3(q)所示，再于该金属溅镀层80上形成定义有第三光致抗蚀剂图案的第三光致抗蚀剂层B3，用以根据该第三光致抗蚀剂图案来对部分的该金属溅镀层80，也就是针对如图3(q)中所示的晶片右侧区域进行蚀刻；进而再除去完成蚀刻后的该第三光致抗蚀剂层B3，而成为如图3(r)中所示的最后晶片样式。
在此步骤中，利用该第三光致抗蚀剂层B3所采用的蚀刻方式为金属蚀刻工艺，从而能在该第三光致抗蚀剂图案下，对包括了该第一金属层81与该第二金属层82的该金属溅镀层80进行蚀刻，以将第四氧化层67形成的该第二掩模层位于其晶片右侧区域的部分表面加以露出，在实际操作中，因金属的过蚀刻(Over Etching)操作，常使部分第四氧化层67于工艺中被移除，所以第四氧化层67裸露区域会有些微的厚度损失，如图3(r)所示。
是故，图3(r)中所示的最后晶片样式，便为利用本发明所提出的制作方法所完成的沟槽式肖特基二极管的第二实施例。其中外围区域I所示即为防护环，而内部区域II即为元件区域(device area)。再者，此防护环中包括P型注入区域64可有效地减少沟槽式肖特基二极管的漏电流，并且提高反向耐电压值。于本发明实施例所披露的沟槽式肖特基二极管，其反向耐电压值可到达160V。并且与已知沟槽式肖特基二极管相同的尺寸进行比较，漏电流可降低至10微安培以下。
是故，本发明第二实施例的沟槽式肖特基二极管，其结构包括有：半导体基板60、P型注入区域64、氧化层(其是由第一氧化层71、第三氧化层73经过各种蚀刻步骤后形成)、多晶硅结构66、第四氧化层67形成的第二掩模层以及金属溅镀层80。该半导体基板60内部具有多个沟槽结构63a、63b，其中该多个沟槽结构可区分为第一类沟槽结构63a与第二类沟槽结构63b，该第一类沟槽结构63a的开口大于该第二类沟槽结构63b；P型注入区域64，位于该半导体基板60中该第一类沟槽结构63a的底部；氧化层，覆盖于该多个沟槽结构63a、63b的侧边与底部，且覆盖于部分的该半导体基板60的表面62a；多个多晶硅结构66，形成于该第二类沟槽结构63b内覆盖于该氧化层上，且形成于该第一类沟槽结构63a内覆盖于侧边；第二掩模层67，覆盖于该第一类沟槽结构63a中的该多个多晶硅结构66以及该氧化层上；以及金属溅镀层，覆盖于该半导体基板60的表面62a、该第二类沟槽结构63b中的该多个多晶硅结构66、以及部分的该掩模层67。
综上所述，相较于已知的沟槽式肖特基二极管结构，利用本发明所述的制作方法所完成的沟槽式肖特基二极管的结构，其晶片上位于其肖特基结面这一侧的元件区域(内部区域II)，便能有效地利用防护环(外部区域I)和外在环境作隔绝；换句话说，本发明防护环结构可使其漏电流的现象得以有效改善，并且提高反向耐电压值。如此一来，本发明所提出的沟槽式肖特基二极管及其制作方法，便能有效地解决如已知技术中所述的相关不足，进而成功地达成了本发明发展的主要目的。
综上所述，虽然本发明已以优选实施例披露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定为准。

Claims (24)

1.一种沟槽式肖特基二极管制作方法，该方法包括下列步骤：
提供半导体基板；
于该半导体基板上形成多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构的开口；
仅于该半导体基板中该第一类沟槽结构的底部下方形成多个注入区域；
于该半导体基板的表面以及该多个沟槽结构的侧边与底部上形成栅极氧化层；
于该栅极氧化层上形成多晶硅结构，使得该第一类沟槽结构中的该栅极氧化层隔离该多晶硅结构与该多个注入区域；
对该多晶硅结构进行蚀刻，使得该多晶硅结构覆盖于该多个沟槽结构内的该栅极氧化层上；
形成掩模层，覆盖于该第一类沟槽结构中的多个该多晶硅结构以及该栅极氧化层上；
蚀刻该半导体基板，并露出未被该掩模层覆盖的该半导体基板的表面；以及
金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的多个该多晶硅结构、以及部分的该掩模层，其中该掩模层隔离该多晶硅结构与该金属溅镀层。
2.如权利要求1所述的沟槽式肖特基二极管制作方法，其中该半导体基板包括高掺杂浓度的硅基板与低掺杂浓度的外延层。
3.如权利要求1所述的沟槽式肖特基二极管制作方法，其中形成该多个沟槽结构包括下列步骤：
进行热氧化工艺，而于该半导体基板的表面上形成第一氧化层；
于该第一氧化层上形成第一光致抗蚀剂层，且定义该第一光致抗蚀剂层具有第一光致抗蚀剂图案；
根据该第一光致抗蚀剂图案对该第一氧化层进行蚀刻，以将该第一光致抗蚀剂图案转移至该第一氧化层；以及
以该第一氧化层为掩模，对该半导体基板进行蚀刻并形成该多个沟槽结构。
4.如权利要求3所述的沟槽式肖特基二极管制作方法，其中该多晶硅结构是以化学气相沉积工艺，并形成于该栅极氧化层上。
5.如权利要求4所述的沟槽式肖特基二极管制作方法，其中形成该多个注入区域包括下列步骤：
于该多个沟槽结构内形成第二氧化层；
利用该化学气相沉积工艺形成第三氧化层，覆盖于该第一氧化层和该第二氧化层，并使得该第三氧化层填满该第二类沟槽结构；
蚀刻该第三氧化层，使得该第一类沟槽结构的该第三氧化层变薄或者消失；
进行离子注入工艺以及驱入工艺，并于该第一类沟槽结构的底部形成该多个注入区域，且该多个注入区域为多个P型注入区域；以及
蚀刻该第一氧化层、该第二氧化层与该第三氧化层。
6.如权利要求1所述的沟槽式肖特基二极管制作方法，其中形成该掩模层包括下列步骤：
以化学气相沉积工艺，而于该多晶硅结构上与该栅极氧化层上形成第四氧化层；
于该第四氧化层上形成第二光致抗蚀剂层，且定义该第二光致抗蚀剂层具有第二光致抗蚀剂图案；
根据该第二光致抗蚀剂图案对该第四氧化层进行接触蚀刻工艺以形成该掩模层，并将部分的该半导体基板、该第二类沟槽结构中的该多晶硅结构表面加以露出；以及
除去蚀刻后的该第二光致抗蚀剂层。
7.如权利要求1所述的沟槽式肖特基二极管制作方法，其中形成该金属溅镀层包括下列步骤：
于该掩模层、部分的该半导体基板、该第二类沟槽结构中的该多晶硅结构表面进行金属溅镀工艺，以形成第一金属层；以及
于该第一金属层上进行该金属溅镀工艺，以形成第二金属层，而该第一金属层与该第二金属层构成为该金属溅镀层。
8.如权利要求7所述的沟槽式肖特基二极管制作方法，其中该第一金属层以钛金属而完成，而该第二金属层为铝、硅、铜的合金。
9.如权利要求1所述的沟槽式肖特基二极管制作方法，其中该方法包括下列步骤：
于该金属溅镀层上形成第三光致抗蚀剂层，且定义该第三光致抗蚀剂层具有第三光致抗蚀剂图案；
根据该第三光致抗蚀剂图案对部分的该金属溅镀层进行金属蚀刻工艺，以将该掩模层的部分表面加以露出；以及
除去蚀刻后的该第三光致抗蚀剂层。
10.一种沟槽式肖特基二极管，包括：
半导体基板，其内部具有多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构；
多个注入区域，仅位于该半导体基板中该第一类沟槽结构的底部下方；
栅极氧化层，覆盖于该多个沟槽结构的侧边与底部，且覆盖于部分的该半导体基板的表面；
多个多晶硅结构，形成于该多个沟槽结构内覆盖于该栅极氧化层上，其中该第一类沟槽结构中的该栅极氧化层隔离该多个多晶硅结构与该多个注入区域；
掩模层，覆盖于该第一类沟槽结构中的该多个多晶硅结构以及该栅极氧化层上；以及
金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的该多个多晶硅结构、以及部分的该掩模层，其中该掩模层隔离该多个多晶硅结构与该金属溅镀层。
11.如权利要求10所述的沟槽式肖特基二极管，其中该半导体基板包括高掺杂浓度的硅基板与低掺杂浓度的外延层。
12.如权利要求10所述的沟槽式肖特基二极管，其中该多个注入区域为多个P型注入区域。
13.如权利要求10所述的沟槽式肖特基二极管，其中该金属溅镀层包括：第一金属层与第二金属层，其中该第一金属层以钛金属而完成，而该第二金属层为铝、硅、铜的合金。
14.一种沟槽式肖特基二极管制作方法，该方法包括下列步骤：
提供半导体基板；
于该半导体基板的表面形成第一氧化层；
蚀刻该第一氧化层，形成第一掩模层；
以该第一掩模层为掩模，对该半导体基板进行蚀刻并形成多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构；
于该多个沟槽结构内形成第二氧化层；
移除该第二氧化层；
形成第三氧化层，覆盖于沟槽结构的侧壁及底部；
形成多晶硅结构覆盖于该第三氧化层与该第一氧化层；
蚀刻该多晶硅结构，使得该多晶硅结构覆盖于该第二类沟槽结构内的该第三氧化层上，且该多晶硅结构覆盖于该第一类沟槽结构内的侧壁；
蚀刻该第三氧化层，使得该第一类沟槽结构上露出的该第三氧化层变薄或者消失；
进行离子注入工艺以及驱入工艺，并仅于该第一类沟槽结构的底部下方形成注入区域，其中该第一类沟槽结构中的该第三氧化层隔离该多晶硅结构与该注入区域；
形成第二掩模层，覆盖于部分的该第一氧化层、该第一类沟槽结构的底部以及该第一类沟槽结构中的该多晶硅结构上；
蚀刻该半导体基板，并露出未被该第二掩模层覆盖的该半导体基板的表面；以及
金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的多个该多晶硅结构、以及部分的该第二掩模层，其中该第二掩模层隔离该金属溅镀层与该第一类沟槽结构中的该多晶硅结构。
15.如权利要求14所述的沟槽式肖特基二极管制作方法，其中该半导体基板包括高掺杂浓度的硅基板与低掺杂浓度的外延层。
16.如权利要求14所述的沟槽式肖特基二极管制作方法，其中该多晶硅结构以化学气相沉积工艺来形成。
17.如权利要求14所述的沟槽式肖特基二极管制作方法，其中形成的该注入区域为P型注入区域。
18.如权利要求14所述的沟槽式肖特基二极管制作方法，其中形成该第二掩模层包括下列步骤：
以化学气相沉积工艺，而于该多晶硅结构上与该第一氧化层上形成第四氧化层；
于该第四氧化层上形成光致抗蚀剂层，且定义该光致抗蚀剂层具有光致抗蚀剂图案；
根据该光致抗蚀剂图案对该第四氧化层进行接触蚀刻工艺以形成该第二掩模层，并将部分的该半导体基板、该第二类沟槽结构中的该多晶硅结构表面加以露出；以及
除去蚀刻后的该光致抗蚀剂层。
19.如权利要求14所述的沟槽式肖特基二极管制作方法，其中形成该金属溅镀层包括下列步骤：
于该第二掩模层、部分的该半导体基板、该第二类沟槽结构中的该多晶硅结构表面进行金属溅镀工艺，以形成第一金属层；以及
于该第一金属层上进行该金属溅镀工艺，以形成第二金属层，而该第一金属层与该第二金属层构成为该金属溅镀层。
20.如权利要求19所述的沟槽式肖特基二极管制作方法，其中该第一金属层以钛金属而完成，而该第二金属层为铝、硅、铜的合金。
21.一种沟槽式肖特基二极管，包括：
半导体基板，其内部具有多个沟槽结构，其中该多个沟槽结构可区分为第一类沟槽结构与第二类沟槽结构，该第一类沟槽结构的开口大于该第二类沟槽结构；
注入区域，仅位于该半导体基板中该第一类沟槽结构的底部下方；
氧化层，覆盖于该第二类沟槽结构的侧边与底部，覆盖于该第一类沟槽结构的侧边与部分的底部，且覆盖于部分的该半导体基板的表面；
多个多晶硅结构，形成于该第二类沟槽结构内覆盖于该氧化层上，且形成于该第一类沟槽结构内覆盖于该氧化层上，其中该第一类沟槽结构中的该氧化层隔离该多个多晶硅结构与该注入区域；
掩模层，覆盖于该第一类沟槽结构的底部以及该第一类沟槽结构中的该多个多晶硅结构以及该氧化层上；以及
金属溅镀层，覆盖于部分的该半导体基板的表面、该第二类沟槽结构中的该多个多晶硅结构、以及部分的该掩模层，其中该掩模层隔离该金属溅镀层与该第一类沟槽结构中的该多个多晶硅结构。
22.如权利要求21所述的沟槽式肖特基二极管，其中该半导体基板包括高掺杂浓度的硅基板与低掺杂浓度的外延层。
23.如权利要求21所述的沟槽式肖特基二极管，其中该注入区域为P型注入区域。
24.如权利要求21所述的沟槽式肖特基二极管，其中该金属溅镀层包括：第一金属层与第二金属层，其中该第一金属层以钛金属而完成，而该第二金属层为铝、硅、铜的合金。
CN201110060799.XA 2011-02-15 2011-03-14 沟槽式肖特基二极管及其制作方法 Active CN102637595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100104981 2011-02-15
TW100104981A TWI497602B (zh) 2011-02-15 2011-02-15 溝渠式蕭基二極體及其製作方法

Publications (2)

Publication Number Publication Date
CN102637595A CN102637595A (zh) 2012-08-15
CN102637595B true CN102637595B (zh) 2015-03-25

Family

ID=46621949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110060799.XA Active CN102637595B (zh) 2011-02-15 2011-03-14 沟槽式肖特基二极管及其制作方法

Country Status (3)

Country Link
US (1) US8581360B2 (zh)
CN (1) CN102637595B (zh)
TW (1) TWI497602B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503891B (zh) * 2011-12-06 2015-10-11 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
US8981528B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US9018698B2 (en) * 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
US8981381B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US9054123B2 (en) * 2012-11-21 2015-06-09 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
TW201442253A (zh) * 2013-04-19 2014-11-01 Economic Semiconductor Corp 半導體裝置及其終端區結構
US9496382B2 (en) * 2013-11-21 2016-11-15 Chengdu Monolithic Power Systems Co., Ltd. Field effect transistor, termination structure and associated method for manufacturing
CN103887286A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有提高抗浪涌电流能力的半导体装置
JP6277693B2 (ja) * 2013-11-29 2018-02-14 三菱電機株式会社 半導体装置
US10395970B2 (en) 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
US9178015B2 (en) * 2014-01-10 2015-11-03 Vishay General Semiconductor Llc Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications
EP2945192A1 (en) * 2014-05-14 2015-11-18 Nxp B.V. Semiconductive device and associated method of manufacture
CN105448710A (zh) * 2014-06-06 2016-03-30 北大方正集团有限公司 一种肖特基二极管的制造方法
MY185098A (en) * 2014-08-29 2021-04-30 Mimos Berhad A method for manufacturing a large schottky diode
CN105529371A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种沟槽肖特基二极管及制作方法
CN104538299B (zh) * 2014-12-09 2017-06-06 上海华虹宏力半导体制造有限公司 沟槽超级势垒整流器的制造方法
CN104617147B (zh) * 2015-01-23 2019-02-26 无锡同方微电子有限公司 一种沟槽mosfet结构及其制作方法
DE102015204137A1 (de) * 2015-03-09 2016-09-15 Robert Bosch Gmbh Halbleitervorrichtung mit einer Trench-Schottky-Barrier-Schottky-Diode
CN106816478B (zh) * 2015-12-01 2019-09-13 敦南科技股份有限公司 二极管元件及其制造方法
CN105957884A (zh) * 2016-06-24 2016-09-21 上海格瑞宝电子有限公司 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
CN107591318B (zh) * 2016-07-07 2020-08-07 北大方正集团有限公司 沟槽肖特基器件的制作方法
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
CN108461550A (zh) * 2018-02-23 2018-08-28 深圳市威兆半导体有限公司 一种肖特基二极管设计和制作方法
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード
CN111092113B (zh) * 2018-10-24 2023-06-02 力士科技股份有限公司 金氧半场效应晶体管的终端区结构及其制造方法
CN109713046A (zh) * 2018-12-21 2019-05-03 福建安特微电子有限公司 一种沟槽肖特基二极管及其制造方法
CN110112222A (zh) * 2019-06-10 2019-08-09 吉林麦吉柯半导体有限公司 一种沟槽肖特基二极管及制作方法
TWI743818B (zh) * 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
CN113594264B (zh) * 2021-07-26 2022-07-22 弘大芯源(深圳)半导体有限公司 一种带凹槽结构的肖特基二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738010A (zh) * 2004-04-19 2006-02-22 竹懋科技股份有限公司 功率萧特基整流装置及其制造方法
CN101609801A (zh) * 2009-07-03 2009-12-23 英属维京群岛商节能元件股份有限公司 沟槽式肖特基二极管及其制作方法
CN101699616A (zh) * 2009-10-23 2010-04-28 英属维京群岛商节能元件股份有限公司 沟道式mos p-n结肖特基二极管结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7955961B2 (en) * 2006-03-07 2011-06-07 International Rectifier Corporation Process for manufacture of trench Schottky
US7491633B2 (en) * 2006-06-16 2009-02-17 Chip Integration Tech. Co., Ltd. High switching speed two mask schottky diode with high field breakdown
US8426913B2 (en) * 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738010A (zh) * 2004-04-19 2006-02-22 竹懋科技股份有限公司 功率萧特基整流装置及其制造方法
CN101609801A (zh) * 2009-07-03 2009-12-23 英属维京群岛商节能元件股份有限公司 沟槽式肖特基二极管及其制作方法
CN101699616A (zh) * 2009-10-23 2010-04-28 英属维京群岛商节能元件股份有限公司 沟道式mos p-n结肖特基二极管结构及其制作方法

Also Published As

Publication number Publication date
US20120205772A1 (en) 2012-08-16
TW201234490A (en) 2012-08-16
TWI497602B (zh) 2015-08-21
CN102637595A (zh) 2012-08-15
US8581360B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN102637595B (zh) 沟槽式肖特基二极管及其制作方法
CN102768994B (zh) 在功率mosfet内集成肖特基二极管
CN101609801B (zh) 沟槽式肖特基二极管及其制作方法
US6855593B2 (en) Trench Schottky barrier diode
CN103151261B (zh) 沟槽式萧基二极管及其制作方法
TWI469221B (zh) 溝渠式蕭基二極體及其製作方法
US20050101100A1 (en) Integrated devices with optical and electrical isolation and method for making
CN109742148B (zh) 碳化硅umosfet器件及其制备方法
US20120074489A1 (en) Super-junction trench mosfet with resurf stepped oxides and trenched contacts
CN102629623B (zh) 包含宽沟渠终端结构的半导体元件
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
TWI745673B (zh) 半導體裝置與其形成方法
US8993427B2 (en) Method for manufacturing rectifier with vertical MOS structure
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
EP0996969B1 (en) Manufacture of trench-gate semiconductor devices
CN102789977B (zh) 直立式金属氧化物半导体整流二极管及其制作方法
JPH0622240B2 (ja) バイポーラ・トランジスタ・デバイスの製造方法
TWI422041B (zh) 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
JPH09167777A (ja) 半導体装置及びその製造方法
CN114256077A (zh) 低压分离栅沟槽mos器件的制作方法
CN103219395B (zh) 用于半导体元件的多沟渠终端结构及其制作方法
TWI511305B (zh) 蕭特基整流元件之製造方法
TWI578403B (zh) 溝渠式蕭基二極體及其製作方法
EP1237185A2 (en) A method for manufacturing isolating structures
WO2011043780A1 (en) Improved trench termination structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant