CN110112222A - 一种沟槽肖特基二极管及制作方法 - Google Patents

一种沟槽肖特基二极管及制作方法 Download PDF

Info

Publication number
CN110112222A
CN110112222A CN201910496203.7A CN201910496203A CN110112222A CN 110112222 A CN110112222 A CN 110112222A CN 201910496203 A CN201910496203 A CN 201910496203A CN 110112222 A CN110112222 A CN 110112222A
Authority
CN
China
Prior art keywords
metal layer
layer
metal
groove
potential barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910496203.7A
Other languages
English (en)
Inventor
王宇
孟鹤
刘维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JILIN MAGIC SEMICONDUCTOR Co Ltd
Original Assignee
JILIN MAGIC SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JILIN MAGIC SEMICONDUCTOR Co Ltd filed Critical JILIN MAGIC SEMICONDUCTOR Co Ltd
Priority to CN201910496203.7A priority Critical patent/CN110112222A/zh
Publication of CN110112222A publication Critical patent/CN110112222A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供一种沟槽肖特基二极管及制作方法，属于半导体技术领域。沟槽肖特基二极管包括:基底；外延层，基底的表面为外延层；沟槽，外延层的表面具有沟槽；栅氧化层，外延层的表面和沟槽内具有栅氧化层；多晶硅层，栅氧化层的表面为多晶硅层；势垒源区，两个沟槽间的外延层的表面为势垒源区；金属层，金属层包括第一金属层和第二金属层，势垒源区的表面为所第一金属层，第一金属层的表面为第二金属层。该沟槽肖特基二极管可以通过调节第一金属层和第二金属层的厚度配比，最终改变生成的势垒硅化物的功函数，从而改变沟槽肖特基势垒高度，并且生成的势垒硅化物厚度增加，使沟槽肖特基二极管的电学性能提高。

Description

一种沟槽肖特基二极管及制作方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种沟槽肖特基二极管及制作方法。
背景技术
沟槽肖特基二极管是在利用槽内部的金属-氧化物-半导体(MOS)结构的电荷耦合作用，改变耗尽区域内的电场分布，从而提升器件的正反向特性。但是现有技术中的沟槽肖特基二极管的势垒高度不能根据需要调整，无法满足不同的占空比对肖特基正反向特性提出不同的要求。
发明内容
本申请实施例的目的在于提供一种沟槽肖特基二极管及制作方法，引入第一金属层和第二金属层，可以通过调节第一金属层和第二金属层的厚度配比，改变生成的势垒硅化物的功函数，从而调整肖特基势垒高度，丰富了产品电参数的可调节性，还使势垒硅化物厚度增加，稳定性更优。
本申请实施例是采用以下技术方案实现的：
一种沟槽肖特基二极管，所述沟槽肖特基二极管包括:基底；外延层，所述基底的表面为所述外延层；沟槽，所述外延层的表面具有所述沟槽；栅氧化层，所述外延层的表面和所述沟槽内具有所述栅氧化层；多晶硅层，所述栅氧化层的表面为所述多晶硅层；势垒源区，两个所述沟槽间的所述外延层的表面为势垒源区；金属层，所述金属层包括第一金属层和第二金属层，所述势垒源区的表面为所述第一金属层，所述第一金属层的表面为所述第二金属层。
通过引入第一金属层和第二金属层，第二金属层形成于第一金属层表面，通过调节第一金属层和第二金属层的厚度配比，最终改变生成的势垒硅化物的功函数，从而改变肖特基势垒高度。除此以外，该种势垒工艺获得的硅化物厚度更厚，可靠性更优，性能更稳定。
在本实施例中，所述第一金属层的金属功函数大于4.5电子伏特，所述第二金属层的金属功函数小于4.5电子伏特。
第一金属层的势垒金属和第二金属层的势垒金属与单晶硅及多晶硅反应生成功函数可调的硅化物，第二金属层的金属功函数小于4.5电子伏特，可生成低功函数硅化物，先设置金属功函数大于4.5电子伏特的第一金属层，可生成高功函数硅化物。因此，可以通过控制第一金属层和第二金属层的厚度改变生成的势垒硅化物的功函数更好的控制生成的势垒硅化物的势垒高度。
在本实施例中，所述第一金属层厚度小于300埃米，所述第二金属层厚度大于800埃米。
第一金属层的厚度较小，有利于使第二金属层的金属能够在退火环境下穿过到第一金属层与单晶硅和多晶硅进行反应。
在本实施例中，所述第一金属层厚度范围为50～300埃米，所述第二金属层厚度范围为800～3000埃米。
可以在第一金属层的厚度范围和第二金属层的厚度范围内调整第一金属层和第二金属层的厚度配比，从而调整第一金属和第二金属与单晶硅和多晶硅反应后得到的势垒硅化物的功函数配比，且第二金属层的第二金属的厚度范围内发生变化时对势垒高度的影响更明显，调整第二金属层厚度达到的控制势垒高度的效果更佳。
在本实施例中，所述沟槽包括第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽均形成于所述外延层的表面，所述第一沟槽的宽度大于所述第二沟槽的宽度，所述栅氧化层形成于所述外延层表面、所述第一沟槽和所述第二沟槽内。
通过设置第一沟槽和第二沟槽，且第一沟槽的宽度大于第二沟槽的宽度，将第二沟槽作为元胞，并且可以通过调节第二沟槽的宽度和高度来优化沟槽肖特基二极管的电学性能。
在本实施例中，所述多晶硅层设置于所述第一沟槽的内壁的所述栅氧化层表面和所述第二沟槽内壁的所述栅氧化层表面。
多晶硅层能够与第一金属和第二金属反应生成多晶硅化物，作为欧姆接触。
一种沟槽肖特基二极管的制作方法，包括以下步骤：在基底的表面形成外延层，在所述外延层的表面形成沟槽，在所述沟槽内和所述外延层表面形成栅氧化层，在所述栅氧化层表面形成多晶硅层，在所述多晶硅层表面形成介质层，在两个所述第二沟槽之间的外延层表面形成势垒源区，在所述势垒源区表面形成第一金属层，在所述第一金属层表面形成第二金属层，进行退火，形成势垒硅化物。
通过形成第一金属层和第二金属层，并且通过调节第一金属层和第二金属层的厚度比，改变最终生成的势垒硅化物的肖特基势垒高度，有效地折中器件的正反向特性同时增加了势垒硅化物的厚度，提高沟槽肖特基的易调性、稳定性和可靠性。
在本实施例中，在所述介质层表面经过刻蚀形成势垒源区，在所述势垒源区表面形成第一金属层，所述势垒源区用于预留的势垒区形成窗口。
通过刻蚀介质层，能够预留出势垒形成区的窗口，保证第一金属和第二金属能够与单晶硅和多晶硅反应。
在本实施例中，采用溅射的方法将第一金属靶材溅射于所述势垒源区表面形成所述第一金属层，采用溅射的方法将第二金属靶材溅射于所述第一金属层的表面形成所述第二金属层。
通过先溅射第一金属层，后溅射第二金属层，能够更好地控制反应生成的势垒硅化物的功函数，更好地通过改变第一金属层和第二金属层的厚度控制肖特基势垒高度，有效地折中器件的正反向特性。
在本实施例中，采用快速热处理方法或者炉退火的方法使所述第一金属层的第一金属和第二金属层的第二金属在所述外延层表面形成所述势垒硅化物。
通过快速热处理或者炉退火的方法使第一金属和第二金属与单晶硅及多晶硅反应并生成势垒硅化物。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图也属于本申请的保护范围。
图1为本实施例提供的沟槽肖特基二极管的制作方法流程示意图；
图2为本实施例提供的第一工序后形成的结构示意图；
图3为本实施例提供的第二工序后形成的结构示意图；
图4为本实施例提供的第三工序后形成的结构示意图；
图5为本实施例提供的第四工序后形成的结构示意图；
图6为本实施例提供的第五工序后形成的结构示意图；
图7为本实施例提供的第六工序后形成的结构示意图。
图标：10-基底；20-外延层；31-第一沟槽；32-第二沟槽；40-栅氧化层；50-多晶硅层；60-介质层；71-硅化物；72-多晶硅化物；80-阳极；90-阴极。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
图1为本实施例提供的沟槽肖特基二极管的制作方法，包括以下步骤：在基底10的表面形成外延层20，在外延层20的表面形成沟槽，在沟槽内和外延层20表面形成栅氧化层40，在栅氧化层40表面形成多晶硅层50，在多晶硅层50表面形成介质层60，在介质层60表面经过引线刻蚀形成势垒源区，在势垒源区表面形成第一金属层，在第一金属层表面形成第二金属层，进行退火，形成势垒硅化物。
沟槽肖特基二极管的制作方法包括如下步骤：
第一工序：
图2为本实施例提供的第一工序后形成的结构示意图，如图2，外延层20形成于基底10的表面，沟槽形成于外延层20表面。在基底10上生长外延层20，外延层20具有一定的厚度，例如：2.5-30μm，可选地，外延层20的厚度在5-25μm内，便于进行沟槽的刻蚀，在外延层20上通过掩模生长，经过光刻和刻蚀形成第一沟槽31和第二沟槽32，第一沟槽31和第二沟槽32均形成于外延层20的表面，第一沟槽31位于外延层20的终端区，且第一沟槽31的宽度大于第二沟槽32的宽度。需要说明的是，掩模生长是指采用热氧化或者化学气相淀积工艺形成第一氧化层，该第一氧化层将作为多个沟槽刻蚀的掩膜，并在外延层20上进行第一沟槽31和第二沟槽32的刻蚀。
可选地，基底10为N型重掺杂的基底10，基底10可以作为形成沟槽肖特基二极管的其他结构的承载物，例如，硅基底或者锗基底，能够与第一金属层的势垒金属和第二金属层的势垒金属反应生成势垒硅化物，本实施例采用硅基底；外延层20为N型轻掺杂硅外延层20。
详细的，可以调节第二沟槽32的宽度和高度来优化沟槽肖特基二极管的电学性能。
第二工序：
图3为本实施例提供的第二工序后形成的结构示意图，如图3，栅氧化层40形成于外延层20表面和沟槽(第一沟槽31和第二沟槽32)内，使外延层20的表面和沟槽(第一沟槽31和第二沟槽32)内具有栅氧化层40。在前述工序的基础上，在外延层20表面、第一沟槽31和第二沟槽32内进行牺牲氧化和掩模剥除，得到高质量的单晶硅层，在单晶硅层表面进行栅氧化层40生长，栅氧化层40是采用热氧化工艺形成的。需要注意的是，牺牲氧化是指，在第一沟槽31的侧壁和底部以及第二沟槽32的内形成第二氧化层，第二氧化层作为牺牲氧化层，牺牲氧化层的目的是为了修饰第一沟槽31和第二沟槽32。栅氧化层40最初形成于第一沟槽31内、第二沟槽32内和外延层20表面，经过引线刻蚀后，两个第二沟槽32间的外延层20表面的栅氧化层40最终被刻蚀掉。
进一步地，采用湿法刻蚀移除第一氧化层和第二氧化层。
栅氧化层40形成后，栅氧化层40的表面为多晶硅层50，多晶硅层50形成于第一沟槽31的内壁的栅氧化层40表面和第二沟槽32内的栅氧化层40表面，第二沟槽32可以作为有源区的元胞，可以通过调节第二沟槽32的宽度和高度来优化沟槽肖特基二极管的电学性能。例如：第一沟槽31的宽度大于第二沟槽32的宽度。
采用多晶硅原位掺杂设备在栅氧化层40表面淀积于第一沟槽31和第二沟槽32内形成多晶硅层50，由于第二沟槽32的宽度较小，所以多晶硅层50可以完全填满第二沟槽32，而第一沟槽31宽度较大，多晶硅层50覆盖第一沟槽31的侧壁和底壁。
第三工序：
图4为本实施例提供的第三工序后形成的结构示意图，如图4，在前述工序的基础上，对多晶硅层50进行回刻，回刻的目的是为了平坦化多晶硅层50，保留第一沟槽31侧壁的多晶硅层50和第二沟槽32内部的多晶硅层50，其余的多晶硅层50都被刻蚀除去，两个第二沟槽32间的外延层20表面的多晶硅层50经过回刻被刻蚀掉。两个第二沟槽32间的外延层20表面的栅氧化层40被刻蚀掉，第一沟槽31的内壁和第二沟槽32内壁还存在多晶硅层50。
第四工序：
图5为本实施例提供的第四工序后形成的结构示意图，如图5，势垒源区通过淀积在多晶硅层50表面的介质层60刻蚀形成，在前述工序的基础上，在多晶硅层50的表面进行介质层60淀积，再通过引线光刻和刻蚀掉外延层20表面和多晶硅层50表面的介质层60，并刻蚀掉硅晶层表面的栅氧化层40，使外延层20表面的硅表面和多晶硅层50的多晶硅表面暴露出来，从而形成势垒源区，势垒源区形成于两个第二沟槽32间的外延层20的表面，用于预留出势垒区形成窗口，保证单晶硅和多晶硅可以在后续工序中能够与势垒金属反应生成势垒硅化物。
进一步地，用化学气相沉积工艺将介质沉淀在多晶硅层50和栅极氧化层上，形成介质层60。介质可以是二氧化硅或者其他氧化物，本实施例采用二氧化硅，提高兼容性，可选地，二氧化硅层的厚度在500-15000埃米，具有更好的兼容性。
第五工序：
图6为本实施例提供的第五工序后形成的结构示意图，如图6，金属层形成于势垒源区表面，金属层的势垒金属用于与单晶硅及多晶硅反应形成势垒硅化物。在前述工序的基础上，完成形成金属层的操作，即先在外延层20、第一沟槽31和第二沟槽32内的多晶硅层50的表面上，通过引线刻蚀介质层60形成势垒源区，在势垒源区表面进行金属工艺加工形成第一金属层，于第一金属层上进行金属工艺形加工成第二金属层。采用的金属工艺可以溅射，还可以是电子束蒸发，本实施例采用溅射工艺，加工效率更高。
详细的，第一金属层的第一金属与第二金属层的第二金属均为势垒金属。第一金属层的第一金属与第二金属层的第二金属可以是相同的，当第一金属层的第一金属与第二金属层的第二金属相同时，势垒金属层的厚度增加，可以增加与单晶硅及多晶硅反应生成的势垒硅化物的厚度，极大的弥补了沟槽的顶端和侧壁的栅氧化层40缺陷对势垒接触质量的影响。
可选地，第一金属层的第一金属与第二金属层的第二金属可以不相同，第一金属可以是金属功函数大于4.5电子伏特的金属，本实施例称为高功函数金属，例如钴、铜等；第二金属可以是金属功函数小于4.5电子伏特的金属，本实施例称为低功函数金属，例如：锌，钛等。低功函数金属相较高功函数金属而言，金属性质不稳定，所以需要先溅射高功函数金属形成第一金属层，再溅射低功函数金属形成第二金属层，使第一金属层能够起到一个隔断第二金属层和单晶硅及多晶硅的作用，防止第二金属层的低功函数金属过快地与单晶硅及多晶硅反应，第二金属层的势垒金属功函数较低，电学性能不稳定，易与单晶硅及多晶硅进行反应，可以更好地通过调整第一金属层和第二金属层的厚度控制生成的势垒硅化物的功函数，调整肖特基势垒高度，有效地折中器件的正反向特性。
由于第一金属层和第二金属层的金属功函数不同，第二金属层同样起到了增加金属层厚度的作用，而且可以通过调节第一金属层和第二金属层的厚度配比来调节生成的势垒硅化物的功函数，以此来控制势垒高度。所以当第一金属层的第一金属与第二金属层的第二金属不同时，不仅能够提高沟槽肖特基二极管的电学性能，还能对沟槽肖特基二极管的势垒高度进行调整，产品电性能易调性更优，满足不同占空比应用电路中的产品需求。
详细的，高功函数金属溅射的厚度小于300埃米，有利与在后续工序中，低功函数金属即第二金属穿过第一金属层扩散至单晶硅及多晶硅表面并与单晶硅及多晶硅反应。低功函数溅射的厚度大于800埃米，以此来保证生成的势垒硅化物的厚度达到标准，并且当第一金属层和第二金属层的厚度在这个范围内时，第一金属层和第二金属层的厚度配比对于生成的势垒硅化物的功函数的影响更明显，更有利于控制生成的势垒硅化物的肖特基势垒高度，提高沟槽肖特基二极管的电学性能可调性。
第一金属层的第一金属与单晶硅及多晶硅进行反应，由于第二金属层是形成于第一金属层表面，第二金属层的第二金属没有与单晶硅及多晶硅直接接触，所以要使第二金属层的第二金属与单晶硅和多晶硅进行反应生成势垒硅化物，使第二金属层的第二金属穿过第一金属层扩散到单晶硅及多晶硅表面，因此第一金属层的厚度不宜太厚，这样更利于第二金属层的第二金属扩散进行反应。
进一步地，高功函数金属靶材溅射的厚度在50-300埃米，低功函数金属靶材溅射的厚度在800-3000埃米，在这个范围内的高功函数金属和低功函数金属与单晶硅及多晶硅反应，得到的势垒硅化物的厚度超过3000埃米，极大的弥补了沟槽的顶端和侧壁的栅氧化层40缺陷对势垒接触质量的影响，不需要引入额外的注入工艺来进行尖端放电保护。当第一金属层的厚度在50～300埃米内时，有利于第二金属层的金属扩散，并且经过试验，当第一金属层的厚度和第二金属层的厚度均在范围内时，生成的势垒硅化物的厚度较厚，可根据需要对第一金属层以及第二金属层的厚度进行配比，通过调整第一金属层的势垒金属和第二金属层的势垒金属的厚度配比改变生成的势垒硅化物的功函数从而实现势垒高度的变化，经过试验，生成的势垒硅化物的势垒高度可在0.64eV～0.83eV内变化。
第一金属层的第一金属以及第二金属层的第二金属穿过第一金属层，两种势垒金属与单晶硅及多晶硅反应形成势垒硅化物。其中，势垒金属与单晶硅反应形成硅化物71，势垒金属与多晶硅反应形成多晶硅化物72。
第六工序：
图7为本实施例提供的第六工序后形成的结构示意图，如图7，在上述工序的基础上，将未反应的势垒金属去除，蒸发电极金属得到电极金属层，经过光刻和刻蚀，形成阳极80，在势垒金属背面减薄及蒸发，形成阴极90。
本申请实施例的沟槽肖特基二极管及其制作方法，具有以下有益效果：
1)本申请实施例通过设置第一金属层和第二金属层，增加反应后得到的势垒硅化物的厚度，提高沟槽肖特基二极管的电学性能；
2)本申请实施例通过设置第一金属层和第二金属层，且第一金属层与第二金属层的金属材料不同，通过调整第一金属层和第二金属层的厚度配比，可以改变反应后生成的势垒硅化物的功函数，从而达到调整势垒高度的目的，优化沟槽肖特基二极管的电学性能易调性，满足不同占空比应用电路中的产品需求。
实验例1
为了说明本申请实施例提供的沟槽肖特基二极管的势垒高度的可调性，对多个沟槽肖特基二极管的势垒高度进行检测，其中，二极管的种类如表1：
表1：二极管的种类
检测上述二极管的电学性能得到表2
表2：沟槽肖特基二级管的势垒高度
组别 肖特基势垒高度
实施例1 0.82eV
实施例2 0.83eV
实施例3 0.80eV
实施例4 0.75eV
实施例5 0.73eV
实施例6 0.71eV
根据表格，(1)、对比实施例1和实施例2可得出：保持第二金属层厚度不变，增加第一金属层厚度可以提高肖特基势垒高度，每增加100A势垒高度约提升0.1eV。(2)、对比实施例1至实施例6可得出：保持第一金属层厚度不变，增加第二金属层厚度可以降低肖特基势垒高度，但并非线性变化。(3)、对比实施例1、实施例3和实施例4可得出：当第二金属层厚度小于1500埃时，势垒高度随第二金属层厚度变化显著。(4)、对比实施例4至实施例6可得出：当厚度大于1500埃以上时，势垒高度随第二金属层厚度的变化逐渐变缓，需要说明的是，经过试验发现，当第二金属层的厚度超过3000埃时，第二金属层厚度的变化对于势垒高度影响很小，势垒高度基本不再变化。
根据表格数据对比得出，当第一金属层在50-300埃，第二金属层的厚度在实施例4的沟槽肖特基二极管电学性能更优良，即当第一金属层的厚度在50-300埃，第一金属层的金属功函数大于4.5电子伏特，第二金属层的厚度在800-3000埃，第二金属层的金属功函数的电子伏特小于4.5，可以通过调整第一金属层的厚度和第二金属层的厚度来调节势垒高度，丰富了沟槽肖特基二极管的电参数可调性。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种沟槽肖特基二极管，其特征在于，所述沟槽肖特基二极管包括:
基底；
外延层，所述基底的表面为所述外延层；
沟槽，所述外延层的表面具有所述沟槽；
栅氧化层，所述外延层的表面和所述沟槽内具有所述栅氧化层；
多晶硅层，所述栅氧化层的表面为所述多晶硅层；
势垒源区，两个所述沟槽间的所述外延层的表面为所述势垒源区；
金属层，所述金属层包括第一金属层和第二金属层，所述势垒源区的表面为所述第一金属层，所述第一金属层的表面为所述第二金属层。
2.根据权利要求1所述的沟槽肖特基二极管，其特征在于，所述第一金属层的金属功函数大于4.5电子伏特，所述第二金属层的金属功函数小于4.5电子伏特。
3.根据权利要求2所述的沟槽肖特基二极管，其特征在于，所述第一金属层厚度小于300埃米，所述第二金属层厚度大于800埃米。
4.根据权利要求3所述的沟槽肖特基二极管，其特征在于，所述第一金属层厚度范围为50～300埃米，所述第二金属层厚度范围为800～3000埃米。
5.根据权利要求1所述的沟槽肖特基二极管，其特征在于，所述沟槽包括第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽均形成于所述外延层的表面，所述第一沟槽的宽度大于所述第二沟槽的宽度，所述栅氧化层形成于所述外延层表面、所述第一沟槽和所述第二沟槽内。
6.根据权利要求5所述的沟槽肖特基二极管，其特征在于，所述多晶硅层设置于所述第一沟槽的内壁的所述栅氧化层表面和所述第二沟槽的内壁的所述栅氧化层表面。
7.一种沟槽肖特基二极管的制作方法，其特征在于，包括以下步骤：在基底的表面形成外延层，在所述外延层的表面形成沟槽，在所述沟槽内和所述外延层表面形成栅氧化层，在所述栅氧化层表面形成多晶硅层，在所述多晶硅层表面形成介质层，在两个所述沟槽之间的外延层表面形成势垒源区，在所述势垒源区表面形成第一金属层，在所述第一金属层表面形成第二金属层，在所述外延层形成势垒硅化物。
8.根据权利要求7所述的沟槽肖特基二极管的制作方法，其特征在于，在所述介质层表面经过刻蚀形成势垒源区，在所述势垒源区表面形成第一金属层，所述势垒源区用于预留的势垒区形成窗口。
9.根据权利要求8所述的沟槽肖特基二极管的制作方法，其特征在于，采用溅射的方法将第一金属靶材溅射于所述势垒源区表面形成所述第一金属层，采用溅射的方法将第二金属靶材溅射于所述第一金属层的表面形成所述第二金属层。
10.根据权利要求7所述的沟槽肖特基二极管的制作方法，其特征在于，采用快速热处理方法或者炉退火的方法使所述第一金属层的第一金属和第二金属层的第二金属在所述外延层表面形成所述势垒硅化物。
CN201910496203.7A 2019-06-10 2019-06-10 一种沟槽肖特基二极管及制作方法 Pending CN110112222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910496203.7A CN110112222A (zh) 2019-06-10 2019-06-10 一种沟槽肖特基二极管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910496203.7A CN110112222A (zh) 2019-06-10 2019-06-10 一种沟槽肖特基二极管及制作方法

Publications (1)

Publication Number Publication Date
CN110112222A true CN110112222A (zh) 2019-08-09

Family

ID=67494417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910496203.7A Pending CN110112222A (zh) 2019-06-10 2019-06-10 一种沟槽肖特基二极管及制作方法

Country Status (1)

Country Link
CN (1) CN110112222A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610982A (zh) * 2019-08-30 2019-12-24 泰科天润半导体科技（北京）有限公司 一种肖特基二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946803A (en) * 1982-12-08 1990-08-07 North American Philips Corp., Signetics Division Method for manufacturing a Schottky-type rectifier having controllable barrier height
CN102637595A (zh) * 2011-02-15 2012-08-15 陈自雄 沟槽式肖特基二极管及其制作方法
CN105720109A (zh) * 2014-12-05 2016-06-29 无锡华润上华半导体有限公司 一种沟槽型肖特基势垒二极管及其制备方法
US20180148830A1 (en) * 2015-06-26 2018-05-31 Tanaka Kikinzoku Kogyo K.K. Silicide alloy film for semiconductor device electrode, and production method for silicide alloy film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946803A (en) * 1982-12-08 1990-08-07 North American Philips Corp., Signetics Division Method for manufacturing a Schottky-type rectifier having controllable barrier height
CN102637595A (zh) * 2011-02-15 2012-08-15 陈自雄 沟槽式肖特基二极管及其制作方法
CN105720109A (zh) * 2014-12-05 2016-06-29 无锡华润上华半导体有限公司 一种沟槽型肖特基势垒二极管及其制备方法
US20180148830A1 (en) * 2015-06-26 2018-05-31 Tanaka Kikinzoku Kogyo K.K. Silicide alloy film for semiconductor device electrode, and production method for silicide alloy film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610982A (zh) * 2019-08-30 2019-12-24 泰科天润半导体科技（北京）有限公司 一种肖特基二极管及其制备方法

Similar Documents

Publication Publication Date Title
JP5875515B2 (ja) プラズマグリッド注入装置及びイオン注入方法
CN100423245C (zh) 金属硅化物纳米线及其制作方法
US20130045563A1 (en) Method and device for producing a semiconductor layer
CN112310195B (zh) 一种台阶式SiC沟槽场限环终端结构、制备方法及其器件
TW200947726A (en) Buried insulator isolation for solar cell contacts
US8946061B2 (en) Engineering of porous coatings formed by ion-assisted direct deposition
US8592230B2 (en) Method for patterning a substrate using ion assisted selective depostion
US5312783A (en) Process for the preparation of a high dielectric thin film using ECR plasma CVD
WO2022151679A1 (zh) 半导体结构的制造方法及两种半导体结构
US10392691B2 (en) Semiconductor silicon-germanium thin film preparation method
WO2019119959A1 (zh) SiC肖特基二极管的制备方法及其结构
CN106170730A (zh) 光波分离网格与形成光波分离网格的方法
CN108565295A (zh) 一种碳化硅肖特基二极管及其制备方法
CN110112222A (zh) 一种沟槽肖特基二极管及制作方法
CN110600350B (zh) 一种双环栅结构的纳米冷阴极电子源及其制作方法
CN108728798B (zh) 一种金刚石的加工方法
US4310568A (en) Method of fabricating improved Schottky barrier contacts
US20220223423A1 (en) Semiconductor structure manufacturing method and two semiconductor structures
CN114171584A (zh) 基于Ga2O3的异质结场效应晶体管及制备方法
KR102549542B1 (ko) 금속 하드마스크 및 반도체 소자의 제조 방법
KR20160144583A (ko) 탄소 나노튜브의 수직 성장을 위한 촉매의 증착 방법
CN105206707B (zh) 一种铜铟镓硒太阳能电池光吸收层薄膜的制备方法
CN117423734B (zh) 一种沟槽型碳化硅mosfet及制备方法
US20050126904A1 (en) Apparatus and process for physical vapor deposition
CN117594438B (zh) 一种快恢复二极管的锰掺杂方法及快恢复二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190809

RJ01 Rejection of invention patent application after publication