CN110610982A - 一种肖特基二极管及其制备方法 - Google Patents
一种肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN110610982A CN110610982A CN201910814838.7A CN201910814838A CN110610982A CN 110610982 A CN110610982 A CN 110610982A CN 201910814838 A CN201910814838 A CN 201910814838A CN 110610982 A CN110610982 A CN 110610982A
- Authority
- CN
- China
- Prior art keywords
- metal
- schottky
- epitaxial layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 124
- 239000002184 metal Substances 0.000 claims abstract description 124
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000001376 precipitating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 4
- 230000004888 barrier function Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 75
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004971 IR microspectroscopy Methods 0.000 description 1
- 229910002065 alloy metal Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012060 immune response imaging Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种肖特基二极管包括：一N+衬底和位于所述N+衬底之上的N‑外延层；一肖特基金属层单元，所述肖特基金属层单元覆盖于所述N‑外延层表面，所述肖特基金属层单元包括复数层肖特基金属层，且相邻两层的肖特基金属层的金属不同；一位于所述肖特基金属层单元之上的阳极金属；以及，一位于所述N+衬底另一表面的阴极金属；本发明还提供一种肖特基二极管的制备方法，可以相对灵活地调整肖特基势垒，得到理想的正向压降和可接受的反向漏电流。
Description
技术领域
本发明涉及一种肖特基二极管及其制备方法。
背景技术
目前，以硅材料为基础的传统电力电子器件受其物理特性的局限性越来越明显，严重制约了器件的性能提升与发展。碳化硅材料作为第三代半导体代表性材料，具有高禁带宽度、高击穿电场、高热导率等优点。碳化硅肖特基二极管具有低正向压降并且几乎没有反向恢复电流等优点，如图1所示，其为现有技术的二极管结构，其中肖特基金属104和外延层102之间形成的肖特基势垒直接影响肖特基二极管的正向压降和反向特性。肖特基势垒是金属功函数qΦm和碳化硅电子亲和势qχs的差值。人们为了控制二极管的反向漏电、获得高击穿电压，通常采用高的肖特基势垒，但同时也会导致正向压降偏大，造成较大的导通损耗。在碳化硅二极管中，由于外延层102的物理参量为定值，故肖特基金属104的功函数对的大小起决定性作用，而金属功函数是金属的固有值。所以如何正确选取并设计肖特基金属104是碳化硅肖特基二极管设计中的一个重要环节，在现有技术中，肖特基金属104通常是直接和外延层102接触的单层金属，例如Ti、W和Mo等。这种结果存在的问题是，的大小只能根据该单层金属的功函数决定，特性单一，具有局限性，难以获得理想的肖特基势垒高度。
发明内容
本发明要解决的技术问题，在于提供一种肖特基二极管及其制备方法，可以相对灵活地调整肖特基势垒，得到理想的正向压降和可接受的反向漏电流。
本发明之一是这样实现的：一种肖特基二极管，包括：
一N+衬底和位于所述N+衬底之上的N-外延层；
一肖特基金属层单元，所述肖特基金属层单元覆盖于所述N-外延层表面，所述肖特基金属层单元包括复数层肖特基金属层；
一位于所述肖特基金属层单元之上的阳极金属；
以及，一位于所述N+衬底另一表面的阴极金属。
进一步地，所述N-外延层上间隔设有复数个p+注入区。
进一步地，所述相邻两层肖特基金属层的金属功函数不同。
本发明之二是这样实现的：一种肖特基二极管的制备方法，具体包括以下步骤：
步骤1、在N+衬底上形成N-外延层；
步骤2、在N-外延层上制作p+注入区；
步骤3、通过溅射法将肖特基金属单元淀积至N-外延层上，之后通过热处理使肖特基金属层单元与N-外延层发生合金化反应，形成合金层，并且与N-外延层形成肖特基结；
步骤4、沉淀阴极金属以及阳极金属。
进一步地，所述步骤3进一步具体为：通过溅射法将肖特基金属单元中的第一金属层淀积至N-外延层，之后在该第一金属层上淀积第二金属层，依次类推，完成淀积，之后通过退火处理形成肖特基结。
进一步地，所述肖特基金属层单元包括复数层肖特基金属层，且相邻两层肖特基金属层的金属功函数不同。
本发明的优点在于：可以相对灵活地调整肖特基势垒，得到理想的正向压降和可接受的反向漏电流。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是现有技术的二极管结构示意图。
图2是本发明具体实施方式一的示意图。
图3是本发明具体实施方式二的示意图。
具体实施方式
本发明具体实施方式一：
如图2中所示，本发明肖特基二极管，包括N+衬底201、N-外延层202、设置于N-外延层202中等间距规则排列的p+注入区205、肖特基金属单元203(包括第一肖特基金属层203-1和第二肖特基金属层203-2)、阳极金属204及阴极金属206。第一肖特基金属203-1与碳化硅外延层202及p+注入区205的上表面直接接触，第二肖特基金属203-2直接淀积在第一肖特基金属203-1表面，203-1和203-2淀积完毕后同时进行快速退火，温度范围400～600℃，时间5min。退火完毕后，第一肖特基金属203-1(例如Al金属)和第二肖特基金属203-2(例如Mo金属)与碳化硅发生合金化反应，生成两种金属元素直接与外延层接触的多元相。在400～600℃的退火温度下，金属与外延层202未掺杂的区域形成肖特基接触，与p+注入区205形成欧姆接触。正向导通时，电子主要流经肖特基接触区域，即主要为金属与碳化硅外延层接触的肖特基接触区域导电，根据考虑了复合电流后的正向压降公式：
其中VF为正向压降，为肖特基势垒。当半导体-金属界面处的肖特基势垒降低后，VF也会降低，从而使二极管的功耗减小。而肖特基势垒是金属功函数与半导体亲和势的差值，在半导体材料确定的情况下，通过改变金属种类可以改变肖特基势垒，为了得到较低的肖特基势垒可以采用功函数较小的金属作为直接与半导体接触的第一肖特基金属。众所周知，正向压降和反向漏电是一对呈现制约关系的物理量，肖特基势垒太低同时意味着反向漏电流的增大，这是不期望发生的事情。反向漏电流IR的主要分量是热电子发射电流，公式如下：
随着反向偏压VR的增大，镜像力降低效应将进一步降低肖特基势垒，使反向漏电流增加。此时需要功函数较大的金属，调节肖特基势垒至合适的大小，作为第二肖特基金属。退火后，高势垒金属和低势垒金属与半导体合金化，在紧邻外延层表层形成合金金属，此时的肖特基势垒为折中后的高度，介于单层金属与半导体合金后的肖特基势垒范围之间，可以相对灵活地调整肖特基势垒，得到理想的正向压降和可接受的反向漏电流。
本发明具体实施方式二：
如图3所示，在实施例一的基础上，添加了第三金属层203-3以及第四金属层203-4；
其中，N-外延层202上包括至少两层不同功函数的肖特基接触金属，直接与碳化硅外延层接触的第一金属层203-1为低功函数的金属，在该层金属之上为功函数高于第一金属层203-1的第二金属层203-2，其中奇数层为与第一金属层203-1同种类的低功函数金属，例如Al、Ti等，偶数层则为与第二金属层203-2同种类的高功函数金属，例如Mo、Au等。不论肖特基金属由几层金属构成，其总厚度保持一个特定值不变，厚度优选值为200nm。上述所有金属层经退火后与碳化硅外延层表面形成肖特基结。
制备方法：在碳化硅外延层表面采用溅射法淀积一层低功函数的金属，例如Al、Ti等金属，随后在该层金属上再淀积功函数较大的第二金属层，例如Mo、Au等金属。根据需要在第二金属层之上淀积第三金属层及第四金属层，肖特基金属总厚度控制在150～250nm。金属层淀积完成后，通过退火处理在外延层表面发生合金化反应，形成肖特基结。退火温度为400～600℃；所述肖特基金属层厚度根据热处理的条件而确定，以保证热处理后可以形成肖特基结。
本发明具体实施方式三：
本发明肖特基二极管的制备方法，具体包括以下步骤：
步骤1、在N+衬底201上形成N-外延层202；
步骤2、在N-外延层202上制作p+注入区205；
步骤3、通过溅射法将肖特基金属单元203中的第一金属层淀积至N-外延层202，之后在该第一金属层上淀积第二金属层，依次类推，完成淀积，之后通过退火处理形成肖特基结，所述肖特基金属层单元203包括复数层肖特基金属层(203-1、203-2、203-3、203-4)，且相邻两层肖特基金属层的金属功函数不同；
步骤4、沉淀阴极金属206以及阳极金属204。
本发明具体实施方式四：
如图2和图3所示，本发明肖特基二极管，包括：
一N+衬底201和位于所述N+衬底201之上的N-外延层202；
一肖特基金属层单元203，所述肖特基金属层单元203覆盖于所述N-外延层202表面，所述肖特基金属层单元203包括复数层肖特基金属层(203-1、203-2、203-3、203-4)，所述N-外延层202上间隔设有复数个p+注入区205，所述相邻两层肖特基金属层的金属功函数不同；
一位于所述肖特基金属层单元203之上的阳极金属204；
以及，一位于所述N+衬底201另一表面的阴极金属206。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (6)
1.一种肖特基二极管，其特征在于：包括：
一N+衬底和位于所述N+衬底之上的N-外延层；
一肖特基金属层单元，所述肖特基金属层单元覆盖于所述N-外延层表面，所述肖特基金属层单元包括复数层肖特基金属层；
一位于所述肖特基金属层单元之上的阳极金属；
以及，一位于所述N+衬底另一表面的阴极金属。
2.如权利要求1所述的一种肖特基二极管，其特征在于：所述N-外延层上间隔设有复数个p+注入区。
3.如权利要求1所述的一种肖特基二极管，其特征在于：所述相邻两层肖特基金属层的金属功函数不同。
4.一种肖特基二极管的制备方法，其特征在于：具体包括以下步骤：
步骤1、在N+衬底上形成N-外延层；
步骤2、在N-外延层上制作p+注入区；
步骤3、通过溅射法将肖特基金属单元淀积至N-外延层上，之后通过热处理使肖特基金属层单元与N-外延层发生合金化反应，形成合金层，并且与N-外延层形成肖特基结；
步骤4、沉淀阴极金属以及阳极金属。
5.根据权利要求4所述的一种肖特基二极管的制备方法，其特征在于：所述步骤3进一步具体为：通过溅射法将肖特基金属单元中的第一金属层淀积至N-外延层，之后在该第一金属层上淀积第二金属层，依次类推，完成淀积，之后通过退火处理形成肖特基结。
6.根据权利要求4所述的一种肖特基二极管的制备方法，其特征在于：所述肖特基金属层单元包括复数层肖特基金属层，且相邻两层肖特基金属层的金属功函数不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910814838.7A CN110610982A (zh) | 2019-08-30 | 2019-08-30 | 一种肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910814838.7A CN110610982A (zh) | 2019-08-30 | 2019-08-30 | 一种肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110610982A true CN110610982A (zh) | 2019-12-24 |
Family
ID=68890721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910814838.7A Pending CN110610982A (zh) | 2019-08-30 | 2019-08-30 | 一种肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110610982A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256573A (ja) * | 1997-03-10 | 1998-09-25 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2003257888A (ja) * | 2002-03-06 | 2003-09-12 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法、ショットキーバリアダイオードの製造方法及び絶縁ゲート型バイポーラトランジスタの製造方法並びに半導体装置 |
| CN1661809A (zh) * | 2004-02-24 | 2005-08-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US20050199978A1 (en) * | 2004-03-09 | 2005-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN103904133A (zh) * | 2014-03-19 | 2014-07-02 | 中航（重庆）微电子有限公司 | 平衡正向压降和反向漏电流的肖特基二极管及制备方法 |
| CN108133884A (zh) * | 2017-12-08 | 2018-06-08 | 扬州国宇电子有限公司 | 肖特基势垒整流器及其制备方法 |
| CN110112222A (zh) * | 2019-06-10 | 2019-08-09 | 吉林麦吉柯半导体有限公司 | 一种沟槽肖特基二极管及制作方法 |
| CN210467848U (zh) * | 2019-08-30 | 2020-05-05 | 泰科天润半导体科技（北京）有限公司 | 一种肖特基二极管 |
-
2019
- 2019-08-30 CN CN201910814838.7A patent/CN110610982A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256573A (ja) * | 1997-03-10 | 1998-09-25 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2003257888A (ja) * | 2002-03-06 | 2003-09-12 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法、ショットキーバリアダイオードの製造方法及び絶縁ゲート型バイポーラトランジスタの製造方法並びに半導体装置 |
| CN1661809A (zh) * | 2004-02-24 | 2005-08-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US20050199978A1 (en) * | 2004-03-09 | 2005-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN103904133A (zh) * | 2014-03-19 | 2014-07-02 | 中航（重庆）微电子有限公司 | 平衡正向压降和反向漏电流的肖特基二极管及制备方法 |
| CN108133884A (zh) * | 2017-12-08 | 2018-06-08 | 扬州国宇电子有限公司 | 肖特基势垒整流器及其制备方法 |
| CN110112222A (zh) * | 2019-06-10 | 2019-08-09 | 吉林麦吉柯半导体有限公司 | 一种沟槽肖特基二极管及制作方法 |
| CN210467848U (zh) * | 2019-08-30 | 2020-05-05 | 泰科天润半导体科技（北京）有限公司 | 一种肖特基二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200194428A1 (en) | Method of Manufacturing a Semiconductor Device | |
| EP1947700B1 (en) | Low voltage diode with reduced parasitic resistance and method for fabricating | |
| US8952481B2 (en) | Super surge diodes | |
| JP4994261B2 (ja) | 低減されたオン抵抗を有するダイオード、および関連する製造方法 | |
| US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| JP2002535839A (ja) | 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| JP5346430B2 (ja) | 半導体装置及びその製造方法 | |
| CN210467848U (zh) | 一种肖特基二极管 | |
| US11949025B2 (en) | Wide band gap semiconductor electronic device having a junction-barrier Schottky diode | |
| CN212725323U (zh) | 一种碳化硅mps器件 | |
| CN110610982A (zh) | 一种肖特基二极管及其制备方法 | |
| CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
| JP3468571B2 (ja) | 半導体装置 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN109148605A (zh) | 快恢复二极管及制备方法、电子设备 | |
| CN209766432U (zh) | Mps二极管器件 | |
| JP6673984B2 (ja) | ショットキーバリアダイオード | |
| US8685849B2 (en) | Semiconductor device with buffer layer | |
| JP4322183B2 (ja) | ショットキーバリアダイオード | |
| US9960247B2 (en) | Schottky barrier structure for silicon carbide (SiC) power devices | |
| KR20160121719A (ko) | 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법 | |
| JP3879697B2 (ja) | 半導体装置 | |
| JP4512121B2 (ja) | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |