CN107591318B - 沟槽肖特基器件的制作方法 - Google Patents
沟槽肖特基器件的制作方法 Download PDFInfo
- Publication number
- CN107591318B CN107591318B CN201610532669.4A CN201610532669A CN107591318B CN 107591318 B CN107591318 B CN 107591318B CN 201610532669 A CN201610532669 A CN 201610532669A CN 107591318 B CN107591318 B CN 107591318B
- Authority
- CN
- China
- Prior art keywords
- spin
- groove
- glass
- silicon substrate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例提供一种沟槽肖特基器件的制作方法。该方法包括:对硅衬底的预设区域进行刻蚀形成沟槽;在剩余硅衬底的表面和所述沟槽中填充旋涂玻璃;对所述旋涂玻璃进行回刻,去掉除沟槽内部的旋涂玻璃之外的旋涂玻璃,以露出所述硅衬底;对所述硅衬底进行阳极注入;去除所述沟槽内部的旋涂玻璃。本发明实施例在沟槽中填充旋涂玻璃,保证了沟槽被完全填充,从而保证了硼离子只能注入硅衬底的表面,另外,用氢氟酸去除沟槽内部旋涂玻璃的工艺成本低且去除效率高,降低了阳极注入的工艺成本,从而降低了沟槽肖特基器件的制造成本。
Description
技术领域
本发明实施例涉及半导体领域,尤其涉及一种沟槽肖特基器件的制作方法。
背景技术
在半导体器件的生产过程中,特别是沟槽肖特基器件制造中,通常需要对沟槽肖特基器件进行阳极注入,以降低沟槽肖特基器件的正向导通电压。
阳极注入具体是将硼离子注入到沟槽之外的硅表面,但沟槽中不能注入硼离子,因此,对阳极注入的工艺要求较高,导致阳极注入的工艺成本较高,增加了沟槽肖特基器件的制造成本。
发明内容
本发明实施例提供一种沟槽肖特基器件的制作方法,以降低沟槽肖特基器件的制造成本。
本发明实施例的一个方面是提供一种沟槽肖特基器件的制作方法,包括:
对硅衬底的预设区域进行刻蚀形成沟槽;
在剩余硅衬底的表面和所述沟槽中填充旋涂玻璃;
对所述旋涂玻璃进行回刻,去掉除沟槽内部的旋涂玻璃之外的旋涂玻璃,以露出所述硅衬底;
对所述硅衬底进行阳极注入;
去除所述沟槽内部的旋涂玻璃。
本发明实施例提供的沟槽肖特基器件的制作方法,在沟槽中填充旋涂玻璃,保证了沟槽被完全填充,从而保证了硼离子只能注入硅衬底的表面,另外,用氢氟酸去除沟槽内部旋涂玻璃的工艺成本低且去除效率高,降低了阳极注入的工艺成本,从而降低了沟槽肖特基器件的制造成本。
附图说明
图1A为本发明实施例提供的沟槽肖特基器件的制作方法流程图;
图1B为本发明另一实施例提供的沟槽肖特基器件的制作方法流程图;
图2为执行本发明实施例制作过程中沟槽肖特基器件的剖面示意图;
图3为执行本发明实施例制作过程中沟槽肖特基器件的剖面示意图;
图4为执行本发明实施例制作过程中沟槽肖特基器件的剖面示意图;
图5为执行本发明实施例制作过程中沟槽肖特基器件的剖面示意图;
图6为执行本发明实施例制作过程中沟槽肖特基器件的剖面示意图;
图7为执行本发明实施例制作过程中沟槽肖特基器件的剖面示意图;
图8为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图9为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图10为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图11为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图12为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图13为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图14为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图15为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图;
图16为执行本发明另一实施例制作过程中沟槽肖特基器件的剖面示意图。
具体实施方式
图1A为本发明实施例提供的沟槽肖特基器件的制作方法流程图。为了对本实施例中的方法进行清楚系统的描述,图2-图7为执行本发明实施例方法过程中沟槽肖特基器件沟槽肖特基器件的剖面示意图,如图1A所示,所述方法包括:
步骤S101、对硅衬底的预设区域进行刻蚀形成沟槽;
在硅衬底的表面涂覆光刻胶,通过对光刻胶部分区域进行曝光、显影、刻蚀形成沟槽,本实施例不限定沟槽的个数,可选的沟槽个数为如图1A所示的3个。执行步骤S101后的沟槽肖特基器件的剖面示意图如图2所示,其中,硅衬底用20表示,沟槽用21表示。
步骤S102、在剩余硅衬底的表面和所述沟槽中填充旋涂玻璃;
在图2的基础上,在剩余的硅衬底的表面和沟槽21中填充旋涂玻璃,以使旋涂玻璃填满沟槽21。在本实施例中,旋涂玻璃即为旋转涂布玻璃(Spin On Glass Coating,简称SOG),SOG为半导体制程上主要的局部性平坦化技术,SOG是将含有介电材料的液态溶剂以旋转涂布(Spin Coating)方式,均匀地涂布在晶圆表面,以填补沉积介电层凹陷的孔洞。之后,再经过热处理,可去除溶剂,在晶圆表片上留下固化(Curing)后近似二氧化硅(SiO2)的介电材料。
执行步骤S102后的沟槽肖特基器件的剖面示意图如图3所示,其中,填充的旋涂玻璃用22表示。
步骤S103、对所述旋涂玻璃进行回刻,去掉除沟槽内部的旋涂玻璃之外的旋涂玻璃,以露出所述硅衬底;
在图3的基础上,保留沟槽21内部的旋涂玻璃22,将超出沟槽21表面的和超出硅衬底20表面的旋涂玻璃22进行回刻,优选的,采用干法回刻,去掉除沟槽21内部的旋涂玻璃22之外的旋涂玻璃,露出硅衬底20,执行步骤S103后的沟槽肖特基器件的剖面示意图如图4所示,其中,露出硅衬底20的表面,只保留沟槽21内部的旋涂玻璃22。
步骤S104、对所述硅衬底进行阳极注入;
本步骤对硅衬底20进行阳极注入,具体是在硅衬底20的表面注入硼离子,如图5所示,在图4的基础上,对硅衬底20的表面和沟槽21的表面同时进行阳极注入,具体注入的是硼离子,阳极注入过程中所用的离子束用23表示。执行步骤S104后的沟槽肖特基器件的剖面示意图如图6所示,由于硼离子只能进入硅衬底20的表面,而不能进入沟槽21内的旋涂玻璃22中,则经过阳极注入后在硅衬底20的表面形成阳极注入层24。
步骤S105、去除所述沟槽内部的旋涂玻璃;
优选的,本发明实施例采用氢氟酸去除沟槽21内部的旋涂玻璃22,执行步骤S105后的沟槽肖特基器件的剖面示意图如图7所示。
本发明实施例在沟槽中填充旋涂玻璃,保证了沟槽被完全填充,从而保证了硼离子只能注入硅衬底的表面,另外,用氢氟酸去除沟槽内部旋涂玻璃的工艺成本低且去除效率高,降低了阳极注入的工艺成本,从而降低了沟槽肖特基器件的制造成本。
图1B为本发明另一实施例提供的沟槽肖特基器件的制作方法流程图。图8-图16为执行本发明实施例方法过程中沟槽肖特基器件沟槽肖特基器件的剖面示意图。在图1A所示实施例的基础上,步骤S105之后,还包括以下步骤:
步骤S106、在所述沟槽的内壁生长氧化层。
在图7的基础上,在沟槽21的内壁生长氧化层,执行步骤S106后的沟槽肖特基器件的剖面示意图如图8所示,氧化层用25表示,生长有氧化层25的沟槽用26表示,氧化层的厚度为500埃~5000埃。
步骤S107、在生长有所述氧化层的所述沟槽内生成多晶硅。
在图8的基础上,在生长有氧化层25的沟槽26内生成多晶硅,执行步骤S107后的沟槽肖特基器件的剖面示意图如图9所示,多晶硅用27表示,多晶硅的厚度为500埃~20000埃。
步骤S108、在所述多晶硅的表面和所述阳极的表面生长二氧化硅。
在图9的基础上,在多晶硅27的表面和阳极注入层24的表面生长二氧化硅,执行步骤S108后的沟槽肖特基器件的剖面示意图如图10所示,二氧化硅用28表示,二氧化硅的厚度为1000埃~20000埃。
步骤S109、光刻、刻蚀部分二氧化硅形成接触孔。
在图10的基础上,光刻、刻蚀部分二氧化硅形成接触孔,执行步骤S109后的沟槽肖特基器件的剖面示意图如图11所示,接触孔用29表示。
步骤S110、在所述接触孔的表面和剩余的二氧化硅的表面沉积金属层。
在图11的基础上,在接触孔29中沉积第一金属层,该第一金属层可以是钛或镍或钽,该第一金属层的厚度100埃~5000埃,在接触孔29中沉积第一金属层后的沟槽肖特基器件的剖面示意图如图12所示,该第一金属层用30表示。
进一步地,在第一金属层30的表面和剩余的二氧化硅28的表面沉积第二金属层,在第一金属层30的表面和剩余的二氧化硅28的表面沉积第二金属层后的沟槽肖特基器件的剖面示意图如图13所示,该第二金属层用31表示,该第二金属层可以是金属铝,金属铝的厚度为1~6微米。
步骤S111、对部分金属层进行光刻、刻蚀,以使剩余的金属层形成金属电极。
在图13的基础上,对部分第二金属层31进行光刻、刻蚀,以使剩余的金属层形成金属电极,执行步骤S111后的沟槽肖特基器件的剖面示意图如图14所示,金属电极用32表示,该金属电极32具体包括第一金属层30和剩余的第二金属层31。
步骤S112、在所述金属电极的周围形成钝化层。
在图14的基础上,在金属电极32的表面和二氧化硅28的表面生长钝化层,得到如图15所示的沟槽肖特基器件的剖面示意图,钝化层用33表示。在图15的基础上,对部分钝化层33进行光刻、刻蚀,得到如图16所示的沟槽肖特基器件的剖面示意图。图16为根据本发明实施例方法制作的最终的沟槽肖特基器件的剖面示意图。
综上所述,本发明实施例在沟槽中填充旋涂玻璃,保证了沟槽被完全填充,从而保证了硼离子只能注入硅衬底的表面,另外,用氢氟酸去除沟槽内部旋涂玻璃的工艺成本低且去除效率高,降低了阳极注入的工艺成本,从而降低了沟槽肖特基器件的制造成本。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种沟槽肖特基器件的制作方法,其特征在于,包括:
对硅衬底的预设区域进行刻蚀形成沟槽;
在剩余硅衬底的表面和所述沟槽中填充旋涂玻璃;
对所述旋涂玻璃进行回刻,去掉除沟槽内部的旋涂玻璃之外的旋涂玻璃,以露出所述硅衬底;
对所述硅衬底进行阳极注入;
去除所述沟槽内部的旋涂玻璃;
所述对所述硅衬底进行阳极注入,包括:
对所述硅衬底的表面和所述沟槽的表面同时进行阳极注入;
所述去除所述沟槽内部的旋涂玻璃,包括:
采用氢氟酸去除所述沟槽内部的旋涂玻璃。
2.根据权利要求1所述的方法,其特征在于,所述对所述旋涂玻璃进行回刻,包括:
对所述旋涂玻璃进行干法回刻。
3.根据权利要求1所述的方法,其特征在于,所述对所述硅衬底的表面和所述沟槽的表面同时进行阳极注入,包括:
对所述硅衬底的表面和所述沟槽的表面同时注入硼离子。
4.根据权利要求1所述的方法,其特征在于,所述采用氢氟酸去除所述沟槽内部的旋涂玻璃之后,还包括:
在所述沟槽的内壁生长氧化层;
在生长有所述氧化层的所述沟槽内生成多晶硅。
5.根据权利要求4所述的方法,其特征在于,所述在生长有所述氧化层的所述沟槽内生成多晶硅之后,还包括:
在所述多晶硅的表面和所述阳极的表面生长二氧化硅;
光刻、刻蚀部分二氧化硅形成接触孔;
在所述接触孔的表面和剩余的二氧化硅的表面沉积金属层。
6.根据权利要求5所述的方法,其特征在于,所述在所述接触孔的表面和剩余的二氧化硅的表面沉积金属层之后,还包括:
对部分金属层进行光刻、刻蚀,以使剩余的金属层形成金属电极。
7.根据权利要求6所述的方法,其特征在于,所述对部分金属层进行光刻、刻蚀,以使剩余的金属层形成金属电极之后,还包括:
在所述金属电极的周围形成钝化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610532669.4A CN107591318B (zh) | 2016-07-07 | 2016-07-07 | 沟槽肖特基器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610532669.4A CN107591318B (zh) | 2016-07-07 | 2016-07-07 | 沟槽肖特基器件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107591318A CN107591318A (zh) | 2018-01-16 |
CN107591318B true CN107591318B (zh) | 2020-08-07 |
Family
ID=61045657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610532669.4A Active CN107591318B (zh) | 2016-07-07 | 2016-07-07 | 沟槽肖特基器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107591318B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
CN103180961A (zh) * | 2010-10-21 | 2013-06-26 | 威世通用半导体公司 | 改进的肖特基整流器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5970374A (en) * | 1996-10-18 | 1999-10-19 | Chartered Semiconductor Manufacturing Ltd. | Method for forming contacts and vias with improved barrier metal step-coverage |
US8202776B2 (en) * | 2009-04-22 | 2012-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for protecting a gate structure during contact formation |
CN101783345A (zh) * | 2010-03-04 | 2010-07-21 | 无锡新洁能功率半导体有限公司 | 一种沟槽型半导体整流器及其制造方法 |
-
2016
- 2016-07-07 CN CN201610532669.4A patent/CN107591318B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103180961A (zh) * | 2010-10-21 | 2013-06-26 | 威世通用半导体公司 | 改进的肖特基整流器 |
CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107591318A (zh) | 2018-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6969686B2 (en) | Memory device having isolation trenches with different depths and the method for making the same | |
CN104037121A (zh) | 通过镶嵌工艺形成气隙 | |
JP7355496B2 (ja) | 局所的な半導体ウエハの薄膜化 | |
CN103489784A (zh) | 具有改良的栅极高度均匀性的半导体装置及其制造方法 | |
KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
CN107591318B (zh) | 沟槽肖特基器件的制作方法 | |
CN103779187A (zh) | 一种基于双图案的半导体器件的制造方法 | |
CN102683184A (zh) | 一种离子注入阻挡层的制作方法 | |
CN110752215A (zh) | Sonos存储器的制作方法 | |
CN107293486B (zh) | 带有esd结构的沟槽型半导体器件及其制造方法 | |
CN111226310B (zh) | 用于射频(rf)应用的环氧树脂模制化合物上的减薄硅的方法 | |
JP2023519707A (ja) | 周期的自己制限的エッチングプロセス | |
US8642440B2 (en) | Capacitor with deep trench ion implantation | |
CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
KR20080089253A (ko) | 반도체 장치의 제조 방법, 및 반도체 장치 | |
CN105845576A (zh) | 超结mosfet的制作方法 | |
CN109037147B (zh) | 一种金属互联层中接触孔的制备方法 | |
KR20100079158A (ko) | 바이폴라 접합 트랜지스터 제조 방법 및 이를 구현하기 위한 바이폴라 접합 트랜지스터 | |
KR101051155B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN114284208B (zh) | 半导体器件的制造方法 | |
CN110943031A (zh) | 半导体器件的制备方法 | |
US9685330B1 (en) | Manufacturing method of semiconductor device | |
CN106298475B (zh) | 减小半导体衬底上扩的方法 | |
CN104465488A (zh) | 形成浅槽功率器件保护环的方法 | |
CN112701080A (zh) | 通孔形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220729 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |