CN106298475B - 减小半导体衬底上扩的方法 - Google Patents
减小半导体衬底上扩的方法 Download PDFInfo
- Publication number
- CN106298475B CN106298475B CN201510296934.9A CN201510296934A CN106298475B CN 106298475 B CN106298475 B CN 106298475B CN 201510296934 A CN201510296934 A CN 201510296934A CN 106298475 B CN106298475 B CN 106298475B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- substrate
- layer
- ions
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 43
- 229910052796 boron Inorganic materials 0.000 claims description 18
- -1 boron ions Chemical class 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提供一种减小半导体衬底上扩的方法。该方法包括：在衬底中形成氧化层埋层，所述氧化层埋层的上表面与所述衬底的上表面在同一水平面；在所述衬底和所述氧化层埋层的上表面生长外延层；在所述外延层中注入下沉离子，通过高温驱入使所述下沉离子向下扩散、所述衬底中除所述氧化层埋层下面的离子向上扩散。本发明实施例基于掺杂离子在二氧化硅中的扩散系数远小于在硅中的扩散系数，在衬底中形成氧化层埋层，使得氧化层埋层下方的掺杂离子在高温驱入过程中几乎不上扩，避免漂移区下方的衬底的掺杂离子在高温驱入过程中上扩，不需要增大外延层的厚度，减小了RFLDMOS的导通电阻，提高了RFLDMOS的性能。
Description
技术领域
本发明实施例涉及半导体器件制造工艺领域，尤其涉及一种减小半导体衬底上扩的方法。
背景技术
射频横向双扩散金属氧化物半导体(Radio Frequency Lateral Double-diffused Metal Oxid Semiconductor，简称RFLDMOS)广泛应用于手机基站、广播电视和雷达等领域。
如图1所示，RFLDMOS在制造工艺中，需要在外延层6中注入P型硼离子形成下沉离子注入区7；如图2所示，通过高温驱入使下沉离子注入区7中的P型硼离子扩散形成下沉层的下扩区8，同时使衬底1中的P型硼离子向上扩散形成衬底上扩区9，下沉层的下扩区8和衬底上扩区9相连，使得下沉离子注入区7和衬底1相连；如图3所示为最终的RFLDMOS结构图，其中，1表示衬底、6表示外延层、7表示下沉离子注入区、8表示下沉层的下扩区、9表示衬底上扩区、10表示漂移区、11表示漏区、12表示栅氧化层、13表示介电层、14表示金属层、15表示阱区、16表示场板、17表示P+区、18表示源区、19表示金属硅化物。
由于高温驱入过程中，衬底1中的P型硼离子向上扩散形成衬底上扩区9，使得外延层6的厚度减小，为了避免外延层6被挤占过多，通常增大外延层6的厚度，但是增大外延层6的厚度将导致下沉离子注入区7和衬底1相连的难度增大，最终导致RFLDMOS的导通电阻增大，RFLDMOS性能降低。
发明内容
本发明实施例提供一种减小半导体衬底上扩的方法，以提高RFLDMOS性能。
本发明实施例的一个方面是提供一种减小半导体衬底上扩的方法，包括：
在衬底中形成氧化层埋层，所述氧化层埋层的上表面与所述衬底的上表面在同一水平面；
在所述衬底和所述氧化层埋层的上表面生长外延层；
在所述外延层中注入下沉离子，通过高温驱入使所述下沉离子向下扩散、所述衬底中除所述氧化层埋层下面的离子向上扩散。
本发明实施例提供的减小半导体衬底上扩的方法，基于掺杂离子在二氧化硅中的扩散系数远小于在硅中的扩散系数，在衬底中形成氧化层埋层，使得氧化层埋层下方的掺杂离子在高温驱入过程中几乎不上扩，避免漂移区下方的衬底的掺杂离子在高温驱入过程中上扩，不需要增大外延层的厚度，减小了RFLDMOS的导通电阻，提高了RFLDMOS的性能。
附图说明
图1为现有技术RFLDMOS的剖面示意图；
图2为现有技术RFLDMOS的剖面示意图；
图3为现有技术RFLDMOS的剖面示意图；
图4为本发明实施例提供的减小半导体衬底上扩的方法的流程图；
图5为本发明实施例执行过程中RFLDMOS的剖面示意图；
图6为本发明实施例执行过程中RFLDMOS的剖面示意图；
图7为本发明实施例执行过程中RFLDMOS的剖面示意图；
图8为本发明实施例执行过程中RFLDMOS的剖面示意图；
图9为本发明实施例执行过程中RFLDMOS的剖面示意图；
图10为本发明实施例执行过程中RFLDMOS的剖面示意图；
图11为本发明实施例执行过程中RFLDMOS的剖面示意图；
图12为本发明实施例执行过程中RFLDMOS的剖面示意图；
图13为本发明实施例执行过程中RFLDMOS的剖面示意图；
图14为本发明实施例执行过程中RFLDMOS的剖面示意图；
图15为本发明另一实施例执行过程中RFLDMOS的剖面示意图。
具体实施方式
图4为本发明实施例提供的减小半导体衬底上扩的方法流程图；图5为本发明实施例执行过程中RFLDMOS的剖面示意图；图6为本发明实施例执行过程中RFLDMOS的剖面示意图；图7为本发明实施例执行过程中RFLDMOS的剖面示意图；图8为本发明实施例执行过程中RFLDMOS的剖面示意图；图9为本发明实施例执行过程中RFLDMOS的剖面示意图；图10为本发明实施例执行过程中RFLDMOS的剖面示意图；图11为本发明实施例执行过程中RFLDMOS的剖面示意图；图12为本发明实施例执行过程中RFLDMOS的剖面示意图；图13为本发明实施例执行过程中RFLDMOS的剖面示意图；图14为本发明实施例执行过程中RFLDMOS的剖面示意图。本发明实施例针对高温驱入过程中，衬底中的P型硼离子向上扩散形成衬底上扩区，使得外延层的厚度减小，提供了减小半导体衬底上扩的方法，该方法具体步骤如下：
步骤S101、在衬底中形成氧化层埋层，所述氧化层埋层的上表面与所述衬底的上表面在同一水平面；
所述在衬底中形成氧化层埋层包括：在所述衬底上表面沉积第一氧化层；对预定区域的第一氧化层进行干法刻蚀以露出衬底；对露出的衬底进行干法刻蚀形成沟槽，所述沟槽的深度小于所述衬底的厚度；在所述第一氧化层上表面和所述沟槽的槽底上表面沉积第二氧化层；将所述沟槽中的第二氧化层作为所述氧化层埋层。
所述在所述第一氧化层上表面和所述沟槽上表面沉积第二氧化层之后，还包括：将所述衬底上表面所在水平面之上的第一氧化层和第二氧化层研磨掉。
所述对预定区域的第一氧化层进行干法刻蚀以露出衬底包括：在所述第一氧化层上表面除所述预定区域之外覆盖光阻；对所述预定区域的第一氧化层进行干法刻蚀以露出衬底；去除所述光阻。
如图5所示，生成衬底1，衬底1具体可以为P型的浓衬底，掺杂离子为硼；如图6所示，在衬底1上表面沉积第一氧化层2，沉积工艺采用化学气相沉积工艺；如图7所示，在第一氧化层2上表面除预定区域20之外覆盖光阻3；如图8所示，对预定区域20对应的第一氧化层2进行干法刻蚀以露出衬底1，并去除光阻3；如图9所示，以剩余的第一氧化层2作为硬掩膜，对露出的衬底1进行干法刻蚀形成沟槽21，沟槽21的深度小于衬底1的厚度；如图10所示，用HDPECVD沉积工艺在剩余的第一氧化层2上表面和沟槽21的槽底上表面沉积第二氧化层4，沟槽21中的第二氧化层4将作为氧化层埋层；如图11所示，将衬底1和沟槽21所在同一水平面之上的第一氧化层2和第二氧化层4研磨掉，沟槽21中留下的第二氧化层4即为氧化层埋层5。
步骤S102、在所述衬底和所述氧化层埋层的上表面生长外延层；
如图12所示，在衬底1和氧化层埋层5的上表面生长外延层6，由于氧化层埋层5下方的掺杂离子在高温驱入过程中几乎不上扩，所以此处生长的外延层6的厚度为现有技术中外延层厚度的一半。
步骤S103、在所述外延层中注入下沉离子，通过高温驱入使所述下沉离子向下扩散、所述衬底中除所述氧化层埋层下面的离子向上扩散。
如图13所示，在外延层6中注入下沉离子形成下沉离子注入区7，下沉离子具体为P型硼离子；如图14所示，通过高温驱入使下沉离子注入区7中的P型硼离子扩散形成下沉层的下扩区8，同时使衬底1中的掺杂离子具体为P型硼离子向上扩散形成衬底上扩区9，下沉层的下扩区8和衬底上扩区9相连，使得下沉离子注入区7和衬底1相连，而氧化层埋层5下方的掺杂离子具体为P型硼离子在高温驱入过程中几乎不上扩。
在本发明实施例中，预定区域21与半导体器件的漂移区对应。
本发明实施例基于掺杂离子在二氧化硅中的扩散系数远小于在硅中的扩散系数，在衬底中形成氧化层埋层，使得氧化层埋层下方的掺杂离子在高温驱入过程中几乎不上扩，避免漂移区下方的衬底的掺杂离子在高温驱入过程中上扩，不需要增大外延层的厚度，减小了RFLDMOS的导通电阻，提高了RFLDMOS的性能。
图15为本发明另一实施例执行过程中RFLDMOS的剖面示意图。在上述实施例的基础上，所述在所述外延层中注入下沉离子，通过高温驱入使所述下沉离子向下扩散、所述衬底中除所述氧化层埋层下面的离子向上扩散之后，还包括：形成栅氧化层、阱区、源区、漏区、P+区、漂移区、场板、接触孔、金属层和介电层，以完成射频横向双扩散金属氧化物半导体的制作。
如图15所示，在图14的基础上，形成栅氧化层12、阱区15、源区18、漏区11、P+区17、漂移区10、场板16、接触孔、金属层14和介电层13，如图15所示为射频横向双扩散金属氧化物半导体的完整结构。
所述衬底掺杂的P型硼离子浓度大于所述外延层掺杂的P型硼离子浓度；所述第一氧化层的厚度为6000埃-12000埃，沉积所述第一氧化层的温度为600度-800度；所述第二氧化层的厚度为15000埃-40000埃。
衬底1掺杂的P型硼离子浓度大于外延层6掺杂的P型硼离子浓度；第一氧化层2的厚度为6000埃-12000埃，沉积第一氧化层2的温度为600度-800度；第二氧化层4的厚度为15000埃-40000埃。
所述预定区域与所述漂移区对应；所述沟槽的深度为4000埃-10000埃。
上述实施例中的预定区域21与漂移区10对应；沟槽21的深度为4000埃-10000埃。
所述下沉离子为P型硼离子，所述下沉离子的能量为80kev-150kev，所述下沉离子的剂量为1E15-1E16原子数/平方厘米。
下沉离子注入区7中的下沉离子为P型硼离子，下沉离子的能量为80kev-150kev，所述下沉离子的剂量为1E15-1E16原子数/平方厘米。
所述高温驱入的温度为1100度-1200度，所述高温驱入的时间为6小时-10个小时。
上述步骤S103中，高温驱入的温度为1100度-1200度，高温驱入的时间为6小时-10个小时。
本发明实施例具体限定了减小半导体衬底上扩的方法步骤中的参数，以及工艺参数，提高了半导体器件的制作精度。
综上所述，本发明实施例基于掺杂离子在二氧化硅中的扩散系数远小于在硅中的扩散系数，在衬底中形成氧化层埋层，使得氧化层埋层下方的掺杂离子在高温驱入过程中几乎不上扩，避免漂移区下方的衬底的掺杂离子在高温驱入过程中上扩，不需要增大外延层的厚度，减小了RFLDMOS的导通电阻，提高了RFLDMOS的性能；具体限定了减小半导体衬底上扩的方法步骤中的参数，以及工艺参数，提高了半导体器件的制作精度。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种减小半导体衬底上扩的方法，其特征在于，包括：
在衬底中形成氧化层埋层，所述氧化层埋层的上表面与所述衬底的上表面在同一水平面；
在所述衬底和所述氧化层埋层的上表面生长外延层；
在所述外延层中注入下沉离子，通过高温驱入使所述下沉离子向下扩散、所述衬底中除所述氧化层埋层下面的离子向上扩散；
所述在衬底中形成氧化层埋层包括：
在所述衬底上表面沉积第一氧化层；
对预定区域的第一氧化层进行干法刻蚀以露出衬底；
对露出的衬底进行干法刻蚀形成沟槽，所述沟槽的深度小于所述衬底的厚度；
在所述第一氧化层上表面和所述沟槽的槽底上表面沉积第二氧化层；
将所述沟槽中的第二氧化层作为所述氧化层埋层；
所述衬底掺杂的P型硼离子浓度大于所述外延层掺杂的P型硼离子浓度；所述第一氧化层的厚度为6000埃-12000埃，沉积所述第一氧化层的温度为600度-800度。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一氧化层上表面和所述沟槽上表面沉积第二氧化层之后，还包括：
将所述衬底上表面所在水平面之上的第一氧化层和第二氧化层研磨掉。
3.根据权利要求2所述的方法，其特征在于，所述对预定区域的第一氧化层进行干法刻蚀以露出衬底包括：
在所述第一氧化层上表面除所述预定区域之外覆盖光阻；
对所述预定区域的第一氧化层进行干法刻蚀以露出衬底；
去除所述光阻。
4.根据权利要求3所述的方法，其特征在于，所述在所述外延层中注入下沉离子，通过高温驱入使所述下沉离子向下扩散、所述衬底中除所述氧化层埋层下面的离子向上扩散之后，还包括：
形成栅氧化层、阱区、源区、漏区、P+区、漂移区、场板、接触孔、金属层和介电层，以完成射频横向双扩散金属氧化物半导体的制作。
5.根据权利要求4所述的方法，其特征在于，所述预定区域与所述漂移区对应；
所述沟槽的深度为4000埃-10000埃。
6.根据权利要求5所述的方法，其特征在于，所述下沉离子为P型硼离子，所述下沉离子的能量为80kev-150kev，所述下沉离子的剂量为1E15-1E16原子数/平方厘米。
7.根据权利要求6所述的方法，其特征在于，所述高温驱入的温度为1100度-1200度，所述高温驱入的时间为6小时-10个小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510296934.9A CN106298475B (zh) | 2015-06-03 | 2015-06-03 | 减小半导体衬底上扩的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510296934.9A CN106298475B (zh) | 2015-06-03 | 2015-06-03 | 减小半导体衬底上扩的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298475A CN106298475A (zh) | 2017-01-04 |
| CN106298475B true CN106298475B (zh) | 2020-07-14 |
Family
ID=57655671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510296934.9A Active CN106298475B (zh) | 2015-06-03 | 2015-06-03 | 减小半导体衬底上扩的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298475B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
| CN101533854A (zh) * | 2009-04-23 | 2009-09-16 | 哈尔滨工程大学 | 具有渐变体连接的soi ldmos晶体管 |
| CN103606562A (zh) * | 2013-09-03 | 2014-02-26 | 北京大学深圳研究院 | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 |
| CN104009089A (zh) * | 2014-05-29 | 2014-08-27 | 西安电子科技大学 | 一种psoi横向双扩散金属氧化物半导体场效应管 |
| CN105206666A (zh) * | 2014-05-28 | 2015-12-30 | 北大方正集团有限公司 | 半导体器件 |
-
2015
- 2015-06-03 CN CN201510296934.9A patent/CN106298475B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
| CN101533854A (zh) * | 2009-04-23 | 2009-09-16 | 哈尔滨工程大学 | 具有渐变体连接的soi ldmos晶体管 |
| CN103606562A (zh) * | 2013-09-03 | 2014-02-26 | 北京大学深圳研究院 | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 |
| CN105206666A (zh) * | 2014-05-28 | 2015-12-30 | 北大方正集团有限公司 | 半导体器件 |
| CN104009089A (zh) * | 2014-05-29 | 2014-08-27 | 西安电子科技大学 | 一种psoi横向双扩散金属氧化物半导体场效应管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298475A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN104733455A (zh) | 用以将ldmos漏极延伸部与槽沟对准的方案 | |
| US9059277B2 (en) | RF LDMOS device and fabrication method thereof | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN103956338B (zh) | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN109449083B (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
| CN102446733A (zh) | 高压射频横向扩散结构的功率器件及其制造方法 | |
| CN104916539A (zh) | 一种制作半导体器件的方法 | |
| CN104465391A (zh) | 半导体器件的制造方法 | |
| CN106298475B (zh) | 减小半导体衬底上扩的方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN104576374A (zh) | Ldmos及其制造方法 | |
| CN107180763B (zh) | 提高vdmos器件击穿电压的方法 | |
| CN104241377A (zh) | 一种射频ldmos器件及其制备方法 | |
| CN106257630B (zh) | 射频rf ldmos器件的制造方法 | |
| CN111128725B (zh) | 一种igbt器件制备方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN104347724A (zh) | 一种具有屏蔽环的ldmos器件及其制备方法 | |
| CN110808278A (zh) | 超结mosfet结构及其工艺制造方法 | |
| CN104576375A (zh) | Ldmos及其制造方法 | |
| CN102543823A (zh) | 一种浅沟槽隔离制作方法 | |
| CN103295913A (zh) | 改善半导体器件负偏压温度不稳定性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |