CN112701080A - 通孔形成方法 - Google Patents
通孔形成方法 Download PDFInfo
- Publication number
- CN112701080A CN112701080A CN201911007775.0A CN201911007775A CN112701080A CN 112701080 A CN112701080 A CN 112701080A CN 201911007775 A CN201911007775 A CN 201911007775A CN 112701080 A CN112701080 A CN 112701080A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- hole
- preset
- layer
- preset position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 245
- 239000010410 layer Substances 0.000 claims abstract description 203
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 239000011229 interlayer Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种通孔形成方法，首先在半导体衬底上沉积光刻胶层，通过图案化光刻胶层，去除除预设通孔的预设位置以外的光刻胶，在通孔的预设位置处形成了光刻胶凸起，再沉积层间介质层覆盖形成有光刻胶凸起的半导体衬底。紧接着对沉积的层间介质层进行刻蚀，至暴露出光刻胶凸起，最后，去除光刻胶，即可在预设位置形成通孔。将原需要靠刻蚀直接在层间介质层形成的通孔，通过在通孔位置预先用光刻胶覆盖，保证了一定的开孔率，改善了通孔的形貌，有益于后续的金属填充并能减少漏电，增加半导体器件产出良率，提高半导体器件性能。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种通孔形成方法。
背景技术
半导体芯片超薄化是技术进步的趋势，但同时也面临着技术改进的难题。其中，晶圆接触孔刻蚀是半导体芯片制造工艺流程中的一道必不可少的工序。晶圆正面工艺进行接触孔刻蚀时，因线宽较小刻蚀形貌很难掌控。经常会因刻蚀量不够而未将通孔打开，或者因过刻造成开孔过大，这些都会影响金属填充的效果。
发明内容
本发明要解决的技术问题是：现有技术中通孔的刻蚀形貌很难掌控，影响半导体器件性能的问题。
为解决上述技术问题，本发明的第一个方面，提供了一种通孔形成方法，其包括：
在半导体衬底上沉积光刻胶层，其中，所述光刻胶层的厚度大于或等于预设通孔的高度；
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起；
在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，所述层间介质层的厚度大于或等于预设通孔的高度；
刻蚀所述层间介质层，以暴露出所述光刻胶凸起；
去除所述光刻胶凸起，以在预设位置形成通孔。
优选的，所述光刻胶层为正光刻胶层，
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，包括：
对所述正光刻胶层中除所述预设通孔的预设位置以外的光刻胶进行曝光，以去除所述光刻胶层中的曝光部分，在所述预设位置处形成光刻胶凸起。
优选的，所述光刻胶层为负光刻胶层，
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，包括：
对所述负光刻胶层中所述预设通孔的预设位置的光刻胶进行曝光，以去除所述光刻胶层中的未曝光部分，在所述预设位置处形成光刻胶凸起。
本发明的第二个方面，提供了一种制造半导体源漏极通孔方法，包括以下步骤：
在半导体衬底上形成有源区、沟槽栅极以及至少覆盖所述有源区且用于隔绝所述有源区与所述沟槽栅极的绝缘介质层；
在形成有绝缘介质层的半导体衬底上沉积光刻胶层，其中，所述光刻胶层的厚度大于或等于预设通孔的高度；
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，其中，所述预设位置位于所述有源区上方；
在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，所述层间介质层的厚度大于或等于预设通孔的高度；
刻蚀所述层间介质层，以暴露出所述光刻胶凸起；
去除所述光刻胶凸起，以在预设位置形成源漏极通孔。
优选的，在对所述光刻胶凸起进行曝光之后，所述方法还包括：对所述通孔的预设位置处的绝缘介质层进行刻蚀，以去除所述预设位置处的绝缘介质层。
优选的，所述源漏极通孔的横向尺寸小于所述有源区表面的横向尺寸。
本发明的第三个方面，提供了一种制造半导体栅极通孔方法，包括以下步骤：
在半导体衬底上形成有源区、沟槽栅极以及至少覆盖所述有源区且用于隔绝所述有源区与所述沟槽栅极的绝缘介质层；
在形成有绝缘介质层的半导体衬底上沉积光刻胶层，其中，所述光刻胶层的厚度大于或等于预设通孔的高度；
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，其中，所述预设位置位于所述沟槽栅极上方；
在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，所述层间介质层的厚度大于或等于预设通孔的高度；
刻蚀所述层间介质层，以暴露出所述光刻胶凸起；
去除所述光刻胶凸起，以在预设位置形成栅极通孔。
优选的，所述栅极通孔的横向尺寸小于所述沟槽栅极表面的横向尺寸。
优选的，在形成有光刻胶凸起的半导体衬底上沉积层间介质层，包括：采用化学气相沉积法，在形成有光刻胶凸起的半导体衬底上沉积层间介质层。
优选的，刻蚀所述层间介质层，以暴露出所述光刻胶凸起，包括：
刻蚀所述层间介质层至刻蚀后保留的层间介质层达到预设厚度，以暴露出所述光刻胶凸起。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明的通孔形成方法，首先在半导体衬底上沉积光刻胶层，通过图案化光刻胶层，去除除预设通孔的预设位置以外的光刻胶，在通孔的预设位置处形成了光刻胶凸起，再沉积层间介质层覆盖形成有光刻胶凸起的半导体衬底。紧接着对沉积的层间介质层进行刻蚀，至暴露出光刻胶凸起，最后，去除光刻胶凸起，即可在预设位置形成通孔。将通孔位置预先用光刻胶覆盖，保证了一定的开孔率，改善了通孔的形貌，有益于后续的金属填充并能减少漏电，增加了半导体器件产出良率，提高了半导体器件性能。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本申请实施例提供的一种通孔形成方法的流程示意图。
图2示出了本申请实施例提供的一种制作半导体源漏极通孔方法的流程示意图。
图3(1)至图3(7)示出了根据本申请实施例提供的制作半导体源漏极通孔方法制造半导体源漏极通孔过程中对应的一系列剖面结构示意图。
图4示出了本申请实施例提供的一种制作半导体栅极通孔方法的流程示意图。
图5(1)示出了根据本申请实施例提供的制作半导体栅极通孔的方法，在沟槽栅极上方的预设位置形成光刻胶凸起的剖面结构示意图；图5(2)示出了根据本申请实施例提供的制作半导体栅极通孔的方法形成的栅极通孔的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
半导体芯片超薄化是技术进步的趋势，但同时也面临着技术改进的难题。其中，晶圆接触孔刻蚀是半导体芯片制造工艺流程中的一道必不可少的工序。晶圆正面工艺进行接触孔刻蚀时，因线宽较小刻蚀形貌很难掌控。经常会因刻蚀量不够而未将通孔打开，或者因过刻造成开孔过大，这些都会影响金属填充的效果。
有鉴于此，本发明提供了一种通孔形成方法，首先在半导体衬底上沉积光刻胶层，通过图案化光刻胶层，去除除预设通孔的预设位置以外的光刻胶，在通孔的预设位置处形成了光刻胶凸起，再沉积层间介质层覆盖形成有光刻胶凸起的半导体衬底。紧接着对沉积的层间介质层进行刻蚀，至暴露出光刻胶凸起，最后，对光刻胶凸起进行曝光，即可在预设位置形成通孔。将原需要靠刻蚀直接在层间介质层形成的通孔，通过在通孔位置预先用光刻胶覆盖，保证了一定的开孔率，改善了通孔的形貌，有益于后续的金属填充并能减少漏电，增加了半导体器件产出良率，提高了半导体器件性能。
实施例一
参见图1所示，图1为本申请实施例提供的一种通孔形成方法的流程示意图，包括步骤S101至步骤S105。
在步骤S101中，在半导体衬底上沉积光刻胶层，其中，光刻胶层的厚度大于或等于预设通孔的高度。
该步骤可以为利用旋涂法在半导体衬底上沉积一层厚度均匀的光刻胶层，光刻胶层形成后还可以对光刻胶层进行前烘处理，以提高后续曝光过程中光刻胶层的曝光精度。
其中，因需要光刻胶层能预先在预设通孔的预设位置处形成光刻胶凸起，所以光刻胶层的沉积厚度需要大于或等于预设通孔的高度。
在步骤S102中，图案化光刻胶层，去除除预设通孔的预设位置以外的光刻胶，以在预设位置处形成光刻胶凸起。
其中，光刻胶层可以选择正光刻胶层或者负光刻胶层。作为一示例，光刻胶层为正光刻胶层时，该步骤可以为，根据预设通孔的预设位置，选择合适的掩膜板图案对预设位置处的光刻胶层进行掩蔽，再通过曝光、显影，去除掉除预设通孔的预设位置以外的被曝光的光刻胶，至此，就可以在预设位置处形成光刻胶凸起。
作为另一示例，光刻胶为负光刻胶层时，该步骤可以为，根据预设通孔的预设位置，选择合适的掩膜板图案对除预设位置以外的光刻胶层进行掩蔽，再通过曝光、显影，去除掉除预设通孔的预设位置以外的未被曝光的光刻胶，至此，就可以在预设位置处形成光刻胶凸起。
通过对光刻胶层进行光刻，预先在预设位置形成覆盖通孔部分的光刻胶凸起，因光刻胶凸起的形貌比较容易掌控，因而有利于改善通孔的形貌。
在步骤S103中，在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，层间介质层的厚度大于或等于预设通孔的高度。
该步骤可以具体为，利用化学气相沉积法在形成有光刻胶凸起的半导体衬底上沉积层间介质层。需要说明的是，还可以利用物理气相沉积、外延生长等方式沉积层间介质层，本申请对层间介质层的沉积方式并不做限制。
在步骤S104中，刻蚀层间介质层，以暴露出光刻胶凸起。
该步骤可以具体为，采用干法刻蚀的方式对层间介质层进行刻蚀，刻蚀层间介质层至刻蚀后保留的层间介质层达到预设厚度，并能暴露出光刻胶凸起。层间介质层的沉积厚度可以大于或等于预设通孔的高度，当层间介质层的厚度大于预设通孔的高度时，可以利用干法刻蚀的方式将层间介质层刻蚀至层间介质层保留的厚度等于预设通孔的高度。当层间介质层的厚度等于预设通孔的高度时，则可以只对覆盖光刻胶凸起部分的层间介质层进行刻蚀，以暴露出光刻胶凸起。
在步骤S105中，去除光刻胶凸起，以在预设位置形成通孔。
光刻胶层可以采用正光刻胶或负光刻胶，当光刻胶层为正光刻胶层时，作为示例，可以对光刻胶凸起进行曝光、显影，去除掉光刻胶凸起，从而在预设位置处形成通孔；当光刻胶层为负光刻胶层时，作为示例，可以选择合适的显影液溶剂对光刻胶凸起进行显影，去除掉光刻胶凸起，从而在预设位置处形成通孔。
以上为本申请实施例提供的一种通孔形成方法，该方法首先在半导体衬底上沉积光刻胶层，通过图案化光刻胶层，去除除预设通孔的预设位置以外的光刻胶，在通孔的预设位置处形成了光刻胶凸起，再沉积层间介质层覆盖形成有光刻胶凸起的半导体衬底。紧接着对沉积的层间介质层进行刻蚀，至暴露出光刻胶凸起，最后，去除光刻胶凸起，即可在预设位置形成通孔。将通孔位置预先用光刻胶覆盖，保证了一定的开孔率，改善了通孔的形貌，有益于后续的金属填充并能减少漏电，增加半导体器件产出良率，提高半导体器件性能。
利用本申请提供的通孔形成方法，可以制作半导体源漏极通孔、栅极通孔或用于连接不同金属层的通孔，本申请的另一实施例，提供了一种制造半导体源漏极通孔的方法，请参见实施例二。
实施例二
图2示出了本申请实施例二提供的制作半导体源漏极通孔方法的流程示意图，包括步骤S201至步骤S207。
在步骤S201中，在半导体衬底上形成有源区、沟槽栅极以及至少覆盖有源区且用于隔绝有源区与沟槽栅极的绝缘介质层。
作为示例，参见图3(1)，该步骤可以具体为，提供一半导体衬底301，在半导体衬底301上生长一层外延层302，通过干法刻蚀或湿法刻蚀的方式在外延层302上形成栅极的沟槽，采用化学气相沉积或氧化衬底的方法，形成一层覆盖栅极沟槽侧壁以及衬底表面的绝缘介质层303，并在覆盖有绝缘介质层303的沟槽中沉积多晶硅等材料形成沟槽栅极304，作为示例，绝缘介质层303可以为氧化硅层，该氧化硅覆盖沟槽栅极侧304侧壁时，可以用于隔绝有源区305与沟槽栅极304。有源区305可以为在沟槽栅极304两侧通过采用离子注入或扩散掺杂的方式形成。
需要说明的是，本申请对半导体的具体结构以及采用的材料不做限定，以下描述中，将以图3(1)示出的半导体结构为例进行说明。
在步骤S202中，在形成有绝缘介质层的半导体衬底上沉积光刻胶层，其中，光刻胶层的厚度大于或等于预设通孔的高度。
该步骤可以具体为采用旋涂的方法，在形成有绝缘介质层303的半导体衬底上沉积光刻胶层306，光刻胶层306的厚度可以大于或等于预设通孔的厚度，以保证能够完全覆盖预设通孔的部分，参见图3(2)。
在步骤S203中，图案化所述光刻胶层，去除除预设通孔的预设位置以外的光刻胶，以在预设位置处形成光刻胶凸起，其中，预设位置位于有源区上方。
其中，光刻胶层306可以选择正光刻胶层或者负光刻胶层。作为一示例，光刻胶层306为正光刻胶层时，该步骤可以为，根据预设通孔在有源区305上部的预设位置，选择合适的掩膜板图案对预设位置处的正光刻胶层进行掩蔽，再通过曝光、显影，去除掉除有源区305上部预设位置以外的被曝光的正光刻胶，至此，就可以在预设位置处形成光刻胶凸起307，参见图3(3)。
作为另一示例，光刻胶为负光刻胶层时，该步骤可以为，根据预设通孔在有源区305上部的预设位置，选择合适的掩膜板图案对除预设位置以外的负光刻胶层进行掩蔽，再通过曝光、显影，去除掉除有源区305上部预设位置以外的未被曝光的负光刻胶，至此，就可以在预设位置处形成光刻胶凸起307，参见图3(3)。
通过对光刻胶层306进行光刻，预先在预设位置形成覆盖通孔部分的光刻胶凸起307，因光刻胶凸起307的形貌比较容易掌控，因而有利于改善通孔的形貌。
在步骤S204中，在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，层间介质层的厚度大于或等于预设通孔的高度。
该步骤可以具体为，利用化学气相沉积法在形成有光刻胶凸起307的半导体衬底上沉积层间介质层308，参见图3(4)。需要说明的是，还可以利用物理气相沉积、外延生长等方式沉积层间介质层308，本申请对层间介质层的沉积方式并不做限制。
另外，层间介质层308的厚度可以大于或等于预设通孔的高度，在本申请实施例中，将以层间介质层308的沉积厚度大于预设通孔的高度为例进行描述。
在步骤S205中，刻蚀层间介质层，以暴露出光刻胶凸起。
该步骤可以具体为，采用干法刻蚀的方式对层间介质层308进行刻蚀，根据预设通孔的高度，将层间介质层308刻蚀至层间介质层308保留的厚度等于预设通孔的高度，并能够暴露出光刻胶凸起307，参见图3(5)。
在步骤S206中，去除光刻胶凸起，以在预设位置形成源漏极通孔。
光刻胶层306可以采用正光刻胶或负光刻胶，当光刻胶层306为正光刻胶层时，作为示例，可以对光刻胶凸起307进行曝光、显影，去除掉光刻胶凸起307，从而在位于有源区305上部的预设位置处形成源漏极通孔309；当光刻胶层306为负光刻胶层时，作为示例，可以选择合适的显影液溶剂对光刻胶凸起307进行显影，去除掉光刻胶凸起307，从而在位于有源区305上部的预设位置处形成源漏极通孔309，其中，源漏极通孔309的横向尺寸小于有源区305表面的横向尺寸，参见图3(6)。
形成源漏极通孔309之后，为了实现有源区和其他结构的电连接，还需要执行步骤S207以去除位于源漏极预设位置处的绝缘介质层。
在步骤S207中，对源漏极通孔的预设位置处的绝缘介质层进行刻蚀，以去除预设位置处的绝缘介质层。
作为一示例，参见图3(7)，该步骤可以为，利用干法刻蚀去除掉源漏极通孔309的预设位置处的绝缘介质层303，从而可以使有源区305通过形成的源漏极通孔309与其他结构实现电连接。
以上为本申请实施例提供的制作半导体源漏极通孔309的方法，该方法在半导体衬底301上在形成有源区305、沟槽栅极304以及至少覆盖有源区305且用于隔绝有源区305与沟槽栅极304的绝缘介质层303，首先在形成有绝缘介质层303的半导体衬底301上沉积光刻胶层306，通过对光刻胶层306进行图案化、曝光以及显影后，在位于有源区305上部的预设通孔的预设位置处形成光刻胶凸起307；然后再在沉积有光刻胶凸起307的半导体衬底301上沉积层间介质层308；最后通过对层间介质层308进行刻蚀至暴露出光刻胶凸起307，通过对光刻胶凸起308进行曝光、显影等，去除掉光刻胶凸起307，并刻蚀去除掉源漏极通孔309的预设位置处的绝缘介质层303，则可以形成使有源区305与其他结构实现电连接的源漏极通孔309。将位于有源区305上部的通孔位置预先用光刻胶覆盖，保证了一定的开孔率，改善了通孔的形貌，有益于后续的金属填充并能减少漏电，增加半导体器件产出良率，提高半导体器件性能。
本申请的另一方面，提供了一种制作半导体栅极通孔的方法，请参见实施例三。
实施例三
参见图4，图4示出了本申请实施例提供的一种制作半导体栅极通孔方法的流程示意图，包括步骤S401至步骤S406。
在步骤S401中，在半导体衬底上形成有源区、沟槽栅极以及至少覆盖有源区且用于隔绝有源区与沟槽栅极的绝缘介质层。
在步骤S402中，在形成有绝缘介质层的半导体衬底上沉积光刻胶层，其中，光刻胶层的厚度大于或等于预设通孔的高度。
在本申请实施例中，步骤S401至步骤S402可以和实施例二中的步骤S201至步骤S202相同，为了简要起见，在此不再赘述。
在步骤S403中，图案化光刻胶层，去除除预设通孔的预设位置以外的光刻胶，以在预设位置处形成光刻胶凸起，其中，预设位置位于沟槽栅极上方。
该步骤可以具体为，根据预设通孔在沟槽栅极304上方的预设位置，选择合适的掩膜板图案对预设位置处的正光刻胶层进行掩蔽，再通过曝光、显影，去除掉除沟槽栅极304上方预设位置以外的被曝光的正光刻胶，至此，就可以在预设位置处形成光刻胶凸起307'，参见图5(1)。或者，根据预设通孔在沟槽栅极304上方的预设位置，选择合适的掩膜板图案对除预设位置以外的负光刻胶层进行掩蔽，再通过曝光、显影，去除掉除沟槽栅极304上方预设位置以外的未被曝光的负光刻胶，至此，就可以在预设位置处形成光刻胶凸起307'，参见图5(1)。
在步骤S404中，在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，层间介质层的厚度大于或等于预设通孔的高度。
在步骤S405中，刻蚀层间介质层，以暴露出光刻胶凸起。
该步骤可以采用和步骤S205形同的方式执行，具体可参见实施例二，为简要起见，在此也不再赘述。
在步骤S406中，去除光刻胶凸起，以在预设位置形成栅极通孔。
光刻胶层306可以采用正光刻胶或负光刻胶，当光刻胶层306为正光刻胶层时，作为示例，可以对光刻胶凸起307'进行曝光、显影，去除掉光刻胶凸起307'，从而在位于沟槽栅极304上部的预设位置处形成栅极通孔309’；当光刻胶层306为负光刻胶层时，作为示例，可以选择合适的显影液溶剂对光刻胶凸起307'进行显影，去除掉光刻胶凸起307'，从而在位于沟槽栅极304上部的预设位置处形成栅极通孔309’，沟槽栅极304可通过栅极通孔309’实现与其他结构的电连接。其中，栅极通孔309’的横向尺寸小于沟槽栅极304表面的横向尺寸，参见图5(2)。
以上为本申请实施例提供的一种制造栅极通孔309’的方法，该方法通过将位于沟槽栅极304上方的通孔位置预先用光刻胶覆盖，保证了一定的开孔率，改善了通孔的形貌，有益于后续的金属填充并能减少漏电，增加半导体器件产出良率，提高半导体器件性能。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种通孔形成方法，其特征在于，包括：
在半导体衬底上沉积光刻胶层，其中，所述光刻胶层的厚度大于或等于预设通孔的高度；
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起；
在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，所述层间介质层的厚度大于或等于预设通孔的高度；
刻蚀所述层间介质层，以暴露出所述光刻胶凸起；
去除所述光刻胶凸起，以在预设位置形成通孔。
2.根据权利要求1所述的方法，其特征在于，所述光刻胶层为正光刻胶层，
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，包括：
对所述正光刻胶层中除所述预设通孔的预设位置以外的光刻胶进行曝光，以去除所述光刻胶层中的曝光部分，在所述预设位置处形成光刻胶凸起。
3.根据权利要求1所述的方法，其特征在于，所述光刻胶层为负光刻胶层，
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，包括：
对所述负光刻胶层中所述预设通孔的预设位置的光刻胶进行曝光，以去除所述光刻胶层中的未曝光部分，在所述预设位置处形成光刻胶凸起。
4.一种制作半导体源漏极通孔的方法，其特征在于，包括以下步骤：
在半导体衬底上形成有源区、沟槽栅极以及至少覆盖所述有源区且用于隔绝所述有源区与所述沟槽栅极的绝缘介质层；
在形成有绝缘介质层的半导体衬底上沉积光刻胶层，其中，所述光刻胶层的厚度大于或等于预设通孔的高度；
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，其中，所述预设位置位于所述有源区上方；
在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，所述层间介质层的厚度大于或等于预设通孔的高度；
刻蚀所述层间介质层，以暴露出所述光刻胶凸起；
去除所述光刻胶凸起，以在预设位置形成源漏极通孔。
5.根据权利要求4所述的方法，其特征在于，在对所述光刻胶凸起进行曝光之后，所述方法还包括：对所述通孔的预设位置处的绝缘介质层进行刻蚀，以去除所述预设位置处的绝缘介质层。
6.根据权利5所述的方法，其特征在于，所述源漏极通孔的横向尺寸小于所述有源区表面的横向尺寸。
7.一种制作半导体栅极通孔的方法，其特征在于，包括以下步骤：
在半导体衬底上形成有源区、沟槽栅极以及至少覆盖所述有源区且用于隔绝所述有源区与所述沟槽栅极的绝缘介质层；
在形成有绝缘介质层的半导体衬底上沉积光刻胶层，其中，所述光刻胶层的厚度大于或等于预设通孔的高度；
图案化所述光刻胶层，去除除所述预设通孔的预设位置以外的光刻胶，以在所述预设位置处形成光刻胶凸起，其中，所述预设位置位于所述沟槽栅极上方；
在形成有光刻胶凸起的半导体衬底上沉积层间介质层，其中，所述层间介质层的厚度大于或等于预设通孔的高度；
刻蚀所述层间介质层，以暴露出所述光刻胶凸起；
去除所述光刻胶凸起，以在预设位置形成栅极通孔。
8.根据权利要求7所述的方法，其特征在于，所述栅极通孔的横向尺寸小于所述沟槽栅极表面的横向尺寸。
9.根据权利要求1、4或7中所述的方法，其特征在于，在形成有光刻胶凸起的半导体衬底上沉积层间介质层，包括：采用化学气相沉积法，在形成有光刻胶凸起的半导体衬底上沉积层间介质层。
10.根据权利要求1、4或7中所述的方法，其特征在于，刻蚀所述层间介质层，以暴露出所述光刻胶凸起，包括：
刻蚀所述层间介质层至刻蚀后保留的层间介质层达到预设厚度，以暴露出所述光刻胶凸起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911007775.0A CN112701080A (zh) | 2019-10-22 | 2019-10-22 | 通孔形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911007775.0A CN112701080A (zh) | 2019-10-22 | 2019-10-22 | 通孔形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112701080A true CN112701080A (zh) | 2021-04-23 |
Family
ID=75504700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911007775.0A Pending CN112701080A (zh) | 2019-10-22 | 2019-10-22 | 通孔形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112701080A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100034940A (ko) * | 2008-09-25 | 2010-04-02 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN102082118A (zh) * | 2010-09-29 | 2011-06-01 | 上海集成电路研发中心有限公司 | 制备双大马士革结构的方法 |
| CN102201409A (zh) * | 2010-03-24 | 2011-09-28 | 万国半导体(开曼)股份有限公司 | 具有钨间隔层的功率mosfet器件及其制造方法 |
| CN104752318A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108538912A (zh) * | 2018-05-07 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 沟槽台阶栅igbt芯片 |
-
2019
- 2019-10-22 CN CN201911007775.0A patent/CN112701080A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100034940A (ko) * | 2008-09-25 | 2010-04-02 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN102201409A (zh) * | 2010-03-24 | 2011-09-28 | 万国半导体(开曼)股份有限公司 | 具有钨间隔层的功率mosfet器件及其制造方法 |
| CN102082118A (zh) * | 2010-09-29 | 2011-06-01 | 上海集成电路研发中心有限公司 | 制备双大马士革结构的方法 |
| CN104752318A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108538912A (zh) * | 2018-05-07 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 沟槽台阶栅igbt芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6969686B2 (en) | Memory device having isolation trenches with different depths and the method for making the same | |
| CN111370306B (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| US7396727B2 (en) | Transistor of semiconductor device and method for fabricating the same | |
| CN112701080A (zh) | 通孔形成方法 | |
| KR100702324B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN114242577A (zh) | 沟槽栅的制造方法 | |
| CN114220734A (zh) | 沟槽栅的制造方法 | |
| CN114156183A (zh) | 分离栅功率mos器件及其制造方法 | |
| US7374975B2 (en) | Method of fabricating a transistor | |
| KR100280539B1 (ko) | 반도체 장치 제조방법 | |
| KR100302612B1 (ko) | 모스 트랜지스터 제조방법 | |
| CN111370371B (zh) | 一种半导体器件的制备方法 | |
| CN111653484B (zh) | 一种优化碳化硅mosfet自对准工艺的方法 | |
| KR101213726B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR100588779B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100713905B1 (ko) | 반도체소자의 제조방법 | |
| KR100271661B1 (ko) | 반도체 소자 제조방법 | |
| KR100773242B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100568424B1 (ko) | 반도체 소자의 선택적 실리사이드 형성 방법 | |
| CN114975123A (zh) | Trench MOS结构及其制作方法 | |
| KR20000044855A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US7393750B2 (en) | Method for manufacturing a semiconductor device | |
| CN114496917A (zh) | 半导体功率器件的制造方法 | |
| KR101030298B1 (ko) | 스택 게이트형 플래쉬 메모리 소자의 제조 방법 | |
| KR20070007468A (ko) | 반도체 장치의 제조 방법. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210423 |
|
| RJ01 | Rejection of invention patent application after publication |