CN114242577A - 沟槽栅的制造方法 - Google Patents
沟槽栅的制造方法 Download PDFInfo
- Publication number
- CN114242577A CN114242577A CN202111542456.7A CN202111542456A CN114242577A CN 114242577 A CN114242577 A CN 114242577A CN 202111542456 A CN202111542456 A CN 202111542456A CN 114242577 A CN114242577 A CN 114242577A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- gate
- trench
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000126 substance Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 238000007517 polishing process Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000007772 electrode material Substances 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽栅的制造方法，包括：步骤一、在半导体衬底表面形成沟槽。步骤二、形成第一氧化层，第一氧化层形成后需要使沟槽的顶部保持为开口状态并在沟槽内包围处第二沟槽。步骤三、沉积第二介质层，第二介质层形成后需要使沟槽的顶部开口保持或封闭。步骤四、进行第一次化学机械研磨工艺使第二沟槽外第二介质层都去除，保留的所述第二介质层覆盖位于在所述第二沟槽的侧面和底部表面。步骤五、以保留的第二介质层为掩膜对第一氧化层进行从顶部到底部的第二次刻蚀以形成栅极底部氧化层。步骤六、去除第二介质层。步骤七、进行栅氧化层的生长。本发明能简化BTO的形成工艺，从而能降低工艺成本。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅的制造方法。
背景技术
MOS晶体管中，栅结构包括栅氧化层和形成于栅氧化层表面的多晶硅栅，多晶硅栅通常覆盖沟道区并用于在沟道区表面形成连接源漏的沟道，为了提供栅的高控制性，一般要求较薄的栅氧化层；但是为了高的栅可靠性，以及小的米勒电容，又需要厚的栅氧化层。也即较薄的栅氧化层有利于对沟道开启的控制，但是较薄的栅氧化层的刻蚀性又会降低同时会增加米勒电容。
栅结构包括平面栅和沟槽栅两种，沟槽栅能够得到更大的电流密度和更小的导通电阻而经常应用于功率器件中。
对于沟槽栅，通常包括沟槽，形成于沟槽内侧表面包括底部表面和侧面的栅氧化层以及将所述沟槽完全填充的多晶硅栅。沟槽栅需要穿过沟道区，从而能使得多晶硅栅从侧面覆盖沟道区从而能在栅开启时在被多晶硅栅侧面覆盖的沟道区表面形成沟道。
由于上面描述可知，栅氧化层的厚度对于栅控制性和可靠性以及米勒电容的要求之间存在矛盾，对于沟槽栅来说，为了在这一矛盾中折衷。通常需要在沟槽栅中采用沟槽底部厚氧化层(Bottom Thick Oxide，BTO)工艺，本发明说明书中将BTO称为栅极底部氧化层，沟槽底部厚氧化层中的“厚”的意思是和栅氧化层相比沟槽底部厚氧化层的厚度更厚。
这样，在沟槽栅中就存在两种后的氧化层，一种为BTO，一种为栅氧化层。多晶硅栅和沟道区之间的氧化层为较薄的栅氧化层，这样能保证稿的栅控制力。而在在容易出现可靠性问题的底部及底部角落(Corner)采用厚的氧化层即BTO来保证器件的高可靠性。
但是采用BTO工艺会增加工艺流程，也就致使制造成本的增加。如何低成本地实现这一结构就显得非常重要。现有技术中有两个主流的实现BTO的方法。
现有第一种方法为：利用高密度等离子体(HDP)氧化层(Oxide)填充沟槽，之后再通过化学机械研磨(CMP)平坦化和回刻技术实现，成本非常高昂。
现有第二种方法为：先形成较厚的BTO层，BTO层形成后会位于沟槽的整个内侧表面和沟槽外表面；这时需要涂布光刻胶将整个沟槽完全填充，光刻胶同时会填充到沟槽外的表面；通过光刻胶在沟槽外表面和沟槽内部的厚度差，调节曝光量，保证表面完全曝光，沟槽内曝光不足，这样在显影后会在沟槽内部保留需要厚度的光刻胶；通过保留于沟槽内部的光刻胶，保护事先成膜的厚栅氧即BTO层，利用湿法工艺去除其他区域的厚栅氧；之后，通过再次成膜实现沟道区的薄栅氧即上面所述的栅氧化层。由上可知，现有第二种方法需要增加一次光刻，成本也比较高。而且由于光刻胶的涂布特性，对于低深宽比的沟槽结构，此方法也难以实现。
如图1所示，是现有方法形成的具有BTO的沟槽栅的示意图；可以看出，在沟槽101的底部形成有较厚的BTO层102，在BTO层102的顶部的沟槽101的侧面上形成有较薄的栅氧化层103，最后多晶硅栅104将沟槽101完全填充。
如图2所示，是现有形成具有BTO的沟槽栅的第二种方法中光刻胶图布后的示意图；可以看出，沟槽201具有较小的深宽比，即深度较浅而宽度较宽，用于形成BTO层的较厚的氧化层202形成后涂布光刻胶203，可以看出，由于沟槽201的深宽比较小，光刻胶203对沟槽201的填充的形态并不好，在沟槽201的顶部会形成如虚线圈204所示的凹陷，这对后续的光刻胶203的曝光显影以及后续的氧化层202的湿法刻蚀不利。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅的制造方法，能简化栅极底部氧化层即BTO的形成工艺，从而能降低工艺成本。
为解决上述技术问题，本发明提供的沟槽栅的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成沟槽。
步骤二、在所述沟槽的底部表面和侧面以及所述沟槽外的表面形成第一氧化层；
所述第一氧化层在所述沟槽的顶角处的生长速率大于在所述沟槽的侧面处的生长速率，所述第一氧化层形成后需要使所述沟槽的顶部保持为开口状态；在所述沟槽内，所述第一氧化层所围区域形成第二沟槽。
步骤三、在所述第一氧化层表面沉积第二介质层。
所述第二介质层在所述沟槽的顶角处的生长速率大于在所述沟槽的侧面处的生长速率，所述第二介质层形成后所述沟槽的顶部保持为开口状态或者顶部开口封闭。
步骤四、进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述第二沟槽外的所述第一氧化层表面暴露的所述第二介质层都去除以及使所述第二沟槽外的所述第一氧化层保留部分厚度或者全部被去除。
所述第一次化学机械研磨工艺之后，在所述沟槽区域内，保留的所述第二介质层覆盖位于在所述第二沟槽的侧面和底部表面，所述第二沟槽外的所述第一氧化层的表面暴露。
步骤五、对所述第一氧化层进行第二次刻蚀，所述第二刻蚀后所述第一氧化层仅保留于所述沟槽的底部表面以及侧面的底部区域上并形成栅极底部氧化层，所述第二次刻蚀以保留的所述第二介质层为掩膜实现对所述第一氧化层的从顶部到底部的刻蚀。
步骤六、去除所述第二介质层。
步骤七、进行栅氧化层的生长，所述栅氧化层位于所述栅极底部氧化层顶部的所述沟槽侧面，且所述栅氧化层的厚度小于所述栅极底部氧化层的厚度。
进一步的改进是，还包括如下步骤：
步骤八、在所述沟槽中填充栅电极材料层。
进一步的改进是，所述栅电极材料层为多晶硅栅。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述第一氧化层为氧化硅，所述栅氧化层为氧化硅。
进一步的改进是，步骤二形成所述第一氧化层的工艺采用热氧化工艺或者采用化学气相沉积工艺或者采用热氧化工艺加化学气相沉积工艺。
进一步的改进是，步骤七中采用热氧化工艺形成所述栅氧化层。
进一步的改进是，步骤二中，所述第一氧化层形成后，所述沟槽的顶部开口的宽度大于
进一步的改进是，所述第二介质层的材料包括氮化硅。
进一步的改进是，步骤四中所述第一次化学机械研磨对所述第以氧化层和所述第二介质层的选择比为5:1以下。
进一步的改进是，在进行步骤四之前，还包括形成第三氧化层，所述第三氧化层将所述沟槽的顶部开口封闭；步骤四的所述第一次化学机械研磨中，所述第三氧化层对所述沟槽内的所述第二介质层进行保护。
进一步的改进是，步骤六中，采用湿法刻蚀去除所述第二介质层。
进一步的改进是，步骤五中，所述第二次刻蚀采用湿法刻蚀。
进一步的改进是，沟槽栅为MOS晶体管的栅极结构，还包括如下步骤：
步骤九、形成沟道区，所述沟道区的深度小于所述栅氧化层的深度；所述栅电极材料层通过所述栅氧化层侧面覆盖所述沟道区，且被所述栅电极材料层侧面覆盖的所述沟道区的表面用于形成沟道；所述半导体衬底为第一导电类型掺杂，所述沟道区为第二导电类型掺杂。
步骤十、在所述沟道区的表面形成第一导电类型重掺杂的源区。
步骤十一、在所述半导体衬底背面形成第一导电类型重掺杂的漏区。
进一步的改进是，所述MOS晶体管为NMOS晶体管，第一导电类型为N型，第二导电类型为P型；所述MOS晶体管为PMOS晶体管，第一导电类型为P型，第二导电类型为N型。
本发明在沟槽中填充第一氧化层时保证不会对沟槽的顶部产生封口且在沟槽内第一氧化层围成第二沟槽，之后在沉积一层第二介质层，进行第一次化学机械研磨之后，第二介质层仅覆盖在第二沟槽的侧面和底部表面上，第二沟槽外的的第二介质层都被去除，这样第二沟槽外的第一氧化层表面都会被暴露，这样暴露的第一氧化层就能采用以剩余第二介质层做掩膜实现从顶部到底部的刻蚀即第二次刻蚀为从顶部到底部的刻蚀，这样能得到所需要的栅极底部氧化层，由上可知，本发明并不需要采用光刻工艺来定义第一氧化层的第二次刻蚀的掩膜，而是采用增加一次第二介质层沉积和第一次化学机械研磨即可实现，和光刻工艺相比，本发明的工艺更加简单，所以本发明能简化栅极底部氧化层的形成工艺，从而能降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有方法形成的具有BTO的沟槽栅的示意图；
图2是现有形成具有BTO的沟槽栅的第二种方法中光刻胶图布后的示意图；
图3是本发明实施例沟槽栅的制造方法的流程图；
图4A-图4G是本发明实施例沟槽栅的制造方法的器件的结构示意图。
具体实施方式
如图3所示，是本发明实施例沟槽302栅的制造方法的流程图；如图4A至图4G所示，是本发明实施例沟槽302栅的制造方法的器件的结构示意图，本发明实施例沟槽302栅的制造方法包括如下步骤：
步骤一、如图4A所示，在半导体衬底301表面形成沟槽302。
本发明实施例方法中，所述半导体衬底301为硅衬底。
步骤二、如图4A所示，在所述沟槽302的底部表面和侧面以及所述沟槽302外的表面形成第一氧化层303。
所述第一氧化层303在所述沟槽302的顶角处的生长速率大于在所述沟槽302的侧面处的生长速率，所述第一氧化层303形成后需要使所述沟槽302的顶部保持为开口状态；在所述沟槽302内，所述第一氧化层303所围区域形成第二沟槽304。
本发明实施例方法中，所述第一氧化层303为氧化硅。
形成所述第一氧化层303的工艺采用热氧化工艺或者采用化学气相沉积工艺或者采用热氧化工艺加化学气相沉积工艺。
较佳为，所述第一氧化层303形成后，所述沟槽302的顶部开口的宽度大于
典型值为
所述第一氧化层303的厚度越厚，所述沟槽302的顶部开口越小。
步骤三、如图4B所示，在所述第一氧化层303表面沉积第二介质层305。
所述第二介质层305在所述沟槽302的顶角处的生长速率大于在所述沟槽302的侧面处的生长速率，所述第二介质层305形成后所述沟槽302的顶部保持为开口状态或者顶部开口封闭。图4B中，所述沟槽302顶部保持为开口状态；在其他实施例中，所述沟槽302顶部开口也能被所述第二介质层305封闭。
本发明实施例方法中，所述第二介质层305的厚度适中即可，例如：步骤三中沉积完成后，位于所述沟槽302外的所述第一氧化层303表面的所述第二介质层305的厚度为
所述第二介质层305的材料包括氮化硅。
步骤四、如图4C所示，进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述第二沟槽304外的所述第一氧化层303表面暴露的所述第二介质层305都去除以及使所述第二沟槽304外的所述第一氧化层303保留部分厚度或者全部被去除。图4C中，所述第二沟槽304外的所述第一氧化层303全部被去除，这时直接以所述半导体衬底301表面为所述第一次化学机械研磨工艺的停止层。
所述第一次化学机械研磨工艺之后，在所述沟槽302区域内，保留的所述第二介质层305覆盖位于在所述第二沟槽304的侧面和底部表面，所述第二沟槽304外的所述第一氧化层303的表面暴露。
本发明实施例中，所述第一次化学机械研磨选择OX/SiN低选择比的化学机械研磨，例如所述第一次化学机械研磨对所述第以氧化层和所述第二介质层305的选择比为5:1以下。
在其他实施例中还能包括：在进行步骤四之前，还包括形成第三氧化层，所述第三氧化层将所述沟槽302的顶部开口封闭；步骤四的所述第一次化学机械研磨中，所述第三氧化层对所述沟槽302内的所述第二介质层305进行保护。这样就能防止在所述第一次化学机械研磨工艺中使所述沟槽302内的所述第二介质层305产生损伤。
在其他一些实施例中，如果所述第一次化学机械研磨工艺不研磨到所述半导体衬底301的表面，则后续还能加以刻蚀工艺如湿法刻蚀使所述第二沟槽304外的所述第一氧化层303全部被去除。
步骤五、如图4D所示，对所述第一氧化层303进行第二次刻蚀，所述第二刻蚀后所述第一氧化层303仅保留于所述沟槽302的底部表面以及侧面的底部区域上并形成栅极底部氧化层303a，所述第二次刻蚀以保留的所述第二介质层305为掩膜实现对所述第一氧化层303的从顶部到底部的刻蚀。
本发明实施例方法中，所述第二次刻蚀采用湿法刻蚀。
步骤六、如图4E所示，去除所述第二介质层305。
本发明实施例方法中，采用湿法刻蚀去除所述第二介质层305。
步骤七、如图4F所示，进行栅氧化层306的生长，所述栅氧化层306位于所述栅极底部氧化层303a顶部的所述沟槽302侧面，且所述栅氧化层306的厚度小于所述栅极底部氧化层303a的厚度。
本发明实施例方法中，所述栅氧化层306为氧化硅。
较佳为，采用热氧化工艺形成所述栅氧化层306。
在进行所述栅氧化层306之前，还包括形成牺牲氧化层，之后去除所述牺牲氧化层的步骤，以消除所述沟槽302的侧面上的缺陷。
步骤八、如图4F所示，在所述沟槽302中填充栅电极材料层307。
本发明实施例方法中，所述栅电极材料层307为多晶硅栅。
沟槽栅为MOS晶体管的栅极结构，还包括如下步骤：
步骤九、如图4G所示，形成沟道区308，所述沟道区308的深度小于所述栅氧化层306的深度；所述栅电极材料层307通过所述栅氧化层306侧面覆盖所述沟道区308，且被所述栅电极材料层307侧面覆盖的所述沟道区308的表面用于形成沟道；所述半导体衬底301为第一导电类型掺杂，所述沟道区308为第二导电类型掺杂。
步骤十、如图4G所示，在所述沟道区308的表面形成第一导电类型重掺杂的源区309。
步骤十一、在所述半导体衬底301背面形成第一导电类型重掺杂的漏区。
本发明实施例中，所述MOS晶体管为NMOS晶体管，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：所述MOS晶体管为PMOS晶体管，第一导电类型为P型，第二导电类型为N型。
本发明实施例在沟槽302中填充第一氧化层303时保证不会对沟槽302的顶部产生封口且在沟槽302内第一氧化层303围成第二沟槽304，之后在沉积一层第二介质层305，进行第一次化学机械研磨之后，第二介质层305仅覆盖在第二沟槽304的侧面和底部表面上，第二沟槽304外的的第二介质层305都被去除，这样第二沟槽304外的第一氧化层303表面都会被暴露，这样暴露的第一氧化层303就能采用以剩余第二介质层305做掩膜实现从顶部到底部的刻蚀即第二次刻蚀为从顶部到底部的刻蚀，这样能得到所需要的栅极底部氧化层303a，由上可知，本发明实施例并不需要采用光刻工艺来定义第一氧化层303的第二次刻蚀的掩膜，而是采用增加一次第二介质层305沉积和第一次化学机械研磨即可实现，和光刻工艺相比，本发明实施例的工艺更加简单，所以本发明实施例能简化栅极底部氧化层303a的形成工艺，从而能降低工艺成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种沟槽栅的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面形成沟槽；
步骤二、在所述沟槽的底部表面和侧面以及所述沟槽外的表面形成第一氧化层；
所述第一氧化层在所述沟槽的顶角处的生长速率大于在所述沟槽的侧面处的生长速率，所述第一氧化层形成后需要使所述沟槽的顶部保持为开口状态；在所述沟槽内，所述第一氧化层所围区域形成第二沟槽；
步骤三、在所述第一氧化层表面沉积第二介质层；
所述第二介质层在所述沟槽的顶角处的生长速率大于在所述沟槽的侧面处的生长速率，所述第二介质层形成后所述沟槽的顶部保持为开口状态或者顶部开口封闭；
步骤四、进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述第二沟槽外的所述第一氧化层表面暴露的所述第二介质层都去除以及使所述第二沟槽外的所述第一氧化层保留部分厚度或者全部被去除；
所述第一次化学机械研磨工艺之后，在所述沟槽区域内，保留的所述第二介质层覆盖位于在所述第二沟槽的侧面和底部表面，所述第二沟槽外的所述第一氧化层的表面暴露；
步骤五、对所述第一氧化层进行第二次刻蚀，所述第二刻蚀后所述第一氧化层仅保留于所述沟槽的底部表面以及侧面的底部区域上并形成栅极底部氧化层，所述第二次刻蚀以保留的所述第二介质层为掩膜实现对所述第一氧化层的从顶部到底部的刻蚀；
步骤六、去除所述第二介质层；
步骤七、进行栅氧化层的生长，所述栅氧化层位于所述栅极底部氧化层顶部的所述沟槽侧面，且所述栅氧化层的厚度小于所述栅极底部氧化层的厚度。
2.如权利要求1所述的沟槽栅的制造方法，其特征在于，还包括如下步骤：
步骤八、在所述沟槽中填充栅电极材料层。
3.如权利要求2所述的沟槽栅的制造方法，其特征在于：所述栅电极材料层为多晶硅栅。
4.如权利要求1所述的沟槽栅的制造方法，其特征在于：所述半导体衬底为硅衬底。
5.如权利要求4所述的沟槽栅的制造方法，其特征在于：所述第一氧化层为氧化硅，所述栅氧化层为氧化硅。
6.如权利要求5所述的沟槽栅的制造方法，其特征在于：步骤二形成所述第一氧化层的工艺采用热氧化工艺或者采用化学气相沉积工艺或者采用热氧化工艺加化学气相沉积工艺。
7.如权利要求5所述的沟槽栅的制造方法，其特征在于：步骤七中采用热氧化工艺形成所述栅氧化层。
8.如权利要求1所述的沟槽栅的制造方法，其特征在于：步骤二中，所述第一氧化层形成后，所述沟槽的顶部开口的宽度大于
9.如权利要求5所述的沟槽栅的制造方法，其特征在于：所述第二介质层的材料包括氮化硅。
10.如权利要求9所述的沟槽栅的制造方法，其特征在于：步骤四中所述第一次化学机械研磨对所述第以氧化层和所述第二介质层的选择比为5:1以下。
11.如权利要求10所述的沟槽栅的制造方法，其特征在于：在进行步骤四之前，还包括形成第三氧化层，所述第三氧化层将所述沟槽的顶部开口封闭；步骤四的所述第一次化学机械研磨中，所述第三氧化层对所述沟槽内的所述第二介质层进行保护。
12.如权利要求10所述的沟槽栅的制造方法，其特征在于：步骤六中，采用湿法刻蚀去除所述第二介质层。
13.如权利要求1所述的沟槽栅的制造方法，其特征在于：步骤五中，所述第二次刻蚀采用湿法刻蚀。
14.如权利要求2所述的沟槽栅的制造方法，其特征在于：沟槽栅为MOS晶体管的栅极结构，还包括如下步骤：
步骤九、形成沟道区，所述沟道区的深度小于所述栅氧化层的深度；所述栅电极材料层通过所述栅氧化层侧面覆盖所述沟道区，且被所述栅电极材料层侧面覆盖的所述沟道区的表面用于形成沟道；所述半导体衬底为第一导电类型掺杂，所述沟道区为第二导电类型掺杂；
步骤十、在所述沟道区的表面形成第一导电类型重掺杂的源区；
步骤十一、在所述半导体衬底背面形成第一导电类型重掺杂的漏区。
15.如权利要求14所述的沟槽栅的制造方法，其特征在于：所述MOS晶体管为NMOS晶体管，第一导电类型为N型，第二导电类型为P型；所述MOS晶体管为PMOS晶体管，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111542456.7A CN114242577A (zh) | 2021-12-13 | 2021-12-13 | 沟槽栅的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111542456.7A CN114242577A (zh) | 2021-12-13 | 2021-12-13 | 沟槽栅的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242577A true CN114242577A (zh) | 2022-03-25 |
Family
ID=80757088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111542456.7A Pending CN114242577A (zh) | 2021-12-13 | 2021-12-13 | 沟槽栅的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242577A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115083908A (zh) * | 2022-07-14 | 2022-09-20 | 瑶芯微电子科技(上海)有限公司 | 一种bto结构的制备方法 |
-
2021
- 2021-12-13 CN CN202111542456.7A patent/CN114242577A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115083908A (zh) * | 2022-07-14 | 2022-09-20 | 瑶芯微电子科技(上海)有限公司 | 一种bto结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI646683B (zh) | 半導體結構及其形成方法 | |
| US8759208B2 (en) | Method for manufacturing contact holes in CMOS device using gate-last process | |
| US20050112811A1 (en) | Ultra-thin soi mosfet method and structure | |
| JP2000357733A (ja) | Ｔ型素子分離膜の形成方法、これを用いたエレベイテッドサリサイドソース／ドレイン領域の形成方法及びｔ型素子分離膜を有する半導体素子 | |
| US9570468B2 (en) | Semiconductor device with three or four-terminal-FinFET | |
| US20110210389A1 (en) | Transistor Comprising a Buried High-K Metal Gate Electrode Structure | |
| CN116801629A (zh) | 存储器件及其形成方法 | |
| KR100739656B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100801706B1 (ko) | 다중 게이트 유전막들을 갖는 반도체소자의 제조방법 및그에 의해 제조된 반도체소자 | |
| CN114242577A (zh) | 沟槽栅的制造方法 | |
| CN114220734A (zh) | 沟槽栅的制造方法 | |
| KR20080102776A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN211455690U (zh) | 沟槽型功率器件的沟槽栅结构 | |
| US7195962B2 (en) | Ultra short channel field effect transistor and method of fabricating the same | |
| KR100702324B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN113517341A (zh) | 沟槽型功率器件的沟槽栅结构及其制造方法 | |
| KR100972904B1 (ko) | 반도체 소자의 형성 방법 | |
| US20230230883A1 (en) | Method of manufacturing semiconductor device | |
| KR20050027381A (ko) | 트랜지스터의 리세스 채널 형성 방법 | |
| CN117080059A (zh) | 沟槽栅的制造方法 | |
| KR100762865B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100672772B1 (ko) | 반도체 소자 제조 방법 | |
| KR100565753B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100787344B1 (ko) | 반도체 소자의 제조방법 | |
| KR100575361B1 (ko) | 플래시 게이트 및 고전압 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |